CN112534502A - 用于行锤击缓解的方法及采用所述方法的存储器装置及系统 - Google Patents

用于行锤击缓解的方法及采用所述方法的存储器装置及系统 Download PDF

Info

Publication number
CN112534502A
CN112534502A CN201980051486.2A CN201980051486A CN112534502A CN 112534502 A CN112534502 A CN 112534502A CN 201980051486 A CN201980051486 A CN 201980051486A CN 112534502 A CN112534502 A CN 112534502A
Authority
CN
China
Prior art keywords
refresh
memory
memory device
operations
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980051486.2A
Other languages
English (en)
Other versions
CN112534502B (zh
Inventor
D·D·甘斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112534502A publication Critical patent/CN112534502A/zh
Application granted granted Critical
Publication of CN112534502B publication Critical patent/CN112534502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Databases & Information Systems (AREA)

Abstract

本发明提供一种操作存储器装置的方法，其包括：在第一计时周期期间确定对应于存储器位置的操作的数目；及在所述第一计时周期之后在经确定的操作的数目超过预定阈值时针对所述存储器位置调度额外刷新操作。本发明提供一种存储器装置，其包括：存储器，其包含存储器位置；及电路系统，其经配置以：在第一计时周期期间确定对应于所述存储器位置的操作的数目；及在所述第一计时周期之后在经确定的操作的数目超过预定阈值时针对所述存储器位置调度额外刷新操作。

Description

用于行锤击缓解的方法及采用所述方法的存储器装置及系统
相关申请案的交叉参考
本申请案主张2018年8月3日申请的第62/714,531号美国临时申请案、2018年9月10日申请的第62,729/229号美国临时申请案及2018年11月16日申请的第62/768,477号美国临时申请案的权益；所述申请案的每一者以其全文引用的方式并入本文中。
技术领域
本发明大体上涉及用于行锤击缓解的方法及采用所述方法的存储器装置及系统。
背景技术
存储器装置广泛用于存储与各种电子装置相关的信息，例如计算机、无线通信装置、相机、数字显示器及类似物。信息通过编程存储器单元的不同状态被存储。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)及其它。存储器装置可为易失性或非易失性的。改进存储器装置大体上可包含增加存储器单元密度、提高读取/写入速度或以其它方式减少操作延时、提高可靠性、增加数据保留、降低功耗或降低制造成本等。
附图说明
图1是示意性地说明根据本发明的实施例的存储器装置的简化框图。
图2是说明根据本发明的实施例的用于行锤击缓解的方法的简化时序图。
图3是说明根据本发明的实施例的用于行锤击缓解的方法的简化时序图。
图4是示意性地说明根据本发明的实施例的与子存储体刷新管理相关联的存储器存储体的子存储体的简化框图。
图5是示意性地说明根据本发明的实施例的存储器系统的简化框图。
图6是说明根据本发明的实施例的操作存储器系统的方法的流程图。
具体实施方式
高数据可靠性、高速存储器存取及减小的芯片尺寸是向半导体存储器要求的特征。例如DRAM的一些半导体存储器装置将信息存储为积累于单元电容器中的电荷，所述电荷可能易于泄漏，且因此其需要进行周期性刷新操作来防止信息丢失。除了电荷泄漏之外，信息可能由于由例如行锤击的干扰机制造成的位错误而丢失或降级。行锤击影响耦合到邻近(例如，紧邻或与其具有较小距离)在短时间内被重复地驱动到有效电平的所选择字线的未选择字线的存储器单元。邻近(例如附近)字线上的活动可导致非选择字线的单元中的电荷发生改变，从而将存储于其中的信息置于危险之中，除非执行刷新操作来刷新存储器单元中的电荷。
在一些存储器装置中，指示刷新操作的自动刷新(AREF)命令从例如可操作地耦合到存储器装置的主机或控制器的控制装置周期性地发出。AREF命令以所有字线在1个刷新循环内一定会刷新一次的频率从控制装置提供。刷新循环的持续时间可根据存储器装置的操作温度进行选择(例如，其中较暖温度通常需要更频繁刷新操作)以防止电荷泄漏导致数据降级。随着根据AREF命令的刷新地址由提供于DRAM中的刷新计数器确定，响应于AREF命令的刷新操作可能不能防止归因于行锤击效应的位错误。
确保刷新操作被足够频繁地提供以解决行垂直效应的一种方法涉及增加存储器的所有部分都以其被刷新的频率。然而，因为刷新操作可为功率密集型的，基于行锤击效应的最差情况为所有存储器部分调度更频繁刷新操作可能是低效的，且对于其中功耗是一个重要问题的存储器应用(例如，由有限电池电源供电的移动装置)来说是特别不合意的。
解决行锤击效应的另一方法提供是向存储器装置提供用以将可用刷新机会(例如，从主机装置接收的定期调度的刷新命令)的一部分重新引导或窃取到其中已检测到锤击活动的特定行(例如，邻近其中已经执行大量激活命令的行或所述行附近)的电路系统。在存储器阵列的大小继续减小且对行锤击效应的敏感性对应增加的情况下，在行被刷新之前可允许在邻近行(例如，距离在较小数目个行内的行，所述效果在所述行内是不可忽略的)处发生的活动的数目继续减少。此为刷新机会重新引导方法提出一种挑战，这是因为最终可能不再存在可用于针对行锤击缓解进行重新引导的足够刷新命令。
因此，本发明的若干实施例涉及存储器装置、包含存储器装置的系统、及操作存储器装置的方法，其中可根据需要为其中活动(例如，超过预定阈值的活动)需要失序刷新操作的那些存储器部分调度额外刷新操作。在一个实施例中，一种操作存储器装置的方法包括：在第一计时周期期间确定对应于存储器位置的操作的数目；及在所述第一计时周期之后在经确定的操作的数目超过预定阈值时针对所述存储器位置调度额外刷新操作。
图1是示意性地说明根据本发明的实施例的存储器装置100的框图。存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个存储体(例如，图1的实例中的存储体0到15)，且每一存储体可包含多个字线(WL)、多个位线(BL)及布置在所述字线与所述位线的相交点处的多个存储器单元。字线WL的选择可由行解码器140执行，且位线BL的选择可由列解码器145执行。感测放大器(SAMP)可针对相应位线BL提供，且经连接到至少一个相应局部I/O线对(LIOT/B)，至少一个相应局部I/O线对(LIOT/B)又可经由传送门(TG)(其可用作开关)经耦合到至少相应一个主I/O线对(MIOT/B)。
存储器装置100可采用多个外部端子，其包含分别耦合到命令总线及地址总线以接收命令信号CMD及地址信号ADDR的命令及地址端子。存储器装置可进一步包含接收芯片选择信号CS的芯片选择端子、接收时钟信号CK及CKF的时钟端子、接收数据时钟信号WCK及WCKF的数据时钟端子、数据端子DQ、RDQS、DBI及DMI、电力供应端子VDD、VSS、VDDQ及VSSQ、及裸片端接端子ODT。
命令端子及地址端子可从外部经供应有地址信号及存储体地址信号。供应到地址端子的地址信号及存储体地址信号可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号且将经解码行地址信号(XADD)供应到行解码器140，且将经解码列地址信号(YADD)供应到列解码器145。地址解码器110还可接收存储体地址信号(BADD)且将所述存储体地址信号供应到行解码器140及列解码器145两者。
命令及地址端子可从存储器控制器经供应有命令信号CMD、地址信号ADDR及芯片选择信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，所述存取命令可包含读取命令及写入命令)。选择信号CS可用于选择存储器装置100以响应提供到命令及地址端子的命令及地址。当有效CS信号被提供到存储器装置100时，可解码命令及地址，且可执行存储器操作。命令信号CMD可作为内部命令信号ICMD经由命令/地址输入电路105提供到命令解码器115。命令解码器115可包含电路以解码内部命令信号ICMD以生成用于执行存储器操作的各种内部信号及命令，例如，用以选择字线的行命令信号及用以选择位线的列命令信号。内部命令信号还可包含输出及输入激活命令，例如时控命令CMDCK。
当读取命令被发布且行地址及列地址及时被供应读取命令时，读取数据可从由这些行地址及列地址标示的存储器阵列150中的存储器单元读取。读取命令可由命令解码器115接收，命令解码器115可将内部命令提供到输入/输出电路160使得读取数据可根据RDQS时钟信号经由读取/写入放大器155及输入/输出电路160从数据端子DQ、RDQS、DBI及DMI输出。读取数据可在由编程在存储器装置100中(例如，编程在模式寄存器(图1中未展示))的读取延时信息RL定义的时间提供。读取延时信息RL可依据CK时钟信号的时钟循环定义。举例来说，读取延时信息RL可为当相关联的读取数据被提供时在读取命令由存储器装置100接收之后的CK信号的时钟循环数目。
当发出写入命令发出且行地址及列地址被及时供应有命令时，可根据WCK及WCKF时钟信号将写入数据供应到数据端子DQ、DBI及DMI。写入命令可由命令解码器115接收，命令解码器115可将内部命令提供到输入/输出电路160使得写入数据可由输入/输出电路160中的数据接收器接收，且经由输入/输出电路160及读取/写入放大器155供应到存储器阵列150。写入数据可经写入于由行地址及列地址指定的存储器单元中。写入数据可在由写入延时WL信息定义的时间被提供到数据端子。写入延时WL信息可编程在存储器装置100中，例如编程在模式寄存器(在图1中未展示)中。写入延时WL信息可依据CK时钟信号的时钟循环定义。举例来说，写入延时信息WL可为当相关联的写入数据被接收时在写入命令由存储器装置100接收之后的CK信号的时钟循环数目。
电力供应端子可供应有电力供应电势VDD及VSS。这些电力供应电势VDD及VSS可被供应到内部电压生成器电路170。内部电压生成器电路170可基于电力供应电势VDD及VSS生成各种内部电势VPP、VOD、VARY、VPERI及类似物。内部电势VPP可用于行解码器140中，内部电势VOD及VARY可用于包含于存储器阵列150中的感测放大器中，且内部电势VPERI可用于许多其它电路块中。
电力供应端子还可供应有电力供应电势VDDQ。电力供应电势VDDQ可与电力供应电势VSS一起被供应到输入/输出电路160。在本发明的实施例中，电力供应电势VDDQ可为与电力供应电势VDD相同的电势。在本发明的另一实施例中，电力供应电势VDDQ可为与电力供应电势VDD不同的电势。然而，专用电力供应电势VDDQ可用于输入/输出电路160使得由输入/输出电路160生成的电力供应噪声不会传播到其它电路块。
裸片端接端子可经供应有裸片端接信号ODT。裸片端接信号ODT可经供应到输入/输出电路160以指示存储器装置100进入裸片端接模式(例如，以在存储器装置100的其它端子中的一或多者处提供预定数目个阻抗电平中的一者)。
时钟端子及数字时钟端子可经供应有外部时钟信号及互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可经供应到时钟输入电路120。CK及CKF信号可为互补的，且WCK及WCKF信号也可为互补的。互补时钟信号可具有相反时钟电平且同时在相反时钟电平之间转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
包含于时钟输入电路120中的输入缓冲器可接收外部时钟信号。举例来说，当由来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK及CKF信号及WCK及WCKF信号。时钟输入电路120可接收外部时钟信号以生成内部时钟信号ICLK。内部时钟信号ICLK可经供应到内部时钟电路130。内部时钟电路130可基于接收到的内部时钟信号ICLK及来自命令/地址输入电路105的时钟启用信号CKE提供各种相位及频率可控内部时钟信号。举例来说，内部时钟电路130可包含时钟路径(图1中未展示)，其接收内部时钟信号ICLK且将各种时钟信号提供到命令解码器115。内部时钟电路130可进一步提供输入/输出(IO)时钟信号。IO时钟信号可经供应到输入/输出电路160且可用作用于确定读取数据的输出时序及写入数据的输入时序的时序信号。IO时钟信号可在多个时钟频率下提供使得数据可以不同数据速率从存储器装置100输出及输入到存储器装置100。当期望高存储器速度时，更高时钟频率可为合意的。当期望低功耗时，更低时钟频率可为合意的。内部时钟信号ICLK还可经供应到时序发生器135且因此可产生各种内部时钟信号。
例如图1的存储器装置100的存储器装置可经配置以响应于从经连接主机装置或存储器控制器接收的命令对存储器阵列150的部分执行刷新操作。存储器装置100可跟踪可在其处执行刷新操作的存储器阵列150的地址(例如，在地址指针中)，且可进一步跟踪在最近地址处执行的刷新操作的数目(例如，在存储体计数器中)。此布置可确保存储器装置150的每一存储体0到15在地址指针递增且循环重复之前在给定地址处经历至少一个刷新操作(例如，通过对16个操作进行计数)。
根据本发明的一个方面，可操作地连接到存储器装置100的主机装置或控制器可经配置以将刷新命令发送到存储器装置100以触发刷新操作。因为刷新操作可防止存储器装置在数个时钟循环内经由数据总线通信，所以总线利用的高效调度可通过管理来自控制器/主机装置的刷新操作来保证。
如上文陈述，行锤击效应可使存储于存储器阵列150中的信息降级，使得在刷新操作之间具有更大延迟的操作模式可潜在地将数据完整性置于危险之中。因此，在本发明的各种实施例中，主机装置或控制器可经配置以发出额外刷新命令(例如，除了定期调度的周期性刷新命令之外)以缓解存储器装置150中的行锤击效应。
缓解行锤击的一种方式包含：在第一计时周期(例如刷新间隔)期间确定在存储器位置(例如，存储器存储体、一群组存储器单元、子存储体层处的行或列等)的存储器操作(例如激活)的数目何时超过预定阈值；及在所述计时周期之后响应于所述确定调度额外刷新操作。根据本发明的一个方面，此方法在图2的时序图200中示意性地说明。
如参考图2可见，在以4X刷新模式(例如，具有是3.906μs的基础刷新间隔(tREFI)的四倍大的15.624μs的有效刷新间隔(tREFIe))操作的存储器装置或系统中，主机装置/控制器经配置以在每隔四个基础刷新间隔完成之后(例如，在时间t0、t4、t8等)将刷新命令发送到所说明的存储器位置(例如存储器存储体)。当主机装置/控制器检测到存储器位置处的活动(例如，激活)的量超过预定阈值时，主机装置/控制器可发送额外刷新命令，从而准许存储器装置执行额外刷新操作以用于缓解活动(例如行锤击效应)的不利效应。参考时序图200，可见在时间t0与t1之间的间隔中发生了大量激活。因此，额外刷新命令在时间t1发出，从而准许存储器装置刷新受影响的存储器单元中的电荷。
在一些情况中，可能发生的是，过度激活发生于在其结束时规律调度的刷新命令(而非额外刷新命令)已经调度以被发出的时间段中。在这些情况中，额外刷新命令可在后一时间段中发出(例如，并非紧接在其中发生过度激活活动的时间段之后)。举例来说，参考时序图200，在时间t3与t4之间的间隔中，发生了大量激活，但刷新命令已经调度以在时间t4发出(例如，根据15.624μs的tREFIe)。因此，额外刷新命令在后一时间段结束时(例如，在时间t5)发出。就此来说，存储器装置在时间t4或t5自由‘窃取’刷新命令中的任一者以在受大量激活影响的存储器位置处执行行锤击缓解，及使用其它刷新命令刷新最初调度的刷新操作被引导到其的存储器地址(例如，通过紧接在过度激活之后在时间t4‘窃取’刷新命令，可刷新受影响的地址，且刷新地址指针正指向其的地址可使其刷新操作推迟直到在时间t5接收额外刷新命令)。
尽管在图2的简化实例中，说明了具有单个存储体的存储器装置，但发出额外刷新命令的前述方法同样也适用于具有多个存储器存储体的存储器装置。举例来说，图3是说明根据本发明的实施例的用于具有多个存储体的存储器装置中的行锤击缓解的方法的简化时序图。如参考图3可见，具有8个存储器存储体的存储器装置可经配置以在更新地址指针370及重复所述过程(例如，时间t0到t7的刷新操作)之前按顺序(例如，对应于REFpb间隔320及有效刷新间隔310)在每一存储体处执行刷新操作，如上文更详细陈述。存储器装置及经连接主机装置/控制器两者可维持跟踪在每一存储体处执行的刷新操作的计数器(例如SoC存储体计数器340及DRAM存储体计数器360)，以保证每一存储体在计数器被复位且地址指针递增之前都经历至少一个刷新操作(例如，对在地址指针370中指示的地址)。控制器还可维持跟踪每一存储体处的激活(例如，或其它操作)的数目的计数器350以确定何时超过操作的预定数目(例如，存储于存储器装置的模式寄存器中)，从而触发额外刷新命令。
举例来说，在时间t8，存储体活动计数器350指示存储体3及6在前一时间段(例如，在时间t0与时间t7之间的周期内、或在例如时间t6与t7之间的较短周期内)内经历了比阈值水平更多的操作。因此，主机装置/控制器经配置以将额外刷新命令330发出到存储体3及6，如在时间t8与t10之间展示。此时，存储器装置中的存储体计数器(例如DRAM存储体计数器360)及主机装置/控制器中的存储体计数器(例如SoC存储体计数器340)的行为有分歧。主机装置/控制器中的存储体计数器340继续仅跟踪引导到每一存储体的定期调度的刷新操作(以防止将触发对刷新指针更新的计数器的过早复位)，且存储器装置中的存储体计数器360对每一存储体处的第一刷新操作进行计数。就此来说，当存储器装置中的存储体计数器360接收引导到在存储体计数器340中已经指示为已经接收到刷新命令的存储体的后一刷新命令330时，存储器装置可经配置以利用此后一刷新命令缓解除了在刷新地址指针370中指示的地址之外的地址处的行锤击效应。举例来说，在时间t11及t14，分别发出到存储体3及6的刷新命令330，但存储器装置的存储体计数器340反映在这些存储体处已经在没有介入计数器复位的情况下接收到刷新命令。因此，存储器装置可利用在存储体的每一者处较早或较晚接收的刷新命令中的任一者以在受过多数目个激活影响的地址处执行行锤击缓解刷新操作。在成功地将额外刷新命令发出到受影响的存储体之后，主机装置/控制器可复位存储体活动计数器350，如在时间t16展示。
根据本发明的一个方面，由经连接主机装置发送的命令可不同于刷新命令，使得接收命令的存储器装置可限制其对受害行的刷新操作，且不会花费不必要时间或电力刷新尚未经历行锤击效应的其它行。就此来说，在LPDDR5实施例中，刷新命令可经修改以包含指示其是否是刷新管理命令(RFM)的命令位，如下文表1中展示：
表1
Figure BDA0002928690170000071
Figure BDA0002928690170000081
就此来说，当无需用于刷新管理的前述方法时CA3的F1边缘是‘V’，但在需要刷新管理时变成RFM(例如，如由存储器装置的制造商、供应商或终端用户实施的模式寄存器设置确定)。模式寄存器可包含指示是否实施刷新管理的位，且可进一步包含指示在行锤击缓解命令发出之前每时间段(例如tREFIe)准许的滚动积累的激活初始管理阈值(RAAIMT)的额外位。一种此模式寄存器在下表2中通过实例说明：
表2
Figure BDA0002928690170000082
模式寄存器中的RAAIMT的值集可为供应商特定的(例如，取决于每一阵列设计对行锤击效应的敏感性)且可进一步取决于实际刷新乘数。根据本发明的另一方面，RAAIMT值可基于每逻辑存储体提供(例如，针对16个逻辑存储体是16个RAAIMT计数器)。使用此方法，REFhp命令将基于形成刷新存储体的两个计数值的最大值发出。在另一方法中，一个RAAIMT计数器可经提供用于每一刷新存储体(例如，两个BG或16B模式存储体)，从而每通道节省八个计数器，但会导致更频繁地达到RAAIMT值且触发更多RFM命令。
尽管关于LPDDR5存储器装置描述了前述实例，但本发明的先进行锤击缓解技术还可实施于其它存储器装置中，包含LPDDR4存储器装置。举例来说，在LPDDR4实施例中，刷新命令可经修改以包含指示其是否是行锤击缓解(RFM)刷新命令的命令位，如下表3中展示：
表3
Figure BDA0002928690170000091
就此来说，当无需用于刷新管理的前述方法时CA3的F1边缘是‘V’，但在需要刷新管理时变成RFM(例如，如由存储器装置的制造商、供应商或终端用户实施的模式寄存器设置确定)。模式寄存器可包含指示是否实施刷新管理的位，且可进一步包含指示在行锤击缓解命令发出之前每时间段(例如tREFIe)准许的RAAIMT的额外位。一种此模式寄存器在下表5中通过实例说明：
表4
Figure BDA0002928690170000092
模式寄存器中的RAAIMT的值集可为供应商特定的(例如，取决于每一阵列设计对行锤击效应的敏感性)且可进一步取决于实际刷新乘数。
根据本发明的一个方面，当RFM命令被发出到存储器装置时，接收命令的任何存储体中的滚动积累激活(RAA)计数器可递减。响应于RFM命令按其递减RAA计数器的量可由可存储于存储器装置的模式寄存器表中的RAAIMR乘数值RAADEC确定。发出RFMab命令允许所有存储体中的RAA计数按乘以RAADEC值的RAAIMT递减。发出每存储体RFM命令(RFMpb)可经配置以递减由RFMpb命令指定的存储体的RAA计数器(例如，按RAAIMT*RAADEC递减)。如果递减的量将导致RAA计数器下降到低于0，那么RAA计数器可被约束到0。就此来说，根据本发明的一个方面，通过将RAA约束到非负值，可防止“调出”RFM命令。防止调出命令将防止其中存储体在过多激活发生之前被“信任”而进行刷新操作的情形且保证刷新操作在触发其的激活之后而非之前。
根据本发明的另一实施例，RFM命令可经配置以积累或“推迟”(例如，多个RFM命令可经引导到存储器区域，但可推迟执行对应刷新操作)，但RAA计数器可经配置以便不超过供应商指定的RAA最大管理阈值(RAAMMT)，其可通过将RAAIMT值乘以RAAMULT值确定且由DRAM供应商设置于存储器装置的模式寄存器表中。如果推迟多个RFM命令导致存储体的RAA计数器达到RAAMMT阈值，那么存储器装置可经配置以不允许引导到那个存储体的额外激活(ACT)命令直到一或多个REF或RFM命令已经发出以将RAA计数器减小到低于最大值。发出REF命令可经配置以准许RAA计数器按所述存储体或正被刷新的存储体的RAAIMT递减。因此，发出到LPDRAM的任何周期性REF命令允许正被刷新的存储体的RAA计数器每eREFIe按RAAIMT值递减。发出所有存储体刷新命令(REFab)可准许所有存储体中的RAA计数递减。发出具有存储体地址的REFpb命令可经配置以仅准许具有那个存储体地址的RAA计数递减。进入及/或退出自刷新模式可经配置以准许不使RAA计数值递减。因此，在进入自刷新之前的每存储体计数值在自刷新退出之后保持不变。
根据本发明的一个实施例，下表5说明根据各种不同装置状态的存储器装置的数个实例刷新管理操作。
表5
Figure BDA0002928690170000111
根据本发明的一个方面，RFM命令调度可经配置以遵循与REF命令的最小分离要求相同的最小分离要求。根据另一方面，RFM命令的发出将既不会取代周期性REF命令，RFM命令也不会影响内容刷新计数器。确切来说，RFM命令经发出以提供补充时间供存储器装置在内部管理刷新操作。
根据本发明的另一实施例，需要刷新管理的装置可能在每个刷新速率乘数处无需RFM。刷新管理阈值(RFMTH)定义高于其就需要刷新管理的刷新间隔(例如tREFIe)。RFMTH可由以下方程式确定：RFMTH＝RAAIMT*tRC。依比由RFMTH指示的刷新速率慢(即，较长tREFIe)的任何速率进行的操作可经配置以使RFM能保证存储于存储器装置中的数据的完整性。在由RFMTH指示的tREFIe下进行的操作或以任何更高刷新速率(即，较短tREFIe)进行的操作可经配置以免除RFM要求，无论任何RAA计数值为何。
尽管在前述实例实施例中，关于预存储体粒度描述且说明了刷新管理实施方案，但在其它实施例中，刷新管理实施方案还可经配置以监测以子存储体为基础发出的ACT命令。因为通过子存储体进行监测不会改变管理阈值，所以此可通过减少当行存取分布于子存储体之中时所需的RFM命令的数目来降低性能影响。对子存储体监测的存储器装置支持及受支持的子存储体的数目(RFMSB)可在存储器装置的模式寄存器中指示。如果子存储体监测由存储器控制器实施，那么对应RFMSB计数器(RFMSBC)位可经配置以在存储器装置的模式寄存器中指示同样多的内容。
根据本发明的一个方面，当RFMSB大于1时，ACT命令的监测可通过在所指示数目个区域之中均等地划分行地址空间来执行。其中RFMSB＝4的实例在图4中展示，其中简化框图示意性地说明根据本发明的实施例的与子存储体刷新管理相关联的存储器存储体的子存储体。如参考图4可见，控制器将被准许针对例如存储体400的每一LPDRAM存储体实施4个RAA计数器(例如，每一者用于区域0、1、2及3)。在此实施方案中，对RFM命令的要求基于与上文更详细描述的每存储体实施方案相同的只读参数RAAIMT、RAAMULT及RAADEC针对每一区域单独地确定。同样地，每一子存储体区域的RAA计数器的递减可遵循与以每存储体为基础递减RAA计数器相同的规则。当以每子存储体为基础跟踪RAA时，RFM命令可经配置以包含适当SB0及SB1位以通知DRAM哪一子存储体需要额外刷新管理。当RFMab命令被发出且子存储体管理被启用时，命令可经应用到由每一刷新存储体的SB0及SB1位状态指示的子存储体。即，RAA计数器可针对图3中针对RFMab命令说明的8个实例刷新存储体的每一者中的相同子存储体区域递减。如果存储体内的任何子存储体区域的RAA计数器达到RAAMNT，那么额外ACT命令可不被允许到那个存储体直到一或多个REF或RFM命令已经发出以将RAA计数器减小到低于所有子存储体区域的最大值。
根据本发明的另一方面，监测子存储体区域对存储器控制器来说是任选的，且子存储体区域可经组合。举例来说，如果存储器装置支持如图4中的4个区域，那么控制器可任选地组合区域0与1，且组合区域2与3。在此情况中，每存储体可存在2个RAA监测器，一个跟踪地址00到7F且另一者跟踪地址80到FF。使子存储体实施方案任选允许在将所有子存储体区域视作单个存储体的同时执行所有前述RFM操作。
根据本发明的一个实施例，下表6说明根据各种不同装置状态的存储器装置的数个实例子存储体刷新管理操作。
表6
Figure BDA0002928690170000131
Figure BDA0002928690170000141
根据本发明的另一实施例，可依据其根据需要为其中活动(例如，超过预定阈值的活动)需要失序刷新操作的那些存储器部分调度额外刷新操作的刷新管理特征可任选地基于存储器装置的刷新速率乘数启用或停用。举例来说，利用刷新管理的前述方法中的一或多者的一些装置可经配置以停用一或多个刷新速率乘数的特征。就此来说，存储器装置可将指定tREFI乘数的刷新管理阈值(RFMTH)维持于模式寄存器或其它位置中，当处于或高于所述阈值时停用刷新管理。存储器装置以比阈值更慢的刷新速率进行的操作(例如，具有较长tREFIe的操作)可利用前述方法刷新管理以保证存储于存储器中的数据的完整性。
在本发明的又另一实施例中，启用及停用存储器装置的刷新管理特征可基于存储器装置的又其它操作特性执行或甚至是基于用户可选偏好执行。就此来说，特征可经配置以基于例如一或多个其它存储器特征的温度、时钟速率、电压、经启用/经停用状态的操作特性或类似物自动启用及/或停用。
图5是示意性地说明根据本发明的实施例的存储器系统500的简化框图。存储器系统500包含可操作地耦合到存储器模块520(例如双列直插式存储器模块(DIMM))的主机装置510。存储器模块520可包含通过总线540可操作地连接到多个存储器装置550的控制器540。根据本发明的一个方面，主机装置510可维持存储体计数器以跟踪刷新操作(例如，不涉及行锤击缓解的刷新操作的子集)，如上文关于图3更详细地陈述。根据本发明的另一方面，主机装置510可根据刷新调度、响应于在存储器装置处检测到的活动、或两者将刷新命令发出到存储器装置550。
图6是说明根据本发明的实施例的操作存储器系统的方法的流程图。所述方法包含第一计时周期期间确定对应于存储器位置的操作的数目(方框610)。根据本发明的一个方面，确定方框610的特征可用控制器440实施，如上文在图4中更详细地说明。所述方法进一步包含在所述第一计时周期之后在经确定的操作的数目超过预定阈值时针对存储器位置调度额外刷新操作(方框620)。根据本发明的一个方面，调度方框620的特征可用控制器440实施，如上文在图4中更详细地说明。
应注意，上文描述的方法描述可能实施方案，且操作及步骤可经重新布置或以其它方式修改且其它实施方案是可能的。此外，可组合来自方法中的两者或两者以上的实施例。
本文中描述的信息及信号可使用多种不同技艺及技术中的任一者表示。举例来说，在整个以上描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号总线，其中总线可具有多种位宽度。
本文论述的装置，包含存储器装置，可经形成在半导体衬底或裸片上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一衬底上的半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法执行。
本文中描述的功能可经实施于由处理器、固件或其任何组合执行的硬件、软件中。其它实例及实施方案在本发明及所附权利要求书的范围内。实施功能的特征也可物理地定位在各个位置处，包含经分布使得功能的部分在不同物理位置处实施。
如本文使用，包含权利要求书中的内容，项目列表(例如，由例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中所使用的“或”指示包含列表，使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文使用，短语“基于”不应被解释为对一组封闭条件的引用。举例来说，被描述为“基于条件A”的示范性步骤可为基于条件A及条件B两者而不脱离本发明的范围。换句话来说，如本文使用，短语“基于”应以与短语“至少部分基于”相同的方式来解释。
从前文，应了解，本文已出于说明目的描述本发明的特定实施例，但可在不脱离本发明的范围的情况下进行各种修改。而是，在前文描述中，论述众多特定细节以提供对本发明的实施例的透彻且具有启发性的描述。然而，相关领域的技术人员应认识到，可无需特定细节中的一或多者来实践本发明。在其它例子中，未展示或未详细描述与存储器系统及装置通常相关联的众所周知的结构或操作以避免使本发明的其它方面模糊不清。一般来说，应理解，除本文中揭示的那些特定实施例外的各种其它装置、系统及方法也可在本发明的范围内。

Claims (28)

1.一种操作存储器装置的方法，其包括：
在第一计时周期期间确定对应于存储器位置的操作的数目；及
在所述第一计时周期之后在所述经确定的操作的数目超过预定阈值时针对所述存储器位置调度额外刷新操作。
2.根据权利要求1所述的方法，其中如果在所述第一计时周期完成时尚未调度另一刷新操作，那么所述额外刷新操作在所述第一计时周期完成时进行调度。
3.根据权利要求1所述的方法，其中如果在所述第一计时周期完成时已经调度另一刷新操作，那么所述额外刷新操作在紧接所述第一计时周期之后的第二计时周期完成时进行调度。
4.根据权利要求1所述的方法，其进一步包括：
维持针对所述存储器位置调度的刷新操作的计数。
5.根据权利要求4所述的方法，其中维持所述计数包括确定对同一存储器位置重复的刷新命令，而刷新地址计数器不会对应增加。
6.根据权利要求1所述的方法，其中所述操作包括激活。
7.根据权利要求1所述的方法，其中所述存储器位置包括存储器存储体。
8.根据权利要求1所述的方法，其中所述存储器位置包括存储器存储体的子存储体区域。
9.根据权利要求1所述的系统，其中所述存储器装置包括动态随机存取存储器DRAM装置。
10.根据权利要求1所述的方法，其中所述计时周期包括刷新间隔。
11.根据权利要求10所述的方法，其中所述存储器装置经配置以按照小于每个刷新内部的频率刷新。
12.根据权利要求1所述的方法，其中所述调度所述额外刷新操作取决于所述存储器装置的刷新速率乘数低于预定阈值。
13.一种存储器装置，其包括：
存储器，其包含存储器位置；及
电路系统，其经配置以：
在第一计时周期期间确定对应于所述存储器位置的操作的数目；及
在所述第一计时周期之后在经确定的操作的数目超过预定阈值时针对所述存储器位置调度额外刷新操作。
14.根据权利要求13所述的存储器装置，其中所述电路系统经配置以于在所述第一计时周期完成时尚未调度另一刷新操作的情况下，在所述第一计时周期完成时调度所述额外刷新操作。
15.根据权利要求13所述的存储器装置，其中所述电路系统经配置以于在所述第一计时周期完成时已经调度另一刷新操作的情况下，在紧接所述第一计时周期之后的第二计时周期完成时调度所述额外刷新操作。
16.根据权利要求13所述的存储器装置，其中所述电路系统进一步经配置以维持针对所述存储器位置调度的额外刷新操作的计数。
17.根据权利要求16所述的存储器装置，其中所述电路系统经配置以通过确定对同一存储器位置重复的刷新命令来维持所述计数，而刷新地址计数器不会对应增加。
18.根据权利要求13所述的存储器装置，其中所述操作包括激活。
19.根据权利要求13所述的存储器装置，其中所述存储器位置包括存储器存储体。
20.根据权利要求13所述的存储器装置，其中所述存储器位置包括存储器存储体的子存储体区域。
21.根据权利要求13所述的存储器装置，其中所述存储器装置包括动态随机存取存储器DRAM装置。
22.根据权利要求13所述的存储器装置，其中所述计时周期包括刷新间隔。
23.根据权利要求22所述的存储器装置，其中所述存储器装置经配置以按照小于每个刷新内部的频率刷新。
24.根据权利要求13所述的存储器装置，其中所述电路系统进一步经配置以在所述存储器装置的计数器中维持所述经确定的操作的数目。
25.根据权利要求24所述的存储器装置，其中所述电路系统经配置以在所述第一计时周期完成之后复位所述计数器。
26.根据权利要求24所述的存储器装置，其中存储器模块包括所述存储器且其中主机装置或控制器包括所述电路系统。
27.根据权利要求13所述的存储器装置，其中所述电路系统进一步经配置以响应于确定所述存储器装置的刷新速率乘数低于预定阈值而针对所述存储器位置调度所述额外刷新操作。
28.一种操作存储器装置的方法，其包括：
存储对应于所述存储器装置的存储器位置的额外刷新操作的计数；及
在检测到刷新操作之后更新额外刷新操作的所述计数，而刷新地址计数器不会对应增加。
CN201980051486.2A 2018-08-03 2019-08-02 用于行锤击缓解的方法及采用所述方法的存储器装置及系统 Active CN112534502B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201862714531P 2018-08-03 2018-08-03
US62/714,531 2018-08-03
US201862729229P 2018-09-10 2018-09-10
US62/729,229 2018-09-10
US201862768477P 2018-11-16 2018-11-16
US62/768,477 2018-11-16
PCT/US2019/044857 WO2020028781A1 (en) 2018-08-03 2019-08-02 Methods for row hammer mitigation and memory devices and systems employing the same

Publications (2)

Publication Number Publication Date
CN112534502A true CN112534502A (zh) 2021-03-19
CN112534502B CN112534502B (zh) 2024-04-09

Family

ID=69227982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980051486.2A Active CN112534502B (zh) 2018-08-03 2019-08-02 用于行锤击缓解的方法及采用所述方法的存储器装置及系统

Country Status (5)

Country Link
US (3) US11037617B2 (zh)
EP (1) EP3830826A4 (zh)
KR (3) KR102458726B1 (zh)
CN (1) CN112534502B (zh)
WO (1) WO2020028781A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3066842B1 (fr) * 2017-05-24 2019-11-08 Upmem Logique de correction de row hammer pour dram avec processeur integre
CN112534502B (zh) 2018-08-03 2024-04-09 美光科技公司 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
CN112840400B (zh) 2018-10-09 2024-04-05 美光科技公司 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
EP3899709A4 (en) 2018-12-21 2022-09-14 Micron Technology, Inc. METHODS FOR ACTIVITY-BASED MEMORY MAINTENANCE AND MEMORY DEVICES AND SYSTEMS USING THEM
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11860782B2 (en) * 2019-08-13 2024-01-02 Neuroblade Ltd. Compensating for DRAM activation penalties
US11302376B2 (en) * 2020-08-25 2022-04-12 Micron Technology, Inc. Systems and methods for memory refresh
US11474746B2 (en) * 2020-12-10 2022-10-18 Advanced Micro Devices, Inc. Refresh management for DRAM
CN114974343A (zh) * 2021-02-24 2022-08-30 华邦电子股份有限公司 半导体存储装置
KR20230045774A (ko) 2021-09-29 2023-04-05 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US11942137B2 (en) * 2021-11-08 2024-03-26 Samsung Electronics Co., Ltd. Memory controller and memory system including the same
KR20230072283A (ko) 2021-11-17 2023-05-24 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211653A (zh) * 2006-12-26 2008-07-02 尔必达存储器株式会社 半导体存储器件、半导体器件、存储系统和刷新控制方法
US20150279441A1 (en) * 2014-03-28 2015-10-01 Synopsys, Inc. Most activated memory portion handling
CN108154895A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 执行锤击刷新操作和关联操作的存储器设备和存储器系统

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999046775A2 (en) 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
US6046952A (en) 1998-12-04 2000-04-04 Advanced Micro Devices, Inc. Method and apparatus for optimizing memory performance with opportunistic refreshing
US6931480B2 (en) 2001-08-30 2005-08-16 Micron Technology, Inc. Method and apparatus for refreshing memory to preserve data integrity
US7532532B2 (en) * 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
US20080183916A1 (en) 2007-01-30 2008-07-31 Mark David Bellows Using Extreme Data Rate Memory Commands to Scrub and Refresh Double Data Rate Memory
JP4498374B2 (ja) 2007-03-22 2010-07-07 株式会社東芝 半導体記憶装置
JP5185098B2 (ja) 2008-12-22 2013-04-17 株式会社東芝 強誘電体メモリ
US7990795B2 (en) 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
US9257169B2 (en) 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9299400B2 (en) * 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9032141B2 (en) * 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) * 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US20140173239A1 (en) * 2012-12-19 2014-06-19 Apple Inc. Refreshing of memory blocks using adaptive read disturb threshold
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9269417B2 (en) * 2013-01-04 2016-02-23 Intel Corporation Memory refresh management
US9478263B2 (en) 2014-01-17 2016-10-25 Apple Inc. Systems and methods for monitoring and controlling repetitive accesses to volatile memory
US8941935B1 (en) 2014-03-10 2015-01-27 HGST Netherlands B.V. System and method for initiating refresh operations
US9361182B2 (en) 2014-05-20 2016-06-07 Transcend Information, Inc. Method for read disturbance management in non-volatile memory devices
US20160118132A1 (en) * 2014-10-27 2016-04-28 Sandisk Enterprise Ip Llc Low Impact Read Disturb Handling
US20170110178A1 (en) * 2015-09-17 2017-04-20 Intel Corporation Hybrid refresh with hidden refreshes and external refreshes
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102606490B1 (ko) 2016-06-30 2023-11-30 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
US10354714B2 (en) * 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
CN112534502B (zh) 2018-08-03 2024-04-09 美光科技公司 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
CN112840400B (zh) 2018-10-09 2024-04-05 美光科技公司 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11164650B2 (en) 2019-08-30 2021-11-02 International Business Machines Corporation Scrub management in storage class memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211653A (zh) * 2006-12-26 2008-07-02 尔必达存储器株式会社 半导体存储器件、半导体器件、存储系统和刷新控制方法
US20150279441A1 (en) * 2014-03-28 2015-10-01 Synopsys, Inc. Most activated memory portion handling
CN108154895A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 执行锤击刷新操作和关联操作的存储器设备和存储器系统

Also Published As

Publication number Publication date
EP3830826A4 (en) 2022-04-20
CN112534502B (zh) 2024-04-09
KR102458726B1 (ko) 2022-10-25
US20200043545A1 (en) 2020-02-06
KR20220146701A (ko) 2022-11-01
US20210280236A1 (en) 2021-09-09
US20240096394A1 (en) 2024-03-21
US11837272B2 (en) 2023-12-05
KR20210028267A (ko) 2021-03-11
WO2020028781A1 (en) 2020-02-06
US11037617B2 (en) 2021-06-15
KR20240064727A (ko) 2024-05-13
EP3830826A1 (en) 2021-06-09

Similar Documents

Publication Publication Date Title
CN112534502B (zh) 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
CN112840400B (zh) 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
US11947412B2 (en) Methods for activity-based memory maintenance operations and memory devices and systems employing the same
US20240126707A1 (en) Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
CN111386570B (zh) 用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统
CN112189233A (zh) 用于将已更新的信息从存储器装置异步地用信号传送到主机的方法以及采用所述方法的存储器装置和系统
KR102667274B1 (ko) 활동 기반 메모리 유지보수 동작 방법 및 이를 이용하는 메모리 디바이스 및 시스템
KR20240068790A (ko) 활동 기반 메모리 유지보수 동작 방법 및 이를 이용하는 메모리 디바이스 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant