CN112189233A - 用于将已更新的信息从存储器装置异步地用信号传送到主机的方法以及采用所述方法的存储器装置和系统 - Google Patents

用于将已更新的信息从存储器装置异步地用信号传送到主机的方法以及采用所述方法的存储器装置和系统 Download PDF

Info

Publication number
CN112189233A
CN112189233A CN201880093692.5A CN201880093692A CN112189233A CN 112189233 A CN112189233 A CN 112189233A CN 201880093692 A CN201880093692 A CN 201880093692A CN 112189233 A CN112189233 A CN 112189233A
Authority
CN
China
Prior art keywords
memory device
memory
information
mode register
notification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880093692.5A
Other languages
English (en)
Inventor
F·F·罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112189233A publication Critical patent/CN112189233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Information Transfer Systems (AREA)

Abstract

公开了存储器装置、存储器系统和操作存储器装置和系统的方法，其中存储器装置可异步地向已连接的主机指示模式寄存器中的信息已改变，从而无需重复轮询所述信息，并且进而减少命令/地址总线和数据总线带宽消耗。在一个实施例中，存储器装置包括：存储器；模式寄存器，其存储对应于所述存储器的信息；以及电路，其被配置成响应于所述模式寄存器中的所述信息被所述存储器装置修改而向已连接的主机装置生成通知。

Description

用于将已更新的信息从存储器装置异步地用信号传送到主机 的方法以及采用所述方法的存储器装置和系统
相关申请案的交叉引用
本申请案要求于2018年6月4日提交的第62/680,434号美国临时申请案的权益，所述美国临时申请案以全文引用的方式并入本文中。
技术领域
本公开大体上涉及存储器装置和系统，且更具体地说，涉及用于将已更新的信息从存储器装置异步地用信号传送到主机的方法以及采用所述方法的存储器装置和系统。
背景技术
存储器装置广泛地用于存储与例如计算机、无线通信装置、相机、数字显示器等各种电子装置相关的信息。通过编程存储器单元的不同状态来存储信息。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)等。存储器装置可为易失性的或非易失性的。改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或另外减少操作时延、增加可靠性、增加数据保持、减少功率消耗或减少制造成本等。
附图说明
图1是示意性地说明根据本发明技术的实施例的存储器装置的简化框图。
图2和3是示意性地说明存储器装置和系统的操作的简化时序图。
图4至6是示意性地说明根据本发明技术的实施例的存储器装置和系统的操作的简化时序图。
图7是说明根据本发明技术的实施例的操作存储器系统的方法的流程图。
具体实施方式
许多存储器装置(例如，双数据速率(DDR)DRAM装置)能够以多种模式(例如，以不同时钟速度、以不同刷新速率等)操作。在许多情况下，可利用存储器装置的各种操作参数(例如，电压、温度、装置寿命等)来确定适当模式。在一些存储器装置中，已连接的主机可周期性地轮询存储器装置的这些操作参数中的一或多个以确定是否调整所述模式。例如，已连接的主机可轮询装置温度(例如，或对应于装置温度的信息)以确定是否修改装置的刷新速率。装置温度的轮询可能需要存储器装置的命令/地址总线上的专用命令，且轮询的频率可能足以对命令/地址总线产生不利影响(例如，经由拥塞)。
因此，本发明技术的若干实施例涉及存储器装置、包含存储器装置的系统以及操作存储器装置的方法，其中存储器装置可异步地向已连接的主机指示模式寄存器中的信息已改变，从而无需重复轮询信息，并且进而减少命令/地址总线和数据总线带宽消耗。在一个实施例中，存储器装置包括：存储器；模式寄存器，其存储对应于所述存储器的信息；以及电路，其被配置成响应于所述模式寄存器中的所述信息被所述存储器装置修改而向已连接的主机装置生成通知。
图1是示意性地说明根据本发明技术的实施例的存储器装置100的框图。存储器装置100可包含存储器单元的阵列，例如存储器阵列150。存储器阵列150可包含多个存储体(例如，图1的实例中的存储体0-15)，并且每一存储体可包含多个字线(WL)、多个位线(BL)和布置在字线和位线的交叉点处的多个存储器单元。字线WL的选择可由行解码器140执行，并且位线BL的选择可由列解码器145执行。可为对应的位线BL提供感测放大器(SAMP)，并可将所述感测放大器连接到至少一个相应的本地I/O线对(LIOT/B)，所述本地I/O线对随后可经由传输门(TG)耦合到至少一个相应的主要I/O线对(MIOT/B)，所述传输门可充当开关。
存储器装置100可采用多个外部端子，所述外部端子包含耦合到命令总线和地址总线以分别接收命令信号CMD和地址信号ADDR的命令和地址端子。存储器装置可进一步包含：用于接收芯片选择信号CS的芯片选择端子；用于接收时钟信号CK和CKF的时钟端子；用于接收数据时钟信号WCK和WCKF的数据时钟端子；数据端子DQ、RDQS、DBI和DMI；电源端子VDD、VSS、VDDQ和VSSQ。
可从外部向命令端子及地址端子供应地址信号以及存储体地址信号。可经由命令/地址输入电路105将供应到地址端子的地址信号和存储体地址信号传输到地址解码器110。地址解码器110可接收地址信号并将经解码行地址信号(XADD)供应到行解码器140，并且将经解码列地址信号(YADD)供应到列解码器145。地址解码器110还可接收存储体地址信号(BADD)并将存储体地址信号供应到行解码器140和列解码器145两者。
可从存储器控制器向命令和地址端子供应命令信号CMD、地址信号ADDR和芯片选择信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，其可包含读取命令和写入命令)。选择信号CS可用于选择存储器装置100以对提供到命令和地址端子的命令和地址作出响应。当有效CS信号被提供到存储器装置100时，可对命令和地址进行解码，并且可执行存储器操作。可经由命令/地址输入电路105将命令信号CMD作为内部命令信号ICMD提供到命令解码器115。命令解码器115可包含用于对内部命令信号ICMD进行解码以产生用于执行存储器操作的各种内部信号和命令(例如用于选择字线的行命令信号和用于选择位线的列命令信号)的电路。内部命令信号还可包含输出和输入激活命令，例如计时命令CMDCK。
当发出读取命令并及时向行地址和列地址供应读取命令时，可从存储器阵列150中的由这些行地址和列地址指定的存储器单元读取读取数据。可由命令解码器115接收读取命令，所述命令解码器115可向输入/输出电路160提供内部命令，使得可根据RDQS时钟信号经由读取/写入放大器155和输入/输出电路160从数据端子DQ、RDQS、DBI和DMI输出读取数据。可在由可编程于存储器装置100中例如编程于模式寄存器(图1中未示出)中的读取时延信息RL定义的时间处提供读取数据。可根据CK时钟信号的时钟周期来定义读取时延信息RL。例如，读取时延信息RL可为在读取命令被存储器装置100接收之后当提供相关联读取数据时CK信号的时钟周期的数目。
当发出写入命令并及时向行地址和列地址供应所述命令时，可根据WCK和WCKF时钟信号将写入数据供应到数据端子DQ、DBI和DMI。可由命令解码器115接收写入命令，所述命令解码器115可向输入/输出电路160提供内部命令，使得写入数据可由输入/输出电路160中的数据接收器接收，并且经由输入/输出电路160和读取/写入放大器155供应到存储器阵列150。可将写入数据写入由行地址和列地址指定的存储器单元中。可在由写入时延WL信息定义的时间处向数据端子提供写入数据。写入时延WL信息可编程于存储器装置100中，例如编程于模式寄存器(图1中未示出)中。可根据CK时钟信号的时钟周期来定义写入时延WL信息。例如，写入时延信息WL可为在写入命令被存储器装置100接收之后当接收相关联写入数据时CK信号的时钟周期的数目。
可向电源端子供应电源电势VDD和VSS。这些电源电势VDD和VSS可被供应到内部电压发生器电路170。内部电压发生器电路170可基于电源电势VDD和VSS而产生各种内部电势VPP、VOD、VARY、VPERI等等。内部电势VPP可在行解码器140中使用，内部电势VOD和VARY可在包含于存储器阵列150中的感测放大器中使用，并且内部电势VPERI可在许多其它电路块中使用。
还可向电源端子供应电源电势VDDQ。电源电势VDDQ连同电源电势VSS一起可被供应到输入/输出电路160。在本发明技术的实施例中，电源电势VDDQ可为与电源电势VDD相同的电势。在本发明技术的另一个实施例中，电源电势VDDQ可为与电源电势VDD不同的电势。然而，专用电源电势VDDQ可用于输入/输出电路160，使得由输入/输出电路160产生的电源噪声不会传播到其它电路块。
可向时钟端子和数据时钟端子供应外部时钟信号和互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可被供应到时钟输入电路120。CK和CKF信号可互补，并且WCK和WCKF信号也可互补。互补时钟信号可同时具有相反时钟电平和相反时钟电平之间的转变。例如，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，并且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，并且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
时钟输入电路120中包含的输入缓冲器可接收外部时钟信号。例如，当通过来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK和CKF信号以及WCK和WCKF信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号ICLK。可将内部时钟信号ICLK供应到内部时钟电路130。内部时钟电路130可基于已接收的内部时钟信号ICLK和来自命令/地址输入电路105的时钟启用信号CKE而提供各种相位和频率受控内部时钟信号。例如，内部时钟电路130可包含时钟路径(图1中未示出)，所述时钟路径接收内部时钟信号ICLK并将各种时钟信号提供到命令解码器115。内部时钟电路130可进一步提供输入/输出(IO)时钟信号。IO时钟信号可被供应到输入/输出电路160，并且可用作用于确定读取数据的输出定时和写入数据的输入定时的定时信号。可以多个时钟频率提供IO时钟信号，使得可以不同数据速率从存储器装置100输出数据以及将数据输入到存储器装置100。当期望高存储器速度时，较高时钟频率可以是合乎需要的。当期望较低功率消耗时，较低时钟频率可以是合乎需要的。内部时钟信号ICLK还可被供应到定时发生器135，并因此可产生各种内部时钟信号。
诸如图1的存储器装置100之类的存储器装置能够以多种模式(例如，以不同时钟速度、以不同刷新速率等)操作。在许多情况下，存储器装置100的各种操作参数(例如，电压、温度、装置寿命等)可存储在其模式寄存器中且(例如，由已连接的主机装置)利用以确定适当模式。例如，已连接的主机可周期性地轮询存储器装置100的这些操作参数中的一或多个以确定是否调整所述模式(例如，由于升高的装置温度而增加刷新速率，或由于降低的装置温度而减小刷新速率)。
轮询存储器装置的操作参数的一种方法包含主机将专用命令发送到存储器装置以执行模式寄存器读取操作且在存储器装置的数据总线上从其输出值。例如，如参见图2中所说明的简化时序图200可见，响应于主机装置在命令/地址总线220上提供模式寄存器读取命令(包括第一第一MRR1部分222和第二MRR2部分223)，存储器装置经由其数据总线250将模式寄存器读取(MRR)数据251(例如，在预定延迟之后)输出到主机装置。如参见图2可见，模式寄存器读取命令消耗命令/地址总线320上的装置时钟210的两个周期，并且模式寄存器读取命令的输出消耗数据总线250上的装置时钟210的八个周期。
图3同样是示意性地说明具有多个存储器部分(例如，信道、裸片、列组、存储体等)的存储器系统的操作的简化时序图300。如参见图3可见，响应于主机装置在命令/地址总线320上将模式寄存器读取命令(包括第一第一MRR1部分322和第二MRR2部分323)提供到第一存储器部分(例如，如通过在模式寄存器读取命令的第一时钟周期期间确证第一芯片选择端子330上的低芯片选择信号331所指示)，第一存储器部分经由存储器装置的数据总线350将MRR数据351(例如，在预定延迟之后)输出到主机装置。为了防止共享数据总线上的MRR数据351降级，可(例如，通过在模式寄存器读取命令的两个时钟周期期间确证第二芯片选择端子340上的低芯片选择信号341)指示第二存储器部分360在MRR数据351的传输期间提供片内终结器(ODT)361。如参见图3可见，模式寄存器读取命令消耗命令/地址总线320上的装置时钟310的两个周期，并且模式寄存器读取命令的输出消耗数据总线350上的装置时钟310的八个周期。
鉴于存储在模式寄存器中的存储器装置的操作参数可由已连接的主机装置轮询的频率(例如，在一些情况下，与发送刷新命令一样频繁)，模式寄存器读取命令对命令/地址总线带宽的消耗以及响应于那些命令而对数据总线带宽的消耗可上升到不利程度。响应于任何特定的轮询请求，模式寄存器中的数据自上次轮询请求以来很可能没有发生变化的可能性很高，这尤其使情况更加复杂。因此，本发明技术的实施例可通过提供如下方式来解决前述问题：使存储器装置向已连接的主机装置指示模式寄存器中的已更新信息可用，响应于此而触发主机装置轮询存储器装置的操作参数，进而在模式寄存器内容尚未改变的时间段内减少原本将由轮询请求和响应消耗的命令/地址和总线带宽的消耗。
转向图4，简化时序图400示意性地说明根据本发明技术的实施例的存储器装置的操作。如参见图4可见，存储器装置可响应于在其模式寄存器中更新信息而将装置的外部端子(例如温度更新标志“TUF”端子415)上的通知(例如，通知416)发送到已连接的主机。通知416可持续存储器时钟410的预定数目个周期(例如，如时序图400中所说明的单个周期，或例如2、3、5、10、16等较大数目个周期)，从而为主机提供足够时间以检测通知。响应于检测到通知416，已连接的主机装置可随后发送指示存储器装置经由存储器装置的数据总线450将MRR数据451输出到主机装置的模式寄存器读取命令(包括第一第一MRR1部分421和第二MRR2部分422)。通过依赖于来自存储器装置的通知指示已更新的信息何时可用，已连接的主机装置可在信息不变的时间段内放弃反复地轮询装置，由此节省命令/地址总线和数据总线带宽两者。
根据本发明技术的一个方面，TUF端子可为仅用于用信号传送信息更新的专用外部端子。然而，在一些实施例中，可在还专用于其它功能的共享端子(例如环回DQ(LBDQ)和/或环回DQS(LBDQS)端子)上提供通知。
在图4中所说明和描述的实例中，尽管存储器装置展示为提供持续预定数目个时钟周期的通知，但在本发明技术的另一实施例中，存储器装置的外部端子处的通知信号可持续直到接收到来自已连接的主机装置的预定响应。例如，图5借助于简化时序图500示意性地说明根据本发明技术的实施例的存储器装置的操作。如参见图5可见，存储器装置可响应于在其模式寄存器中更新信息而将装置的外部端子(例如温度更新标志“TUF”端子515)上的通知(例如，通知516)发送到已连接的主机。通知516可持续直到主机装置发送预定响应，例如指示存储器装置经由存储器装置的数据总线550将MRR数据551输出到主机装置的模式寄存器读取命令(包括第一第一MRR1部分521和第二MRR2部分522)。除了发送MRR数据551之外，存储器装置终止通知516。
转向图6，简化时序图600示意性地说明根据本发明技术的实施例的包含多个存储器部分(例如，裸片、装置、信道、列组、存储体等)的存储器系统的操作。如参见图6可见，存储器装置可响应于更新对应于其部分中的第一者的模式寄存器中的信息而将装置的外部端子(例如第一温度更新标志“TUF_1”端子615)上的通知(例如,通知616)发送到已连接的主机。通知616可持续直到主机装置将预定响应(例如，模式寄存器读取命令(包括第一第一MRR1部分621和第二MRR2部分622))发送到第一存储器部分(例如，如通过在模式寄存器读取命令的第一时钟周期期间确证第一芯片选择端子630上的低芯片选择信号631所指示)，指示存储器装置经由存储器装置的数据总线650将MRR数据651从第一存储器部分输出到主机装置。为了防止共享数据总线上的MRR数据651降级，可(例如，通过在模式寄存器读取命令的两个时钟周期期间确证第二芯片选择端子640上的低芯片选择信号641)指示第二存储器部分670在MRR数据651的传输期间提供片内终结器(ODT)671。除了发送MRR数据651之外，存储器装置终止通知616。
如参见图6可见，包含多个存储器部分(例如，裸片、装置、信道、列组、存储体等)的存储器系统可包含用于单独地用信号传送对应于不同存储器部分的已更新信息的状态(例如，在不同模式寄存器中)的多个外部端子。在图6的实例中，存储器装置可响应于更新对应于其部分中的第二者的模式寄存器中的信息而将装置的外部端子(例如第二温度更新标志“TUF_2”端子617)上的通知(例如，通知618)发送到已连接的主机。通知618可持续直到主机装置将预定响应(例如，模式寄存器读取命令(包括第一第一MRR1部分623和第二MRR2部分624))发送到第二存储器部分(例如，如通过在模式寄存器读取命令的第一时钟周期期间确证第二芯片选择端子640上的低芯片选择信号642所指示)，指示存储器装置经由存储器装置的数据总线650将MRR数据652从第二存储器部分输出到主机装置。为了防止共享数据总线上的MRR数据652降级，可(例如，通过在模式寄存器读取命令的两个时钟周期期间确证第一芯片选择端子630上的低芯片选择信号632)指示第一存储器部分660在MRR数据652的传输期间提供片内终结器(ODT)661。除了发送MRR数据652之外，存储器装置终止通知618。
图7是说明根据本发明技术的实施例的操作存储器装置的方法的流程图。所述方法包含修改存储器装置的模式寄存器中的信息(框710)。所述方法进一步包含响应于修改所述信息而向已连接的主机装置生成通知(框720)。根据本公开的一个方面，可用IO电路160和/或连接到其的端子来实施框720的生成特征，如上文在图1中更详细地说明。所述方法可进一步包含响应于从已连接的主机装置接收读取信息的命令而将所述信息输出到已连接的主机装置(框730)。根据本公开的一个方面，可用IO电路160和/或连接到其的端子来实施框730的输出特征，如上文在图1中更详细地说明。
应注意，上文描述的方法描述了可能的实施方案，并且操作和步骤可重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的实施例。
本文中所描述的信息和信号可使用多种不同技术和技艺中的任一者来表示。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示可贯穿以上描述参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
本文中论述的装置，包含存储器装置，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底或裸片上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂手段来执行掺杂。
本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。其它实例及实施方案在本公开及所附权利要求书的范围内。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。
如本文所使用，包含在权利要求书中，如在项目列表(例如，由诸如“中的至少一个”或“中的一或多个”等短语开头的项目列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所使用，短语“基于”不应理解为提及封闭条件集。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
从上文中将了解，本文中已经出于说明的目的描述了本发明的具体实施例，但是可在不偏离本发明的范围的情况下进行各种修改。相反，在以上描述中，论述了众多具体细节以提供对本发明技术的实施例的透彻且启发性描述。然而，相关领域的技术人员将认识到，可在并无具体细节中的一或多个的情况下实践本公开。在其它情况下，未展示或未详细地描述通常与存储器系统及装置相关联的众所周知的结构或操作，以避免混淆技术的其它方面。一般来说，应理解，除了本文中所公开的那些具体实施例之外的各种其它装置、系统及方法可在本发明技术的范围内。

Claims (40)

1.一种存储器装置，其包括：
存储器；
模式寄存器，其存储对应于所述存储器的信息；以及
电路，其被配置成响应于所述模式寄存器中的所述信息被所述存储器装置修改而向已连接的主机装置生成通知。
2.根据权利要求1所述的存储器装置，其中所述信息对应于所述存储器的温度。
3.根据权利要求1所述的存储器装置，其中所述信息对应于所述存储器的刷新速率。
4.根据权利要求1所述的存储器装置，其中所述通知包括所述存储器装置的端子处的改变后的电压。
5.根据权利要求4所述的存储器装置，其中所述改变后的电压持续预定持续时间。
6.根据权利要求4所述的存储器装置，其中所述改变后的电压持续直到从所述已连接的主机装置接收到预定响应。
7.根据权利要求6所述的存储器装置，其中所述预定响应包括读取存储于所述模式寄存器中的所述信息的命令。
8.根据权利要求1所述的存储器装置，其中所述通知被配置成向所述已连接的主机装置指示所述信息已被修改。
9.一种操作存储器装置的方法，其包括：
修改所述存储器装置的模式寄存器中的信息，其中所述信息对应于所述存储器装置的存储器；以及
响应于修改所述信息而向已连接的主机装置生成通知。
10.根据权利要求9所述的方法，其中所述信息对应于所述存储器的温度。
11.根据权利要求9所述的方法，其中所述信息对应于所述存储器的刷新速率。
12.根据权利要求9所述的方法，其中生成所述通知包括改变所述存储器装置的端子处的电压。
13.根据权利要求12所述的方法，其中生成所述通知包括将所述改变后的电压维持预定持续时间。
14.根据权利要求12所述的方法，其中生成所述通知包括维持所述改变后的电压直到从所述已连接的主机装置接收到预定响应。
15.根据权利要求14所述的方法，其中所述预定响应包括读取存储于第一模式寄存器中的第一信息的命令。
16.根据权利要求9所述的方法，其中所述通知被配置成向所述已连接的主机装置指示所述信息已被修改。
17.根据权利要求9所述的方法，其进一步包括响应于从所述已连接的主机接收读取存储在第一模式寄存器中的所述信息的命令，将所述信息输出到所述已连接的主机装置。
18.一种存储器装置，其包括：
存储器；
模式寄存器，其存储对应于所述存储器的温度和/或刷新速率的信息；以及
电路，其被配置成响应于所述模式寄存器中的所述信息被所述存储器装置修改而向已连接的主机装置生成所述信息已被修改的通知。
19.根据权利要求18所述的存储器装置，其中所述通知包括所述存储器装置的端子处的改变后的电压，所述改变后的电压持续预定持续时间。
20.根据权利要求18所述的存储器装置，其中所述通知包括所述存储器装置的端子处的改变后的电压，所述改变后的电压持续直到从所述已连接的主机装置接收到预定响应。
21.一种存储器装置，其包括：
第一存储器部分；
第二存储器部分；
第一模式寄存器，其存储对应于所述第一存储器部分的第一信息；
第二模式寄存器，其存储对应于所述第二存储器部分的第二信息；以及
电路，其被配置成响应于所述模式寄存器中的所述第一信息被所述存储器装置修改而向已连接的主机装置生成第一通知。
22.根据权利要求21所述的存储器装置，其中所述第一信息对应于所述第一存储器部分的温度或刷新速率。
23.根据权利要求21所述的存储器装置，其中所述第二信息对应于所述第二存储器部分的温度或刷新速率。
24.根据权利要求21所述的存储器装置，其中所述第一通知包括所述存储器装置的第一端子处的改变后的电压。
25.根据权利要求24所述的存储器装置，其中所述改变后的电压持续预定持续时间。
26.根据权利要求25所述的存储器装置，其中所述改变后的电压持续直到从所述已连接的主机装置接收到预定响应。
27.根据权利要求26所述的存储器装置，其中所述预定响应包括读取存储于所述第一模式寄存器中的所述第一信息的命令。
28.根据权利要求21所述的存储器装置，其中所述电路进一步被配置成响应于所述模式寄存器中的所述第二信息被所述存储器装置修改而向已连接的主机装置生成第二通知。
29.根据权利要求28所述的存储器装置，其中所述第二通知包括所述存储器装置的第二端子处的改变后的电压。
30.一种操作存储器装置的方法，其包括：
将对应于所述存储器装置的第一存储器部分的第一信息存储在所述存储器装置的第一模式寄存器中；
将对应于所述存储器装置的第二存储器部分的第二信息存储在所述存储器装置的第二模式寄存器中；
修改所述第一模式寄存器中的所述第一信息；以及
响应于修改所述第一信息而向已连接的主机装置生成第一通知。
31.根据权利要求30所述的方法，其中所述第一信息对应于所述存储器的温度或刷新速率。
32.根据权利要求30所述的方法，其中生成所述第一通知包括改变所述存储器装置的第一端子处的电压。
33.根据权利要求32所述的方法，其中生成所述第一通知包括将所述改变后的电压维持预定持续时间。
34.根据权利要求32所述的方法，其中生成所述第一通知包括维持所述改变后的电压直到从所述已连接的主机装置接收到预定响应。
35.根据权利要求34所述的方法，其中所述预定响应包括读取存储于所述第一模式寄存器中的所述第一信息的命令。
36.根据权利要求30所述的方法，其中所述第一通知被配置成向所述已连接的主机装置指示所述第一信息已被修改。
37.根据权利要求30所述的方法，其进一步包括响应于从所述已连接的主机接收读取存储在所述第一模式寄存器中的所述第一信息的命令，将所述第一信息输出到所述已连接的主机装置。
38.根据权利要求30所述的方法，其进一步包括：
修改所述第二模式寄存器中的所述第二信息；以及
响应于修改所述第二信息而向已连接的主机装置生成第二通知。
39.一种存储器装置，其包括：
第一存储器部分；
第二存储器部分；
第一模式寄存器，其存储对应于所述第一存储器部分的温度和/或刷新速率的第一信息；
第二模式寄存器，其存储对应于所述第二存储器部分的温度和/或刷新速率的第二信息；以及
电路，其被配置成响应于所述第一或第二信息被所述存储器装置修改而生成向已连接的主机装置指示所述第一信息和/或第二信息已被修改的通知。
40.根据权利要求39所述的存储器装置，其中所述通知向所述已连接的主机装置指示所述第一和/或第二信息已被修改。
CN201880093692.5A 2018-06-04 2018-08-17 用于将已更新的信息从存储器装置异步地用信号传送到主机的方法以及采用所述方法的存储器装置和系统 Pending CN112189233A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862680434P 2018-06-04 2018-06-04
US62/680,434 2018-06-04
PCT/US2018/046890 WO2019236117A2 (en) 2018-06-04 2018-08-17 Methods for asynchronously signaling updated information from a memory device to a host and memory devices and systems employing the same

Publications (1)

Publication Number Publication Date
CN112189233A true CN112189233A (zh) 2021-01-05

Family

ID=68692698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880093692.5A Pending CN112189233A (zh) 2018-06-04 2018-08-17 用于将已更新的信息从存储器装置异步地用信号传送到主机的方法以及采用所述方法的存储器装置和系统

Country Status (5)

Country Link
US (2) US11163487B2 (zh)
EP (1) EP3803871A4 (zh)
KR (1) KR20210000729A (zh)
CN (1) CN112189233A (zh)
WO (1) WO2019236117A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11163487B2 (en) * 2018-06-04 2021-11-02 Micron Technology, Inc. Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US10824573B1 (en) 2019-04-19 2020-11-03 Micron Technology, Inc. Refresh and access modes for memory
CN111949581B (zh) * 2020-08-12 2022-04-08 深圳安捷丽新技术有限公司 高速nand接口的基于命令的片上端接

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902708A (zh) * 2003-10-09 2007-01-24 米克伦技术公司 用于为低功率刷新操作而控制时钟同步电路的电路及方法
KR100710626B1 (ko) * 2005-12-27 2007-04-24 엠텍비젼 주식회사 데이터 버스 확장 구조를 갖는 디지털 처리 장치 및 그방법
CN1993765A (zh) * 2004-07-02 2007-07-04 高通股份有限公司 通过温度测量改善半导体存储装置中的动态刷新的设备和方法
US20100248678A1 (en) * 2009-03-30 2010-09-30 Sirf Technology Inc. Systems and methods for managing power consumption
CN104778974A (zh) * 2013-12-11 2015-07-15 爱德斯托科技有限公司 串行存储器装置向外部主机通知内部自计时操作的完成
US20170060429A1 (en) * 2015-09-02 2017-03-02 Nvidia Corporation Memory management systems and methods
CN106528478A (zh) * 2016-12-06 2017-03-22 天津北芯微科技有限公司 一种单总线异步串口通信系统及其通信方法
US20170110178A1 (en) * 2015-09-17 2017-04-20 Intel Corporation Hybrid refresh with hidden refreshes and external refreshes
US9767921B1 (en) * 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration
US20170308433A1 (en) * 2014-05-15 2017-10-26 Integrated Silicon Solution, Inc. Serial bus event notification in a memory device
US9911485B2 (en) * 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6832177B2 (en) * 2002-12-27 2004-12-14 Intel Corporation Method of addressing individual memory devices on a memory module
JP2006252449A (ja) 2005-03-14 2006-09-21 Toshiba Corp 不揮発性メモリモジュールおよび不揮発性メモリシステム
US7656745B2 (en) * 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
US8028198B2 (en) * 2007-07-30 2011-09-27 Micron Technology, Inc. Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
KR101975029B1 (ko) * 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR20150104297A (ko) 2014-03-05 2015-09-15 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
US9880901B2 (en) 2014-05-15 2018-01-30 Integrated Silicon Solution, Inc. Serial bus DRAM error correction event notification
KR20160094767A (ko) 2015-02-02 2016-08-10 삼성전자주식회사 아이들 구간에서 정보 전달 기능을 수행하는 메모리 장치 및 방법
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
KR102389820B1 (ko) * 2015-09-22 2022-04-22 삼성전자주식회사 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
KR20170057704A (ko) * 2015-11-17 2017-05-25 삼성전자주식회사 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
US10528099B2 (en) * 2016-10-10 2020-01-07 Micron Technology, Inc. Configuration update for a memory device based on a temperature of the memory device
KR20180081989A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US10823933B2 (en) 2017-03-29 2020-11-03 Tdk Taiwan Corp. Optical element driving mechanism
US10380043B2 (en) 2017-09-28 2019-08-13 Intel Corporation Memory bus MR register programming process
KR20190054812A (ko) * 2017-11-14 2019-05-22 삼성전자주식회사 메모리 장치의 구동 방법 및 이를 수행하는 메모리 장치
KR102568896B1 (ko) * 2018-04-19 2023-08-21 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US11163487B2 (en) * 2018-06-04 2021-11-02 Micron Technology, Inc. Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US10692560B2 (en) * 2018-06-06 2020-06-23 Intel Corporation Periodic calibrations during memory device self refresh

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902708A (zh) * 2003-10-09 2007-01-24 米克伦技术公司 用于为低功率刷新操作而控制时钟同步电路的电路及方法
CN1993765A (zh) * 2004-07-02 2007-07-04 高通股份有限公司 通过温度测量改善半导体存储装置中的动态刷新的设备和方法
KR100710626B1 (ko) * 2005-12-27 2007-04-24 엠텍비젼 주식회사 데이터 버스 확장 구조를 갖는 디지털 처리 장치 및 그방법
US20100248678A1 (en) * 2009-03-30 2010-09-30 Sirf Technology Inc. Systems and methods for managing power consumption
US9911485B2 (en) * 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
CN104778974A (zh) * 2013-12-11 2015-07-15 爱德斯托科技有限公司 串行存储器装置向外部主机通知内部自计时操作的完成
US20170308433A1 (en) * 2014-05-15 2017-10-26 Integrated Silicon Solution, Inc. Serial bus event notification in a memory device
US20170060429A1 (en) * 2015-09-02 2017-03-02 Nvidia Corporation Memory management systems and methods
US20170110178A1 (en) * 2015-09-17 2017-04-20 Intel Corporation Hybrid refresh with hidden refreshes and external refreshes
CN106528478A (zh) * 2016-12-06 2017-03-22 天津北芯微科技有限公司 一种单总线异步串口通信系统及其通信方法
US9767921B1 (en) * 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration

Also Published As

Publication number Publication date
US11977770B2 (en) 2024-05-07
US20190369914A1 (en) 2019-12-05
KR20210000729A (ko) 2021-01-05
EP3803871A2 (en) 2021-04-14
WO2019236117A3 (en) 2020-06-25
WO2019236117A2 (en) 2019-12-12
EP3803871A4 (en) 2022-03-09
US20190369893A1 (en) 2019-12-05
US11163487B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
US11775459B2 (en) Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
CN112840400B (zh) 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
CN111386570B (zh) 用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统
CN111373474B (zh) 用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统
KR102361448B1 (ko) 병렬 임피던스 조정 회로부를 갖는 메모리 디바이스 및 시스템 및 이를 동작시키기 위한 방법
US11977770B2 (en) Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
KR20220045222A (ko) 기록 전용 모드 레지스터 비트로 지향되는 독출 명령에 응답하여 장치 상태를 제공하기 위한 방법 및 이를 사용하는 메모리 장치 및 시스템
CN112309453A (zh) 用于存储器功率管理的方法以及采用所述方法的存储器装置和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination