CN112530696A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN112530696A
CN112530696A CN202010448003.7A CN202010448003A CN112530696A CN 112530696 A CN112530696 A CN 112530696A CN 202010448003 A CN202010448003 A CN 202010448003A CN 112530696 A CN112530696 A CN 112530696A
Authority
CN
China
Prior art keywords
electrode
multilayer electronic
electrode layer
conductive resin
roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010448003.7A
Other languages
English (en)
Other versions
CN112530696B (zh
Inventor
金帝中
李丞烈
车琇镜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112530696A publication Critical patent/CN112530696A/zh
Application granted granted Critical
Publication of CN112530696B publication Critical patent/CN112530696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种多层电子组件，所述多层电子组件包括：主体，包括介电层以及第一内电极和第二内电极，并且包括第一表面至第六表面；第一外电极，包括延伸到第一表面、第二表面、第五表面和第六表面中的每个表面的一部分的第一电极层和第一导电树脂层；以及第二外电极，包括延伸到第一表面、第二表面、第五表面和第六表面中的每个表面的一部分的第二电极层和第二导电树脂层。R1和R2满足R1＞R2，其中，R1被定义为第一表面、第二表面、第五表面和第六表面中的每个表面的与第一电极层和第二电极层接触的区域的表面粗糙度，R2被定义为第一表面、第二表面、第五表面和第六表面中的每个表面的与第一导电树脂层和第二导电树脂层接触的区域的表面粗糙度。

Description

多层电子组件
本申请要求于2019年9月18日在韩国知识产权局提交的第10-2019-0114443号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC)(一种多层电子组件)是一种安装在包括成像装置(诸如液晶显示器(LCD)、等离子显示面板(PDP)等)、计算机、智能电话、移动电话等的各种电子产品的印刷电路板上的片式电容器，并且可被配置为给装置充电或从装置放电。
多层陶瓷电容器可由于多层陶瓷电容器的尺寸相对小而被用作各种电子装置的组件，可确保高电容并且可容易地安装。由于诸如计算机、移动装置等的电子装置已被设计为具有减小的尺寸并且在高功率下操作，因此，对于多层陶瓷电容器的小型化和高电容的需求已经增加。
此外，近来对电子组件的兴趣已经增加，并且已需要多层陶瓷电容器具有高可靠性和高强度的性能以用于车辆或信息娱乐系统中。
为了确保高可靠性和高强度的性能，已经提出了将包括普通电极层的外电极改变为具有包括电极层和导电树脂层的双层结构的外电极的方法。
在包括电极层和导电树脂层的双层结构的情况下，可将包含导电材料的树脂组合物应用于导电树脂层，并且双层结构可吸收外部冲击并可防止镀覆液的渗透，从而改善可靠性。
然而，由于现有领域中要求的高可靠性和高强度性能的标准已经提高，因此已需要一种用于进一步改善高可靠性和高强度性能的方法。
发明内容
本公开的一方面在于提供一种改善主体与电极层之间的结合力的多层电子组件。
本公开的一方面在于提供一种具有改善的防潮可靠性的多层电子组件。
本公开的一方面在于提供一种具有改善的翘曲强度性能的多层电子组件。
根据本公开的一方面，一种多层电子组件包括：主体，包括介电层以及在层叠方向上交替层叠的第一内电极和第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在所述层叠方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上，连接到所述第一内电极，并且包括延伸到所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的一部分的第一电极层以及覆盖所述第一电极层的第一导电树脂层；以及第二外电极，设置在所述第四表面上，连接到所述第二内电极，并且包括延伸到所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的一部分的第二电极层以及覆盖所述第二电极层的第二导电树脂层。R1和R2满足R1＞R2，其中，R1被定义为所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的与所述第一电极层和所述第二电极层接触的区域的表面粗糙度，并且R2被定义为所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的与所述第一导电树脂层和所述第二导电树脂层接触的区域的表面粗糙度。
根据本公开的一方面，一种多层电子组件包括：主体，包括电容形成部以及分别设置在所述电容形成部的上面和下面的覆盖部，所述电容形成部包括在层叠方向上交替层叠且介电层介于其间的第一内电极和第二内电极，并且所述主体包括在所述层叠方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上，连接到所述第一内电极，并且包括延伸到所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的一部分的第一电极层以及覆盖所述第一电极层的第一导电树脂层；以及第二外电极，设置在所述第四表面上，连接到所述第二内电极，并且包括延伸到所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的一部分的第二电极层以及覆盖所述第二电极层的第二导电树脂层。R1'和R2满足R1'＞R2，其中，R1'被定义为所述覆盖部的与所述第一电极层和所述第二电极层接触的区域的表面粗糙度，并且R2被定义为所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的与所述第一导电树脂层和所述第二导电树脂层接触的区域的表面粗糙度。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：
图1是示出根据本公开的示例实施例的多层电子组件的透视图；
图2是沿着图1中的线I-I'截取的截面图；
图3是示出根据本公开的示例实施例的层叠有介电层和内电极的主体的分解透视图；
图4是示出图2中所示的区域P的放大图；
图5是示出根据本公开的示例实施例的多层电子组件的透视图；以及
图6是沿着图5中的线II-II'截取的截面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
然而，本公开可按照许多不同的形式例示并且不应被解释为限于在此阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是彻底的和完整的，并且将要把本公开的范围充分地传达给本领域技术人员。因此，为了描述的清楚性，附图中的元件的形状和尺寸可被放大，并且在附图中，由相同的附图标记表示的元件为相同的元件。
在附图中，可省略某些元件以允许清楚地描述本公开，并且为了清楚地表示多个层和区域，厚度可被放大。在相同构思的范围内具有相同功能的相同元件将使用相同的附图标记来描述。此外，在整个说明书中，将理解的是，除非另外指出，否则当一部分“包括”元件时，它还可包括另一元件，不排除另一元件。
在附图中，X方向为第二方向、L方向或长度方向，Y方向为第三方向、W方向或宽度方向，Z方向为第一方向、层叠方向、T方向或厚度方向。
多层电子组件
图1是示出根据示例实施例的多层电子组件的透视图。
图2是沿着图1中的线I-I'截取的截面图。
图3是示出根据示例实施例的层叠有介电层和内电极的主体的分解透视图。
图4是示出图2中所示的区域P的放大图。
在下面的描述中，将参照图1至图4描述根据示例实施例的多层电子组件。
示例实施例中的多层电子组件100可包括：主体110，包括介电层111以及交替层叠的第一内电极121和第二内电极122且介电层介于第一内电极121和第二内电极122之间，并且主体110包括在层叠方向上彼此相对的第一表面1和第二表面2、连接到第一表面和第二表面并且彼此相对的第三表面3和第四表面4以及连接到第一表面至第四表面并且彼此相对的第五表面5和第六表面6；第一外电极131，设置在第三表面上并连接到第一内电极，并且包括延伸到第一表面、第二表面、第五表面和第六表面中的每个表面的一部分的第一电极层131a以及覆盖第一电极层的第一导电树脂层131b；以及第二外电极132，设置在第四表面上并连接到第二内电极，并且包括延伸到第一表面、第二表面、第五表面和第六表面中的每个表面的一部分的第二电极层132a以及覆盖第二电极层的第二导电树脂层132b，并且当第一表面、第二表面、第五表面和第六表面中的每个表面的与第一电极层和第二电极层接触的区域的表面粗糙度被定义为R1并且第一表面、第二表面、第五表面和第六表面中的每个表面的与第一导电树脂层和第二导电树脂层接触的区域的表面粗糙度被定义为R2时，R1和R2可满足R1＞R2。
在主体110中，介电层111以及内电极121和122可交替地层叠。
主体110可不限于任意特定的形状。如所示出的，主体110可具有六面体形状或类似于六面体的形状。由于在烧结工艺期间包括在主体110中的陶瓷粉末颗粒的收缩，主体110可不具有带有完美的直线的精确六面体形状，而可具有大致六面体的形状。
主体110可具有在厚度方向(Z方向)上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在长度方向(X方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2以及第三表面3和第四表面4并且在宽度方向(Y方向)上彼此相对的第五表面5和第六表面6。
形成主体110的多个介电层111可处于烧结状态，并且可一体化为使得在不使用扫描电子显微镜(SEM)的情况下可能难以识别相邻介电层111之间的边界。
根据示例实施例，介电层111的材料可不限于任意特定的材料，只要利用其能够获得足够的电容即可。例如，可使用钛酸钡材料、具有铅(Pb)的钙钛矿材料化合物、钛酸锶材料等作为该材料。
根据预期目的，除了诸如钛酸钡(BaTiO3)粉末等的粉末之外，还可添加各种陶瓷添加剂、有机溶剂、增塑剂、偶联剂、分散剂等作为介电层111的材料。
主体110可包括：电容形成部A，设置在主体110中并通过包括彼此相对的第一内电极121和第二内电极122且使介电层111介于它们之间而形成电容；以及覆盖部112和113，设置在电容形成部A的上面和下面。
电容形成部A可对形成电容器的电容有贡献，并且可通过交替层叠多个第一内电极121和多个第二内电极122且使介电层111介于它们之间来形成。
上覆盖部112和下覆盖部113可通过在电容形成部的上表面和下表面中的每个上设置单个介电层或者两个或更多个介电层来形成，并且可防止由物理应力或化学应力引起的内电极损坏。
上覆盖部112和下覆盖部113可不包括内电极，并且可包括与介电层111的材料相同的材料。
多个内电极121和122可彼此相对且介电层111介于它们之间。
内电极121和122可包括交替设置并且彼此相对的第一内电极121和第二内电极122，且介电层111介于第一内电极121和第二内电极122之间。
第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
参照图2，第一内电极121可与第四表面4间隔开并且可通过第三表面3暴露。第二内电极122可与第三表面3间隔开并且可通过第四表面4暴露。第一外电极131可设置在主体的第三表面3上并且可连接到第一内电极121，第二外电极132可设置在主体的第四表面4上并且可连接到第二内电极122。
第一内电极121和第二内电极122可通过介于它们之间的介电层111彼此电隔离。
参照图3，主体110可通过在厚度方向(Z方向)上交替地层叠其上印刷有第一内电极121的介电层111和其上印刷有第二内电极122的介电层111并且执行烧结工艺来形成。
用于形成第一内电极121和第二内电极122的材料可不限于任意特定的材料。例如，第一内电极121和第二内电极122可使用包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种的导电膏形成。
可使用丝网印刷法、凹版印刷法等作为印刷导电膏的方法，但方法不限于此。
外电极131和132可设置在主体110上，并且可连接到内电极121和122。如图2中所示，外电极131和132可包括分别连接到第一内电极121和第二内电极122的第一外电极131和第二外电极132。
第一外电极131和第二外电极132可分别电连接到第一内电极121和第二内电极122以形成电容，并且第二外电极132可连接到与第一外电极131所连接的电位不同的电位。
第一外电极131可包括第一电极层131a和第一导电树脂层131b。
第一电极层131a可设置在第三表面3上，可连接到第一内电极121，并且可延伸到第一表面1、第二表面2、第五表面5和第六表面6中的每个表面的一部分。第一导电树脂层131b可覆盖第一电极层131a。
第二外电极132可包括第二电极层132a和第二导电树脂层132b。
第二电极层132a可设置在第四表面4上，可连接到第二内电极122，并且可延伸到第一表面1、第二表面2、第五表面5和第六表面6中的每个表面的一部分。第二导电树脂层132b可覆盖第二电极层132a。
外电极131和132的设置在第三表面和第四表面上的区域可被定义为连接部C，外电极131和132的设置在第一表面1、第二表面2、第五表面5和第六表面6中的每个表面上的区域可被定义为带部B。
第一外电极131可包括设置在主体的第三表面上的连接部C以及从连接部延伸到第一表面1、第二表面2、第五表面5和第六表面6中的每个表面的一部分的带部B。类似地，第二外电极132可包括设置在主体的第四表面上的连接部C以及从连接部延伸到第一表面1、第二表面2、第五表面5和第六表面6中的每个的一部分的带部B。
在示例实施例中，当第一表面1、第二表面2、第五表面5和第六表面6中的每个表面的与第一电极层131a和第二电极层132a接触的区域的表面粗糙度被定义为R1并且第一表面1、第二表面2、第五表面5和第六表面6中的每个表面的与第一导电树脂层131b和第二导电树脂层132b接触的区域的表面粗糙度被定义为R2时，R1和R2可满足R1>R2。
因此，主体的与带部B的电极层接触的区域的表面粗糙度R1可大于主体的与带部B的导电树脂层接触的区域的表面粗糙度R2。
当翘曲应力施加到多层电子组件100时，导电树脂层131b和132b可剥离并且可使应力减小。因此，施加到主体110的应力可减小，从而可防止主体中的裂纹。
然而，随着导电树脂层131b和132b剥离，电极层131a和132a也会剥离，或者可在电极层131a和132a的端部上发生氧化。
因此，水分可渗透到其中发生剥离的部分的端部或者电极层131a和132a的暴露的端部，从而绝缘电阻会降低或者会发生短路。
如示例实施例中，当主体110的表面粗糙度被控制为满足R1>R2时，主体110与电极层131a和132a之间的结合力可提高，并且导电树脂层131b和132b可剥离，从而可改善应力的减小。因此，可改善多层电子组件100的翘曲强度性能和防潮可靠性。
如示例实施例中，当主体110的表面粗糙度被控制为满足R1>R2时，即使当导电树脂层131b和132b剥离时，也可防止电极层131a和132a剥离或者可防止在暴露的电极层131a和132a的端部上的氧化。因此，可防止绝缘电阻的降低或者短路。
表面粗糙度可指的是当加工表面时在表面上形成的锯齿度。
表面粗糙度可通过用于加工的工具、加工方法是否合适、表面上的划痕、生锈、蚀刻工艺等产生。对于表示粗糙的程度，可垂直地切割表面，并且通过切割而形成的截面表面可具有锯齿或凹凸。从顶部到底部的高度可被定义为最大表面粗糙度。
参照图4，可相对于外电极的带部B与主体110之间的界面表面的表面粗糙度设置概念算术平均线Rc作为用于计算算术平均粗糙度的方法。
可在带部B的其中电极层与主体接触的区域B1和带部B的其中导电树脂层与主体接触的区域B2中测量相对于表面粗糙度的概念算术平均线Rc的每个距离(例如，r1、r2、r3...rn)，R1和R2中的每个的算术平均粗糙度可按照等式1来计算。
[等式1]
Figure BDA0002506503180000081
R1的算术平均粗糙度可大于0.2μm且小于或等于3.0μm。
当R1的算术平均粗糙度小于或等于0.2μm时，通过锚固效应(anchor effect)获得的电极层131a和132a与主体110之间的物理结合力的改善可能不足。当翘曲应力可被施加使得导电树脂层131b和132b可剥离时，如果电极层131a和132a与主体110之间的物理结合力的改善不足，则电极层131a和132a也会剥离，或者会在电极层131a和132a的端部上发生氧化。因此，绝缘电阻会降低或者会发生短路。
当R1的算术平均粗糙度超过3.0μm时，在应力出现时应力会集中在电极层131a和132a上，从而会产生裂纹。
在改变R1和R2的同时制造了样品片，并且评价了防潮可靠性。表1列出了防潮可靠性的评价结果。
为每个测试编号制备了100个样品片，并且施加5mm的翘曲应力。当在85℃的温度和85％的相对湿度下施加50V的电压持续1000个小时时，在100个样品片中，绝缘电阻值与初始值相比降低到1/10或更低的样品被确定为有缺陷的，并且列出了有缺陷的样品的数量。
[表1]
Figure BDA0002506503180000082
Figure BDA0002506503180000091
参照表1，R1和R2相同的测试编号1至编号4包括可靠性有缺陷的样品，这表明防潮可靠性降低。
已表明，R1大于R2的测试编号5至编号8具有优异的防潮可靠性。
R1小于或等于0.2μm的测试编号1至编号4包括防潮可靠性有缺陷的样品，这表明防潮可靠性降低。
已表明，R1大于0.2μm的测试编号5至编号8具有优异的防潮可靠性。
R2的算术平均粗糙度可小于或等于0.3μm。
当R2的算术平均粗糙度超过0.3μm时，导电树脂层131b和132b与主体110之间的结合力会增大，从而会在导电树脂层131b和132b剥离之前从导电树脂层131b和132b的端部产生翘曲裂纹。
R2的算术平均粗糙度可大于第一表面1、第二表面2、第五表面5和第六表面6的不与第一外电极131和第二外电极132接触(即，从第一外电极131和第二外电极132暴露)的区域的算术平均粗糙度。
当第一表面1、第二表面2、第五表面5和第六表面6的不与第一外电极131和第二外电极132接触的区域的算术平均粗糙度等于或大于R2的算术平均粗糙度时，膏或镀覆液可能渗出或者可能发生其他问题。
R1的算术平均粗糙度大于主体110的第三表面和第四表面的算术平均粗糙度。
当第三表面和第四表面的算术平均粗糙度等于或大于R1的算术平均粗糙度时，内电极121和122与电极层131a和132a之间的电连接性可能降低。
电极层131a和132a可包括导电金属和玻璃。
用于电极层131a和132a的导电金属可不限于任意特定的材料。可使用可电连接到内电极以形成电容的任意材料。例如，可使用从由铜(Cu)、银(Ag)、镍(Ni)以及它们的合金组成的组中选择的一种或更多种金属作为导电金属。
电极层131a和132a可通过以下步骤形成：涂敷通过将玻璃料添加到导电金属粉末而制备的导电膏并且执行烧结工艺。
导电树脂层131b和132b可包括导电金属和基体树脂。
包括在导电树脂层131b和132b中的导电金属可使导电树脂层131b和132b电连接到电极层131a和132a。
包括在电极层131a和132a中的导电金属可不限于任意特定的材料。可使用可电连接到电极层131a和132a的任意材料。例如，导电金属可包括从由铜(Cu)、银(Ag)、镍(Ni)以及它们的合金组成的组中选择的一种或更多种金属。
包括在导电树脂层131b和132b中的导电金属可包括球形粉末和薄片状粉末中的一种或更多种。因此，导电金属可仅包括薄片状粉末，或者可仅包括球形粉末，或者可包括薄片状粉末和球形粉末的混合物。
球形粉末还可包括不具有完全球形的粉末颗粒。例如，球形粉末可包括均具有长轴与短轴之间的长度比(长轴/短轴)为小于或等于1.45的粉末颗粒。
薄片状粉末可指的是均具有平坦且细长形状的粉末颗粒。尽管其示例实施例不限于此，但薄片状粉末颗粒的长轴与短轴之间的长度比(长轴/短轴)可以是例如大于或等于1.95。
可根据使用扫描电子显微镜(SEM)获得的多层电子组件的在宽度(Y)方向上获取的中央部分的在X和Z方向上获取的截面(L-T截面)的图像测量球形粉末颗粒和薄片状粉末颗粒的长轴和短轴中的每个的长度。
包括在导电树脂层131b和132b中的基体树脂可确保粘附性并且可吸收冲击。
包括在导电树脂层131b和132b中的基体树脂可不限于任意特定的材料，并且可使用具有粘附性和冲击吸收性并且可通过与导电金属粉末混合而用于制造膏的任意材料。例如，基体树脂可通过环氧树脂实现。
外电极131和132可进一步包括设置在导电树脂层131b和132b上的镀层，以改善安装性能。
例如，镀层可被构造为Ni镀层或Sn镀层。镀层可通过在导电树脂层131b和132b上依次形成Ni镀层和Sn镀层来形成，或者可包括多个Ni镀层和/或多个Sn镀层。
图5是示出根据示例实施例的多层电子组件的透视图。
图6是沿着图5中的线II-II'截取的截面图。
在下面的描述中，将参照图5和图6更详细地描述根据另一示例实施例的多层电子组件100'。为了避免重复的描述，将不提供与多层电子组件100的元件相同的元件的描述。
另一示例实施例中的多层电子组件100'可包括：主体110'，包括形成电容的电容形成部A以及设置在电容形成部的上面和下面的覆盖部112和113，电容形成部A包括交替层叠且介电层介于它们之间的第一内电极121和第二内电极122，并且主体110'包括在层叠方向上彼此相对的第一表面1和第二表面2、连接到第一表面和第二表面并且彼此相对的第三表面3和第四表面4以及连接到第一表面至第四表面并且彼此相对的第五表面5和第六表面6；第一外电极131，设置在第三表面上并连接到第一内电极，并且包括延伸到第一表面、第二表面、第五表面和第六表面中的每个表面的一部分的第一电极层131a以及覆盖第一电极层的第一导电树脂层131b；以及第二外电极132，设置在第四表面上并连接到第二内电极，并且包括延伸到第一表面、第二表面、第五表面和第六表面中的每个表面的一部分的第二电极层132a以及覆盖第二电极层的第二导电树脂层132b，并且当覆盖部的与第一电极层和第二电极层接触的区域的表面粗糙度被定义为R1'并且第一表面、第二表面、第五表面和第六表面中的每个表面的与第一导电树脂层和第二导电树脂层接触的区域的表面粗糙度被定义为R2时，R1'和R2可满足R1'＞R2。
主体110'可包括：电容形成部A，设置在主体110'中并通过包括交替层叠的第一内电极121和第二内电极122且使介电层111介于它们之间而形成电容；以及覆盖部112和113，设置在电容形成部A的上面和下面。
电容形成部A可对形成电容器的电容有贡献，并且可通过交替地层叠多个第一内电极121和多个第二内电极122且使介电层111介于它们之间而形成。
上覆盖部112和下覆盖部113可通过在电容形成部的上表面和下表面中的每个上设置单个介电层或者两个或更多个介电层来形成，并且可防止由物理应力或化学应力引起的内电极损坏。
上覆盖部112和下覆盖部113可不包括内电极，并且可包括与介电层111的材料相同的材料。
根据示例实施例，当覆盖部的与第一电极层和第二电极层接触的区域的表面粗糙度被定义为R1'，并且第一表面、第二表面、第五表面和第六表面中的每个表面的与第一导电树脂层和第二导电树脂层接触的区域的表面粗糙度被定义为R2时，R1'和R2可满足R1'＞R2。
在上述示例实施例中的多层电子组件100中，表面粗糙度R1没有形成在主体110的连接部C中，而在其他示例实施例中的多层电子组件100'中，表面粗糙度R1'也可形成在主体110'的覆盖部112和113中的每个的在连接部C中的表面上。
因此，可改善主体110'与电极层131a和132a之间的结合力，从而可改善多层电子组件100'的翘曲强度性能和防潮可靠性。
R1'的算术平均粗糙度可大于0.2μm且小于或等于3.0μm。
当R1'的算术平均粗糙度小于或等于0.2μm时，通过锚固效应获得的电极层131a和132a与主体110'之间的物理结合力的改善可能不足。当翘曲应力可被施加使得导电树脂层131b和132b可剥离时，如果电极层131a和132a与主体110'之间的物理结合力的改善不足，则电极层131a和132a也会剥离，或者可在电极层131a和132a的端部上发生氧化。因此，绝缘电阻会降低或者会发生短路。
当R1'的算术平均粗糙度超过3.0μm时，在应力出现时应力会集中在电极层131a和132a上，从而会产生裂纹。
此外，R1'的算术平均粗糙度可大于第三表面和第四表面的其中电容形成部与第一电极层和第二电极层接触的区域的算术平均粗糙度。
当第三表面和第四表面的其中电容形成部与第一电极层和第二电极层接触的区域的算术平均粗糙度等于或大于R1'的算术平均粗糙度时，会降低第二内电极121和122与电极层131a和132a之间电连接性。
根据示例实施例，通过增大主体的第一表面、第二表面、第五表面和第六表面的与电极层接触的区域而不是与导电树脂层接触的区域的表面粗糙度，可改善翘曲强度性能。
尽管以上已经示出并描述了示例性实施例，但对于本领域技术人员来说将显而易见的是，在不脱离本发明的由所附权利要求限定的范围的情况下，可做出修改和变型。

Claims (16)

1.一种多层电子组件，包括：
主体，包括介电层以及在层叠方向上交替层叠的第一内电极和第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在所述层叠方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且彼此相对的第五表面和第六表面；
第一外电极，设置在所述第三表面上，连接到所述第一内电极，并且包括延伸到所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的一部分的第一电极层以及覆盖所述第一电极层的第一导电树脂层；以及
第二外电极，设置在所述第四表面上，连接到所述第二内电极，并且包括延伸到所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的一部分的第二电极层以及覆盖所述第二电极层的第二导电树脂层，
其中，R1和R2满足R1＞R2，其中，R1被定义为所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的与所述第一电极层和所述第二电极层接触的区域的表面粗糙度，并且R2被定义为所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的与所述第一导电树脂层和所述第二导电树脂层接触的区域的表面粗糙度。
2.根据权利要求1所述的多层电子组件，其中，R1的算术平均粗糙度大于0.2μm且小于或等于3.0μm。
3.根据权利要求1所述的多层电子组件，其中，R2的算术平均粗糙度小于或等于0.3μm。
4.根据权利要求1所述的多层电子组件，其中，R2的算术平均粗糙度大于所述第一表面、所述第二表面、所述第五表面和所述第六表面的从所述第一外电极和所述第二外电极暴露的区域的算术平均粗糙度。
5.根据权利要求1所述的多层电子组件，其中，R1的算术平均粗糙度大于所述第三表面和所述第四表面的算术平均粗糙度。
6.根据权利要求1所述的多层电子组件，其中，所述第一导电树脂层和所述第二导电树脂层包括导电金属和基体树脂。
7.根据权利要求1所述的多层电子组件，其中，所述第一电极层和所述第二电极层包括导电金属和玻璃。
8.根据权利要求1所述的多层电子组件，其中，所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的与所述第一电极层和所述第二电极层接触的任意部分的表面粗糙度被定义为R1。
9.一种多层电子组件，包括：
主体，包括电容形成部以及分别设置在所述电容形成部的上面和下面的覆盖部，所述电容形成部包括在层叠方向上交替层叠且介电层介于其间的第一内电极和第二内电极，并且所述主体包括在所述层叠方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且彼此相对的第五表面和第六表面；
第一外电极，设置在所述第三表面上，连接到所述第一内电极，并且包括延伸到所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的一部分的第一电极层以及覆盖所述第一电极层的第一导电树脂层；以及
第二外电极，设置在所述第四表面上，连接到所述第二内电极，并且包括延伸到所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的一部分的第二电极层以及覆盖所述第二电极层的第二导电树脂层，
其中，R1'和R2满足R1'＞R2，其中，R1'被定义为所述覆盖部的与所述第一电极层和所述第二电极层接触的区域的表面粗糙度，并且R2被定义为所述第一表面、所述第二表面、所述第五表面和所述第六表面中的每个表面的与所述第一导电树脂层和所述第二导电树脂层接触的区域的表面粗糙度。
10.根据权利要求9所述的多层电子组件，其中，R1'的算术平均粗糙度大于0.2μm且小于或等于3.0μm。
11.根据权利要求9所述的多层电子组件，其中，R2的算术平均粗糙度小于或等于0.3μm。
12.根据权利要求9所述的多层电子组件，其中，R2的算术平均粗糙度大于所述第一表面、所述第二表面、所述第五表面和所述第六表面的从所述第一外电极和所述第二外电极暴露的区域的算术平均粗糙度。
13.根据权利要求9所述的多层电子组件，其中，R1'的算术平均粗糙度大于所述第三表面和所述第四表面的所述电容形成部与所述第一电极层和所述第二电极层接触的区域的算术平均粗糙度。
14.根据权利要求9所述的多层电子组件，其中，所述第一导电树脂层和所述第二导电树脂层包括导电金属和基体树脂。
15.根据权利要求9所述的多层电子组件，其中，所述第一电极层和所述第二电极层包括导电金属和玻璃。
16.根据权利要求9所述的多层电子组件，其中，所述覆盖部的与所述第一电极层和所述第二电极层接触的任意部分的表面粗糙度被定义为R1'。
CN202010448003.7A 2019-09-18 2020-05-25 多层电子组件 Active CN112530696B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0114443 2019-09-18
KR1020190114443A KR20210033132A (ko) 2019-09-18 2019-09-18 적층형 전자 부품

Publications (2)

Publication Number Publication Date
CN112530696A true CN112530696A (zh) 2021-03-19
CN112530696B CN112530696B (zh) 2022-08-30

Family

ID=74868634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010448003.7A Active CN112530696B (zh) 2019-09-18 2020-05-25 多层电子组件

Country Status (3)

Country Link
US (1) US11049661B2 (zh)
KR (1) KR20210033132A (zh)
CN (1) CN112530696B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR20190116158A (ko) * 2019-08-23 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP2021153084A (ja) * 2020-03-24 2021-09-30 太陽誘電株式会社 セラミック電子部品及びその製造方法、並びに回路基板
JP2022085196A (ja) * 2020-11-27 2022-06-08 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
DE112022002164T5 (de) * 2021-06-15 2024-01-25 Murata Manufacturing Co., Ltd. Elektronikkomponente

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130063862A1 (en) * 2011-09-08 2013-03-14 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and fabrication method thereof
US20140151101A1 (en) * 2012-12-04 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Embedded multilayer ceramic electronic component and method of manufacturing the same, and printed circuit board having embedded multilayer ceramic electronic component therein
CN103915252A (zh) * 2012-12-28 2014-07-09 三星电机株式会社 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板
CN104517728A (zh) * 2013-10-08 2015-04-15 三星电机株式会社 嵌入式多层陶瓷电子组件以及具有其的印刷电路板
JP2017118087A (ja) * 2015-12-24 2017-06-29 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法
US20170309402A1 (en) * 2016-04-22 2017-10-26 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197530A (ja) 2004-01-08 2005-07-21 Murata Mfg Co Ltd 積層セラミック電子部品
WO2012053313A1 (ja) 2010-10-18 2012-04-26 株式会社村田製作所 チップ型セラミック電子部品およびその製造方法
KR101444528B1 (ko) 2012-08-10 2014-09-24 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.
US9786434B2 (en) * 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
JP2017034010A (ja) * 2015-07-30 2017-02-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP6931519B2 (ja) * 2015-10-06 2021-09-08 Tdk株式会社 電子部品
KR102105345B1 (ko) * 2016-12-09 2020-04-28 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130063862A1 (en) * 2011-09-08 2013-03-14 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and fabrication method thereof
US20140151101A1 (en) * 2012-12-04 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Embedded multilayer ceramic electronic component and method of manufacturing the same, and printed circuit board having embedded multilayer ceramic electronic component therein
CN103915252A (zh) * 2012-12-28 2014-07-09 三星电机株式会社 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板
CN104517728A (zh) * 2013-10-08 2015-04-15 三星电机株式会社 嵌入式多层陶瓷电子组件以及具有其的印刷电路板
JP2017118087A (ja) * 2015-12-24 2017-06-29 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法
US20170309402A1 (en) * 2016-04-22 2017-10-26 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component

Also Published As

Publication number Publication date
US20210082623A1 (en) 2021-03-18
KR20210033132A (ko) 2021-03-26
CN112530696B (zh) 2022-08-30
US11049661B2 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
CN112530696B (zh) 多层电子组件
CN112563025B (zh) 陶瓷电子组件
CN112530698B (zh) 多层电子组件
CN112420384B (zh) 多层电子组件
US11562859B2 (en) MLCC module and method of manufacturing the same
CN112542316A (zh) 多层电容器
CN112992535A (zh) 多层电子组件
CN112447405B (zh) 多层电子组件
US11735374B2 (en) Multi-layered ceramic electronic component
CN116259483A (zh) 陶瓷电子组件
CN110942913B (zh) 陶瓷电子组件
CN114551098A (zh) 多层电子组件
CN112447398B (zh) 多层电子组件
CN112530701B (zh) 多层电子组件
CN114694951A (zh) 电子组件
US11183331B2 (en) MLCC module and method of manufacturing the same
CN110808164B (zh) 多层电容器
EP4333003A2 (en) Multilayer electronic component
CN114678217A (zh) 多层电子组件
CN116598140A (zh) 多层电子组件
CN116417256A (zh) 多层电子组件
CN116598135A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant