CN112514333B

CN112514333B - 信号生成装置和信号读取系统

Info

Publication number: CN112514333B
Application number: CN201980048565.8A
Authority: CN
Inventors: 柳泽浩一; 池田大桂; 笠井真; 坂井智春
Original assignee: Hioki Denki KK
Current assignee: Hioki EE Corp
Priority date: 2018-07-26
Filing date: 2019-07-24
Publication date: 2024-03-15
Anticipated expiration: 2039-07-24
Also published as: JP7267133B2; CN112514333A; JP2020025254A

Abstract

本发明的信号生成装置生成能够指定与通信路径中传输的逻辑信号相对应的代码的代码指定用信号，而不必经由连接器连接到通信路径。包括：连接到与包覆导线(La)的覆盖部接触的其中一个电极(21)并产生电压根据与电极(21)电容耦合的包覆导线(La)中传输的电压(Va)而变化的第一电压信号(Vc1)的第一阻抗元件(12a)；连接到与包覆导线Lb的覆盖部接触的另一个电极(21)并产生电压根据与电极(21)电容耦合的包覆导线(Lb)中传输的电压(Vb)而变化的第二电压信号(Vc2)的第二阻抗元件(12b)；以及输出电压根据各电压信号(Vc1、Vc2)的差分电压而变化的单端信号(Vd)的差动放大部(13)，根据信号(Vd)生成代码指定用信号Sf。

Description

信号生成装置和信号读取系统

技术领域

本发明涉及一种基于通过通信路径发送来的双线差动电压方式的逻辑信号来生成能够指定与逻辑信号相对应的代码的代码指定用信号的信号生成装置、以及包括该信号生成装置的信号读取系统。

背景技术

例如，在下面的专利文献1中公开了一种车辆数据收集装置(以下简称为“收集装置”)的发明，该车辆数据收集装置被构造成能收集并记录经由CAN通信用的串行总线(车内LAN)传送来的各种CAN帧(控制数据)。出于故障诊断和维护的目的，该收集装置被构造成能连接到诊断连接器(诊断设备连接用连接器，以下也简称为“连接器”)，该诊断连接器以能连接外部设备的方式设置在串行总线上。该收集装置采用如下结构：通过连接到上述连接器从而利用经由连接器提供的电源进行动作，并且与点火开关的操作联动地自动开始/停止从串行总线收集CAN帧。

现有技术文献

专利文献

专利文献1：日本专利特开2008-70133号公报(第4-11页，第1-17图)

发明内容

发明所要解决的技术问题

然而，设置在串行总线上的上述连接器通常是用于连接车辆的开发人员(制造商)为了对出厂后的车辆进行故障诊断和维护等而假设要连接的设备(例如，由制造商提供的故障诊断用设备和维护用设备，以下也统称为诊断设备)的连接器。因此，当在出厂后要执行车辆的故障诊断或维护等时，需要准备与该车辆(或该车辆的制造商)相对应的专用诊断设备。然而，有时必须对多个制造商的车辆执行故障诊断等，在这种情况下，必须准备与每个制造商相对应的专用诊断设备，从而导致耗时耗成本的问题。

此外，近年来，确认有以下现象：会输出阻碍串行总线所连接的各种节点的动作的恶意CAN帧的设备连接到连接器，或者会将经由串行总线传送来的CAN帧经由移动通信网络等传送给恶意第三方的设备连接到连接器。因此，在车辆的开发现场等中，从安全性的角度考虑采用不将上述连接器配置在串行总线上的结构。然而，当采用这种结构时，存在以下问题：以通过连接器连接到串行总线为前提的上述专用诊断设备在出厂后难以进行车辆的故障诊断和维护等。

另外，虽然例示了汽车领域中的问题，但是在汽车以外的领域中，例如在工厂内的机械设备的领域中，由于也采用上述经由专用连接器连接专用诊断设备的结构，所以在取得经由CAN通信用的串行总线(通信路径)传送来的CAN帧(由双线差动电压方式的逻辑信号表示的代码串)时，产生了与上述问题相同的问题。

本发明是鉴于上述要解决的问题而完成的，其主要目的在于提供一种信号生成装置及信号读取系统，该信号生成装置及信号读取系统不通过连接器连接到通信路径，能够指定由通信路径上传输的逻辑信号所表示的代码。

解决技术问题所采用的技术方案

为了达到上述目的，本申请记载的信号生成装置基于通过由一对包覆导线构成的通信路径传输来的双线差动电压方式的逻辑信号来生成代码指定用信号，该代码指定用信号能够指定与该逻辑信号相对应的代码，该信号生成装置包括：第一阻抗元件，该第一阻抗元件连接到分别与所述一对包覆导线中的覆盖部接触的一对电极的其中一个电极，并且产生第一电压信号，所述第一电压信号的电压根据所述一对包覆导线中的与所述其中一个电极进行电容耦合的其中一根包覆导线中传输的电压而变化；第二阻抗元件，该第二阻抗元件连接到所述一对电极中的另一个电极，并且产生第二电压信号，所述第二电压信号的电压根据所述一对包覆导线中的与所述另一个电极进行电容耦合的另一根包覆导线中传输的电压而变化；以及差动放大部，该差动放大部被输入所述第一电压信号和所述第二电压信号，并输出单端信号，该单端信号的电压根据所述第一电压信号和所述第二电压信号之间的差分电压而变化，所述信号生成装置基于该单端信号生成所述代码指定用信号。

此外，本申请记载的信号生成装置是在上述信号生成装置中，包括信号生成部，该信号生成部通过将所述单端信号与阈值电压进行比较并二值化，来生成所述代码指定用信号。

本申请记载的信号生成装置是在上述信号生成装置中，所述差动放大部包括：差动放大电路，该差动放大电路被输入所述第一电压信号和所述第二电压信号，并输出电压根据所述差分电压而变化的差分信号；以及波形整形电路，该波形整形电路用于将所述差分信号整形为所述单端信号并进行输出，所述单端信号具有与所述差分信号的交流分量的峰峰电压相等的峰峰电压，并且将低电压期间的电压规定为目标恒定电压。

本申请记载的信号生成装置是在上述信号生成装置中，所述差动放大部包括：差动放大电路，该差动放大电路被输入所述第一电压信号和所述第二电压信号，并输出电压根据所述差分电压而变化的差分信号；以及波形整形电路，该波形整形电路用于将所述差分信号整形为所述单端信号并进行输出，所述单端信号具有与所述差分信号的交流分量的峰峰电压相等的峰峰电压，并且将高电压期间的电压规定为目标恒定电压。

本申请记载的信号生成装置是在上述信号生成装置中，所述波形整形电路包括：电容器，该电容器的一个端部连接到输入所述差分信号的输入部，并且另一个端部连接到输出部；第三阻抗元件，该第三阻抗元件的一个端部连接到所述电容器的所述另一个端部，并且在该第三阻抗元件的另一个端部施加目标恒定电压，将该目标恒定电压提供给所述电容器的所述另一个端部；串联电路，该串联电路由串联连接的第四阻抗元件和开关构成，该串联电路的一个端部连接到所述输出部，并且在该串联电路的另一个端部施加所述目标恒定电压；以及开关控制电路，该开关控制电路输出控制脉冲信号，该控制脉冲信号在所述差分信号的交流分量的低电压期间中将所述开关转换到导通状态，并且在所述交流分量的高电压期间中将所述开关转换到断开状态，所述波形整形电路从所述输出部输出所述单端信号。

本申请记载的信号生成装置是在上述信号生成装置中，所述波形整形电路包括：电容器，该电容器的一个端部连接到输入所述差分信号的输入部，并且另一个端部连接到输出部；第三阻抗元件，该第三阻抗元件的一个端部连接到所述电容器的所述另一个端部，并且在该第三阻抗元件的另一个端部施加目标恒定电压，将该目标恒定电压提供给所述电容器的所述另一个端部；串联电路，该串联电路由串联连接的第四阻抗元件和开关构成，该串联电路的一个端部连接到所述输出部，并且在该串联电路的另一个端部施加所述目标恒定电压；以及开关控制电路，该开关控制电路输出控制脉冲信号，该控制脉冲信号在所述差分信号的交流分量的高电压期间中将所述开关转换到导通状态，并且在所述交流分量的低电压期间中将所述开关转换到断开状态，所述波形整形电路从所述输出部输出所述单端信号。

本申请记载的信号生成装置是在上述信号生成装置中，所述波形整形电路包括：电容器，该电容器的一个端部连接到输入所述差分信号的输入部；第三阻抗元件，该第三阻抗元件的一个端部连接到所述电容器的另一个端部，在该第三阻抗元件的另一个端部上施加目标恒定电压，并且将所述目标恒定电压提供给所述电容器的所述另一个端部；第五阻抗元件，该第五阻抗元件的一个端部连接到所述电容器的所述另一个端部，并且该第五阻抗元件的另一端连接到输出部；开关，该开关连接到所述输出部，在处于导通状态时将所述目标恒定电压施加到所述输出部，并且在处于断开状态时停止将所述目标恒定电压施加到所述输出部；以及开关控制电路，该开关控制电路输出控制脉冲信号，该控制脉冲信号在所述差分信号的交流分量中的低电压期间将所述开关转换到所述导通状态，并且在所述交流分量中的高电压期间将所述开关转换到所述断开状态，所述波形整形电路从所述输出部输出所述单端信号。

本申请记载的信号生成装置是在上述信号生成装置中，所述波形整形电路包括：电容器，该电容器的一个端部连接到输入所述差分信号的输入部；第三阻抗元件，该第三阻抗元件的一个端部连接到所述电容器的另一个端部，在该第三阻抗元件的另一个端部上施加目标恒定电压，并且将所述目标恒定电压提供给所述电容器的所述另一个端部；第五阻抗元件，该第五阻抗元件的一个端部连接到所述电容器的所述另一个端部，并且该第五阻抗元件的另一端连接到输出部；开关，该开关连接到所述输出部，并且在处于导通状态时将所述目标恒定电压施加到所述输出部，在处于断开状态时停止将所述目标恒定电压施加到所述输出部；以及开关控制电路，该开关控制电路输出控制脉冲信号，该控制脉冲信号在所述差分信号的交流分量中的高电压期间将所述开关转换到所述导通状态，并且在所述交流分量中的低电压期间将所述开关转换到所述断开状态，所述波形整形电路从所述输出部输出所述单端信号。

本申请记载的信号生成装置是在上述信号生成装置中，所述开关构成为当所述控制脉冲信号处于高电位时转换到导通状态，当所述控制脉冲信号处于低电位时转换到断开状态，所述开关控制电路构成为具有比较器，该比较器的反相输入端子连接到所述电容器的所述另一个端部，该比较器的非反相输入端子被输入高于所述目标恒定电压的基准电压，并从该比较器的输出端子输出所述控制脉冲信号。

本申请记载的信号生成装置是在上述信号生成装置中，所述开关构成为当所述控制脉冲信号处于低电位时转换到导通状态，当所述控制脉冲信号处于高电位时转换到断开状态，所述开关控制电路构成为具有比较器，该比较器的非反相输入端子连接到所述电容器的所述另一个端部，该比较器的反相输入端子被输入高于所述目标恒定电压的基准电压，并从该比较器的输出端子输出所述控制脉冲信号。

本申请记载的信号生成装置是在上述信号生成装置中，所述开关构成为当所述控制脉冲信号处于高电位时转换到导通状态，当所述控制脉冲信号处于低电位时转换到断开状态，所述开关控制电路构成为具有比较器，该比较器的非反相输入端子连接到所述电容器的所述另一个端部，该比较器的反相输入端子被输入低于所述目标恒定电压的基准电压，并从该比较器的输出端子输出所述控制脉冲信号。

本申请记载的信号生成装置是在上述信号生成装置中，所述开关构成为当所述控制脉冲信号处于低电位时转换到导通状态，当所述控制脉冲信号处于高电位时转换到断开状态，所述开关控制电路构成为具有比较器，该比较器的反相输入端子连接到所述电容器的所述另一个端部，该比较器的非反相输入端子被输入低于所述目标恒定电压的基准电压，并从该比较器的输出端子输出所述控制脉冲信号。

本申请记载的信号生成装置是在上述信号生成装置中，所述开关构成为当所述控制脉冲信号处于高电位时转换到导通状态，当所述控制脉冲信号处于低电位时转换到断开状态，所述开关控制电路包括：比较器，该比较器的反相输入端子连接到所述电容器的所述另一个端部，并从该比较器的输出端子输出所述控制脉冲信号；以及电阻分压电路，该电阻分压电路的一个端部连接到所述输出端子，在该电阻分压电路的另一个端部上施加所述目标恒定电压和所述目标恒定电压附近的电压中的任意一个电压，并将由所述任意一个电压和所述控制脉冲信号的电压所规定的分压电压作为基准电压输出到所述比较器的非反相输入端子。

本申请记载的信号生成装置是在上述信号生成装置中，所述开关构成为当所述控制脉冲信号处于低电位时转换到导通状态，当所述控制脉冲信号处于高电位时转换到断开状态，所述开关控制电路包括：比较器，在该比较器的反相输入端子施加所述目标恒定电压和所述目标恒定电压附近的电压中的任意一个电压，并从该比较器的输出端子输出所述控制脉冲信号；电阻分压电路，该电阻分压电路的一个端部连接到所述输出端子，该电阻分压电路的另一个端部连接到所述电容器的所述另一个端部，并将由所述单端信号的电压和所述控制脉冲信号的电压所规定的分压脉冲信号输出到所述比较器的非反相输入端子。

本申请记载的信号生成装置是在上述信号生成装置中，所述开关构成为当所述控制脉冲信号处于高电位时转换到导通状态，当所述控制脉冲信号处于低电位时转换到断开状态，所述开关控制电路包括：比较器，在该比较器的反相输入端子施加所述目标恒定电压和所述目标恒定电压附近的电压中的任意一个电压，并从该比较器的输出端子输出所述控制脉冲信号；以及电阻分压电路，该电阻分压电路的一个端部连接到所述输出端子，该电阻分压电路的另一个端部连接到所述电容器的所述另一个端部，并将由所述单端信号的电压和所述控制脉冲信号的电压所规定的分压脉冲信号输出到所述比较器的非反相输入端子。

本申请记载的信号生成装置是在上述信号生成装置中，所述开关构成为当所述控制脉冲信号处于低电位时转换到导通状态，当所述控制脉冲信号处于高电位时转换到断开状态，所述开关控制电路包括：比较器，该比较器的反相输入端子连接到所述电容器的所述另一个端部，并从该比较器的输出端子输出所述控制脉冲信号；以及电阻分压电路，该电阻分压电路的一个端部连接到所述输出端子，在该电阻分压电路的另一个端部上施加所述目标恒定电压和所述目标恒定电压附近的电压中的任意一个电压，并将由所述任意一个电压和所述控制脉冲信号的电压所规定的分压电压作为基准电压输出到所述比较器的非反相输入端子。

本申请记载的信号生成装置是在上述信号生成装置中，所述开关控制电路包括：电阻分压电路，该电阻分压电路的一个端部连接到所述输出部，在该电阻分压电路的另一个端部施加所述目标恒定电压，对所述单端信号进行分压并作为分压脉冲信号进行输出；偏置电压源，该偏置电压源以所述目标恒定电压作为基准生成偏置电压；以及加法器，该加法器将所述偏置电压与所述分压脉冲信号进行电压相加，并作为所述控制脉冲信号进行输出。

本申请记载的信号生成装置是在上述信号生成装置中，所述开关受所述控制脉冲信号控制，并且由三态缓冲器构成，在处于所述导通状态时将所述目标恒定电压从输出端子输出到所述输出部，并且在处于所述断开状态时将所述输出端子转换到高阻抗状态。

本申请记载的信号生成装置是在上述信号生成装置中，包括D/A转换器，该D/A转换器对从外部输入的电压数据进行D/A转换，并输出由所述电压数据表示的电压值的所述目标恒定电压。

本申请记载的信号生成装置是在上述信号生成装置中，所述差动放大电路包括：第一运算放大器，在该第一运算放大器的非反相输入端子输入所述第一电压信号，在该第一运算放大器的反相输入端子和基准电位之间连接有输入电阻和电容器的第一串联电路，并且在该第一运算放大器的反相输入端子和输出端子之间连接有反馈电阻，从而构成为放大并输出所述第一电压信号的交流分量的交流放大器；第二运算放大器，该第二运算放大器与所述第一运算放大器相同地构成，将所述第二电压信号输入到该第二运算放大器的非反相输入端子，从而构成为放大并输出所述第二电压信号的交流分量的交流放大器；以及第三运算放大器，该第三运算放大器构成为放大所述第一运算放大器和所述第二运算放大器各自的输出信号之间的差分并输出所述差分信号的差动放大器。

本申请记载的信号生成装置是在上述信号生成装置中，所述第一阻抗元件和所述第二阻抗元件都由高阻抗电阻或电容器或它们的组合电路相同地构成。

本申请记载的信号生成装置是在上述信号生成装置中，所述其中一个电极连接到第一屏蔽电缆的自由端侧，该第一屏蔽电缆的基端部侧连接到所述第一阻抗元件，所述另一个电极连接到第二屏蔽电缆的自由端侧，该第二屏蔽电缆与所述第一屏蔽电缆分开形成，并且该第二屏蔽电缆的基端部侧连接到所述第二阻抗元件。

本申请记载的信号生成装置基于通过由一对包覆导线构成的通信路径传输的双线差动电压方式的逻辑信号来生成代码指定用信号，该代码指定用信号能够指定与该逻辑信号相对应的代码，该信号生成装置包括差动放大部，该差动放大部连接到第一电流检测探针和第二电流检测探针，其中，所述第一电流检测探针安装在所述一对包覆导线的其中一根包覆导线上，检测流过所述其中一根包覆导线的电流即电流值根据所述其中一根包覆导线中传输的电压而变化的电流，并输出电压值根据所述电流值变化的第一电压信号，所述第二电流检测探针安装在所述一对包覆导线中的另一根包覆导线上，检测流过所述另一根包覆导线的电流即电流值根据所述另一根包覆导线中传输的电压而变化的电流，并输出电压值根据所述电流值变化的第二电压信号，所述差动放大部被输入所述第一电压信号和所述第二电压信号，并且输出电压根据所述第一电压信号和所述第二电压信号之间的差分电压而变化的单端信号，所述信号生成装置基于所述单端信号生成所述代码指定用信号。

本申请记载的信号读取系统包括：上述信号生成装置；以及编码装置，该编码装置基于由所述信号生成装置生成的所述代码指定用信号来指定与所述逻辑信号相对应的所述代码。

发明效果

根据本申请记载的信号生成装置和信号读取系统，构成为连接到分别与一对包覆导线中的覆盖部接触(与一对包覆导线中的金属部分(芯线)不接触，在非接触状态(金属非接触状态)下与一对包覆导线的覆盖部接触)的一对电极，因此，通过在一对包覆导线的长边方向上的任意部位执行用于使一对电极与包覆导线的覆盖部接触的简单作业，就能生成单端信号，该单端信号能生成代码指定用信号，该代码指定用信号能指定由通过一对包覆导线传输的逻辑信号表示的代码。因此，通过设置能够基于单端信号生成代码指定用信号的装置，能生成代码指定用信号，并能基于所生成的代码指定用信号指定由逻辑信号表示的代码，并且能指定由所指定的代码的串构成的代码串。因此，无论是一对包覆导线上没有配置连接器，还是一对包覆导线上配置了连接器，都能通过在一对包覆导线的任意位置读取逻辑信号来指定代码和代码串。

根据本申请记载的信号生成装置和信号读取系统，通过设置信号生成部，能够节省另外设置基于单端信号生成代码特定用信号的装置的工夫。

在本申请记载的信号生成装置和信号读取系统中，差动放大部包括：差动放大电路，其如上记载输出差分信号；以及波形整形电路，其将该差分信号整形(波形整形)为单端信号并进行输出，该单端信号具有与该差分信号的交流分量的峰峰电压相等的峰峰电压，并且其高电位侧电压(高电压期间的电压)和低电位侧电压(低电压期间的电压)中的任一方被规定为目标恒定电压。因此，根据该信号生成装置，通过在设置在差动放大部的后级的信号生成部中，与将目标恒定电压作为基准来规定的阈值电压进行比较，能可靠地对单端信号进行二值化，生成代码指定用信号。因此，根据该信号读取系统，能基于该代码指定用信号更可靠地指定由逻辑信号表示的代码，并且能更可靠地指定由该代码构成的代码串。

在根据本申请记载的信号生成装置和信号读取系统中，波形整形电路采用以下任一种结构：包括电容器、第三阻抗元件、串联电路、以及开关控制电路，该开关控制电路在差分信号的交流分量的低电压期间将串联电路的开关转换到导通状态，并且在该交流分量的高电压期间将开关转换到断开状态；包括电容器、第三阻抗元件、串联电路、以及开关控制电路，该开关控制电路在差分信号的交流分量的高电压期间将串联电路的开关转换到导通状态，并且在该交流分量的低电压期间将开关转换到断开状态。

因此，根据该信号生成装置，与具有使用会受到正向电压影响的二极管(作为单体半导体元件(分立式元器件)的二极管)构成的波形整形电路的结构不同，波形整形电路能够将差分信号整形(波形整形)为单端信号并输出，该单端信号具有与差分信号的交流分量的峰峰电压相等的峰峰电压，并且其高电位侧电压(高电压期间的电压)和低电位侧电压(低电压期间的电压)中的任一方可靠地规定为目标恒定电压。因此，根据该信号生成装置，通过在设置在差动放大部的后级的信号生成部中，与将上述目标恒定电压作为基准来规定的阈值电压进行比较，能更可靠地对单端信号进行二值化，生成代码指定用信号。因此，根据该信号读取系统，能基于该代码指定用信号，更可靠地指定由逻辑信号表示的代码，并且还能更可靠地指定由指定的代码的串构成的CAN帧。

在本申请记载的信号生成装置和信号读取系统中，波形整形电路具有以下任意一种结构：包括电容器、第三阻抗元件、第五阻抗元件、开关、以及开关控制电路，该开关控制电路在差分信号的交流分量中的低电压期间将开关转换到导通状态，并且在该交流分量中的高电压期间将开关转换到断开状态；包括电容器、第三阻抗元件、第五阻抗元件、开关、以及开关控制电路，该开关控制电路在差分信号的交流分量中的高电压期间将开关转换到导通状态，并且在该交流分量中的低电压期间将开关转换到断开状态。

因此，根据该信号生成装置，与具有使用会受到正向电压影响的二极管(作为单体半导体元件(分立式元器件)的二极管)构成的波形整形电路的结构不同，波形整形电路能够将差分信号整形(波形整形)为单端信号并输出，该单端信号具有与差分信号的交流分量的峰峰电压相等的峰峰电压，并且其高电位侧电压(高电压期间的电压)和低电位侧电压(低电压期间的电压)中的任一方可靠地规定为目标恒定电压。此外，能使该单端信号的上升、下降更陡峭(能进一步缩短转换到目标恒定电压所需的时间)。因此，根据该信号生成装置，通过在设置在差动放大部的后级的信号生成部中，与将上述目标恒定电压作为基准来规定的阈值电压进行比较，该信号生成装置能以更准确的脉冲宽度更可靠地对单端信号进行二值化，生成代码指定用信号。因此，根据该信号读取系统，能基于该代码指定用信号，更可靠地指定由逻辑信号表示的代码，并且还能更可靠地指定由指定的代码的串构成的CAN帧。

本申请记载的信号生成装置和信号读取系统中，在开关构成为当控制脉冲信号处于高电位时转换到导通状态，当控制脉冲信号处于低电位时转换到断开状态的情况下，开关控制电路构成为具有比较器，该比较器的反相输入端子连接到电容器的另一端部，并且在非反相输入端子输入比目标恒定电压高(略高)的基准电压，并且从输出端子输出控制脉冲信号；或者在开关构成为当控制脉冲信号处于低电位时转换到导通状态，并且当控制脉冲信号处于高电位时转换到断开状态的情况下，开关控制电路构成为具有比较器，该比较器的非反相输入端子连接到电容器的另一端部，并且在反相输入端子输入比目标恒定电压高(略高)的基准电压，并且从输出端子输出控制脉冲信号。因此，根据具有该开关控制电路的波形整形电路，即使在单端信号的低电位侧电压(低电压期间的电压)被规定为目标恒定电压的状态下有噪声叠加在单端信号上的情况下，开关控制电路也能将开关维持在导通状态，并且使串联电路继续将目标恒定电压施加到电容器的另一端部(以及输出部)，直到该噪声电平达到基准电压(上升到基准电压为止)。因此，根据具备有该波形整形电路的信号生成装置和信号读取系统，由于可以减少由于噪声引起的误动作，所以即使在存在噪声的情况下，也能稳定地生成代码指定用信号，并且能基于该代码指定用信号稳定地指定并输出代码和由代码构成的CAN帧。

本申请记载的信号生成装置和信号读取系统中，在开关构成为当控制脉冲信号处于高电位时转换到导通状态，当控制脉冲信号处于低电位时转换到断开状态的情况下，开关控制电路构成为具有比较器，该比较器的非反相输入端子连接到电容器的另一端部，并且在反相输入端子输入比目标恒定电压要低(略低)的基准电压，并且从输出端子输出控制脉冲信号；或者在开关构成为当控制脉冲信号处于低电位时转换到导通状态，并且当控制脉冲信号处于高电位时转换到断开状态的情况下，开关控制电路构成为具有比较器，该比较器的反相输入端子连接到电容器的另一端部，并且在非反相输入端子输入比目标恒定电压要低(略低)的基准电压，并且从输出端子输出控制脉冲信号。因此，根据具有该开关控制电路的波形整形电路，即使在单端信号的高电位侧电压(高电压期间的电压)被规定为目标恒定电压的状态下有噪声叠加在单端信号上的情况下，开关控制电路也能将开关维持在导通状态，并且能使串联电路继续将目标恒定电压施加到电容器的另一端部(以及输出部)，直到该噪声电平达到基准电压(直到下降到基准电压为止)。因此，根据具备有该波形整形电路的信号生成装置和信号读取系统，由于可以减少由于噪声引起的误动作，所以即使在存在噪声的情况下，也能稳定地生成代码指定用信号，并且能基于该代码指定用信号稳定地指定并输出代码和由代码构成的CAN帧。

在本申请记载的信号生成装置和信号读取系统中，由于构成开关控制电路的比较器具有迟滞特性(比较器作为迟滞比较器进行动作)，因此根据具备该波形整形电路的波形整形电路，即使在单端信号为低电位侧电压(低电压期间的电压)和单端信号为高电位侧电压(高电压期间的电压)的任意一种情况下有噪声叠加在单端信号上时，若该噪声的电平小于上述迟滞特性规定的电平，则开关控制电路都能够将控制脉冲信号的电位维持在当前的电位(即，在开关处于导通状态时维持该状态，或在开关处于断开状态时维持该状态)，因此能够将单端信号的电压维持在当前的状态。因此，根据具备有该波形整形电路的信号生成装置和信号读取系统，由于能进一步减少由于噪声引起的误动作，所以即使在存在噪声的情况下，也能更稳定地生成代码指定用信号，并且能基于该代码指定用信号更稳定地指定并输出代码和由代码构成的CAN帧。

根据本申请记载的信号生成装置以及信号读取系统，即使在波形整形电路不使用比较器的结构中，也能够将从差动放大电路输出的差分信号可靠地整形为单端信号并从输出部输出，该单端信号具有与差分信号的交流分量的峰峰电压相等的峰峰电压，并且其低电位侧电压(低电压期间的电压)被规定为目标恒定电压；或者也能够可靠地整形为单端信号并从输出部输出，该单端信号具有与差分信号的交流分量的峰峰电压相等的峰峰电压，并且其高电位侧电压(高电压期间的电压)被规定为目标恒定电压。因此，根据具备有该波形整形电路的信号生成装置，能提高设计的自由度。

根据本申请记载的信号生成装置和信号读取系统，构成波形整形电路的串联电路的开关由三态缓冲器(三态逻辑IC)构成。因此，根据具有该波形整形电路的信号生成装置和信号读取系统，能将集成电路中内置的输出缓冲器(或输入/输出缓冲器(双向缓冲器))用作构成串联电路的开关。

根据本申请记载的信号生成装置和信号读取系统，在波形整形电路中配置D/A转换器，从D/A转换器输出目标恒定电压，从而能通过改变输出到D/A转换器的电压数据来改变目标恒定电压，因此，能根据信号生成部的输入规格来改变单端信号中被规定为目标恒定电压的高电位侧电压(高电压期间的电压)或低电位侧电压(低电压期间的电压)。也就是说，根据该信号生成装置和信号读取系统，能调节上述高电位侧电压和低电位侧电压，使得信号生成部能从单端信号可靠地生成代码指定用信号。

根据本申请记载的信号生成装置和信号读取系统，通过将电容器与构成差动放大电路的第一运算放大器的输入电阻串联连接，并且将电容器与第二运算放大器的输入电阻串联连接，使第一运算放大器和第二运算放大器作为交流放大器发挥作用的结构，从而能够大幅减少从第一运算放大器和第二运算放大器的各输出端子输出的输出信号由于第一电压信号和第二电压信号的直流分量而饱和的情况发生。

根据本申请记载的信号生成装置和信号读取系统，通过用高阻抗电阻或电容器或它们的组合电路相同地构成各阻抗元件，能以简单的结构可靠地生成第一电压信号和第二电压信号。

根据本申请记载的信号生成装置和信号读取系统，由于一对电极部的各个电极连接(配置)到单独形成的第一屏蔽电缆和第二屏蔽电缆的自由端侧，因此该一对电极能安装在通信路径的长度方向上的不同位置(分别是容易安装的任意位置)。

根据本申请记载的信号生成装置和信号读取系统，通过执行将电流检测探针安装在一对包覆导线的长边方向的任意部位(夹持型的情况下进行夹持)的简单作业，就能生成能够产生代码指定用信号的单端信号，该代码指定用信号能够指定由经由一对包覆导线传输的逻辑信号所表示的代码。因此，通过设置能够基于单端信号生成代码指定用信号的装置，能生成代码指定用信号，能基于所生成的代码指定用信号指定由逻辑信号表示的代码，并且能指定由所指定的代码的串构成的代码串。因此，无论是一对包覆导线上没有配置连接器，还是一对包覆导线上配置有连接器，都能通过在一对包覆导线的任意位置读取逻辑信号来指定代码和代码串。

附图说明

图1是示出信号读取系统1的结构的结构图。

图2是示出信号生成装置2的结构的结构图。

图3是示出差动放大电路41的另一结构的电路图。

图4是示出差动放大电路41的另一结构的电路图。

图5是示出图2的波形整形电路42的结构和信号生成部14的结构的电路图。

图6是用于说明包括图5的波形整形电路42和信号生成部14的信号生成装置2的动作的波形图。

图7是示出波形整形电路42的另一结构和信号生成部14的另一结构的电路图。

图8是用于说明包括图7中的波形整形电路42和信号生成部14的信号生成装置2的动作的波形图。

图9是另一波形整形电路42的电路图。

图10是另一波形整形电路42的电路图。

图11是用于说明另一波形整形电路42的说明图。

图12是用于说明另一波形整形电路42的说明图。

图13是另一波形整形电路42的电路图。

图14是另一波形整形电路42的电路图。

图15是另一波形整形电路42的电路图。

图16是另一波形整形电路42的电路图。

图17是另一波形整形电路42的电路图。

图18是另一波形整形电路42的电路图。

图19是图5的开关42f以负逻辑进行动作的结构下的波形整形电路42的电路图。

图20是图7的开关42f以负逻辑进行动作的结构下的波形整形电路42的电路图。

图21是图9的开关42f以负逻辑进行动作的结构下的波形整形电路42的电路图。

图22是图10的开关42f以负逻辑进行动作的结构下的波形整形电路42的电路图。

图23是删除了图5的第四阻抗元件42e后的结构的波形整形电路42的电路图。

图24是删除了图7的第四阻抗元件42e后的结构的波形整形电路42的电路图。

图25是删除了图9的第四阻抗元件42e后的结构的波形整形电路42的电路图。

图26是删除了图10的第四阻抗元件42e后的结构的波形整形电路42的电路图。

图27是删除了图13的第四阻抗元件42e后的结构的波形整形电路42的电路图。

图28是删除了图14的第四阻抗元件42e后的结构的波形整形电路42的电路图。

图29是删除了图15的第四阻抗元件42e后的结构的波形整形电路42的电路图。

图30是删除了图16的第四阻抗元件42e后的结构的波形整形电路42的电路图。

图31是用于说明将信号生成装置2连接到包覆导线La和Lb的结构的结构图。

图32是用于说明将信号生成装置2连接到包覆导线La和Lb的另一结构的结构图。

图33是用于说明信号生成装置2通过电流检测探针PLc、PLd连接到包覆导线La和Lb的结构的结构图。

具体实施方式

下面将参照附图描述信号生成装置和信号读取系统的实施方式。

该信号生成装置基于通过由一对包覆导线构成的通信路径传输来的双线差动电压方式的逻辑信号，来生成能够指定与该逻辑信号相对应的代码的代码指定用信号。此外，该信号读取系统基于由信号生成装置生成的代码指定用信号来指定与上述逻辑信号相对应的代码，并且还指定由指定的代码构成的代码串，该信号读取系统将遵循“CAN协议”、“CANFD”和“FlexRay(注册商标)”等各种通信协议的各种“双线差动电压方式的逻辑信号”、遵循能够通过“LVDS”进行小振幅低功耗通信的各种通信协议的各种“双线差动电压方式的逻辑信号”作为对象。在这种情况下，在“CAN协议”和“CANFD”的“CAN通信用的串行总线”中，“高电位侧信号线(CANH)/低电位侧信号线(CANL)”相当于“用于传输逻辑信号的一对包覆导线”，在“FlexRay通信用的串行总线”中，“正侧信号线(BP)/负侧信号线(BM)”相当于“用于传输逻辑信号的一对包覆导线”，并且在“通过LVDS进行通信的串行总线”中，“正逻辑侧信号线/负逻辑侧信号线”相当于“用于传输逻辑信号的一对包覆导线”。此外，由于该信号读取系统具有指定与上述逻辑信号相对应的代码和代码串的功能，因此结果是也可以作为检测通信路径上传输的逻辑信号的分析器起作用，并且在构成为将检测到的代码串存储在存储器中时，还可以作为记录装置(记录器)起作用。

作为示例，以下将举例描述信号生成装置和信号读取系统，其以“CAN通信用的串行总线”为对象，配置在通过从CAN通信用的串行总线(通信路径)获取各种CAN帧(由双线差动电压方式的逻辑信号表示的代码串(以下也称为代码串))来进行动作的各种电子设备和串行总线之间使用。具体地，作为一个示例，说明从配置在汽车上的通信路径读取逻辑信号并且在外部设备(CAN通信兼容设备)中执行利用对应的代码串(CAN帧)的各种处理的示例。

图1所示的信号读取系统1是“信号读取系统”的一个示例，包括信号生成装置2(“信号生成装置”的一个示例)和编码装置3(“编码装置”的一个示例)。该信号读取系统1构成为能够从设置在汽车上的CAN通信用的串行总线SB(“通信路径”的一个示例)读取CAN帧(“经由通信路径传输来的逻辑信号”的一个示例)，并且将与读取到的CAN帧相同的CAN帧Cs(“对应于逻辑信号的代码串”的一个示例)输出到各种CAN通信兼容设备(所谓的CAN总线分析器)。

在这种情况下，当通过串行总线SB遵循CAN协议进行通信时，如图2所示，表示构成CAN帧(代码串)的各个代码的逻辑信号Sa作为差动信号进行传输，该差动信号是被传输至串行总线SB的两条信号线中的作为CAN高电平(CANH)的信号线的包覆导线La的电压信号的电压Va(以下，为了容易理解，该电压信号本身也被称为电压信号Va)与被传输至两条信号线中的作为CAN低电平(CANL)的信号线的包覆导线Lb的电压信号的电压Vb(以下，为了容易理解，也将该电压信号本身称为电压信号Vb)之间的电位差(Va-Vb)。

由于通过串行总线SB传输逻辑信号Sa的传输原理是公知的，因此省略详细描述，但是将简单描述CAN高电平(CANH)的电压信号Va和CAN低电平(CANL)的电压信号Vb的规格。如图6所示，电压信号Va、Vb是从作为基准的电压(+2.5V)反向变化的电压信号，当电压信号Va是该基准电压时，电压信号Vb也在相同的期间内成为相同的基准电压，对于在电位差(Va-Vb)为零(最小)的这一期间内传输的CAN帧，将构成该CAN帧的代码Cs(逻辑值)表示为“1”。另一方面，当电压信号Va是高于该基准电压的规定电压(+3.5V)时，电压信号Vb在相同期间内反而成为低于基准电压的另一规定电压(+1.5V)，对于在电位差(Va-Vb)变为最大的这一期间内传输的CAN帧，将构成该CAN帧的代码Cs(逻辑值)表示为“0”。此外，省略了用于在串行总线SB中传输差动信号的达到基准电位的信号线“SG”、被配置为用于传输差动信号以外的用途的信号线和电力线等的图示和描述。

如图2所示，信号生成装置2包括电极部11a、11b、阻抗元件12a、12b、差动放大部13和信号生成部14。此外，如图6所示，信号生成装置2基于通过由一对包覆导线La、Lb(在下文中，在没有特别区分时，也称为“包覆导线L”)构成的串行总线SB传输来的双线差动电压方式的逻辑信号Sa(具体而言，包覆导线La侧的电压信号Va和包覆导线Lb侧的电压信号Vb)，生成能够指定与电压信号Va、Vb相对应的代码Cs(与电位差(Va-Vb)即差动信号相对应的代码Cs(“1”或“0”))的代码指定用信号Sf。

电极部11a、11b结构相同，具备电极21和屏蔽件22。各电极部11a、11b构成为可安装到包覆导线La、Lb中的任意一个上，或可从包覆导线La、Lb中的任意一个拆下。为了便于理解，如图1和图2所示，电极部11a安装在包覆导线La上，并且电极部11b安装在包覆导线Lb上。此外，电极部11a、11b被构成为在安装到相应的包覆导线L上的状态下，电极21与该包覆导线L的绝缘覆盖部(以下简称为“覆盖部”)接触(抵接)。通过这种结构，电极部11a、11b的每个电极21不与相对应的包覆导线La、Lb的金属部分(芯线)接触，在非接触状态(即，金属非接触的状态)下电容耦合。此外，在各电极部11a、11b安装在相应的包覆导线La、Lb上的状态下，屏蔽件22将包覆导线La、Lb的覆盖部中与电极21接触的接触部和该电极21一并覆盖，从而防止电极21与相应的包覆导线La的金属部以外的金属部电容耦合。

本示例中作为一个示例，阻抗元件12a(以下也称为第一阻抗元件12a)构成为包括电阻31a和与电阻31a并联连接的电容器32a，并且阻抗元件12b(以下也称为第二阻抗元件12b)构成为包括电阻31b(与电阻31a的电阻值相同)和与电阻31b并联连接的电容器32b(与电容器32a的电容值相同)。在作为第一阻抗元件的阻抗元件12a中，电阻31a由具有高电阻值的电阻(至少几MΩ左右的高阻抗电阻)构成，其一端(阻抗元件12a的一端)通过屏蔽电缆(同轴电缆)CBa(以下也称为第一屏蔽电缆CBa)的芯线连接到电极部11a的电极21(以下也称为其中一个电极21)，另一端(阻抗元件12a的另一端)连接到信号生成装置2中的基准电位的部位(接地G)。在作为第二阻抗元件的阻抗元件12b中，电阻31b由具有高电阻值的电阻(至少几MΩ左右的高阻抗电阻)构成，其一端(阻抗元件12b的一端)通过屏蔽电缆(同轴电缆)CBb(以下也称为第二屏蔽电缆CBb)的芯线连接到电极部11b的电极21(以下也称为另一个电极21)，另一端(阻抗元件12b的另一端)连接到接地G。屏蔽电缆CBa的屏蔽件的电极部11a侧的端部连接到电极部11a的屏蔽件22，并且阻抗元件12a侧的端部连接到接地G。屏蔽电缆CBb的屏蔽件的电极部11b侧的端部连接到电极部11b的屏蔽件22，并且阻抗元件12b侧的端部连接到接地G。

通过这种结构，阻抗元件12a在两端之间产生第一电压信号Vc1，其电压根据传输到与电极部11a的电极21电容耦合的其中一根包覆导线La的电压信号Va的电压Va而变化(当电压Va是上述基准电压时变为低电压，并且当电压Va是上述高电压的规定电压时变为高电压)。此外，阻抗元件12b在两端之间产生第二电压信号Vc2，其电压根据传输到与电极部11b的电极21电容耦合的另一根包覆导线Lb的电压信号Vb的电压Vb而变化(当电压Vb是上述基准电压时变为高电压，并且当电压Vb是上述低电压的规定电压时变为低电压)。由于第一电压信号Vc1和第二电压信号Vc2都是通过电容耦合检测到的信号，因此它们是直流电平(直流分量)根据电压信号Va、Vb的变化(电压信号Va、Vb的脉冲长度的变化、该脉冲密度的变化)而变化的信号。

此外，阻抗元件12a和12b不限于上述结构(电阻31a和电容器32a的并联电路、电阻31b和电容器32b的并联电路)。例如，它可以仅由电阻31a或电阻31b的电路或仅由电容器32a或电容器32b的电路构成。电容器32a、32b能由分立式元器件构成，或者能由用于将阻抗元件12a、12b与相应的电极21进行连接的屏蔽电缆(同轴电缆)CBa、CBb的布线电容(在芯线和屏蔽件之间形成的电容)构成。

差动放大部13被输入第一电压信号Vc1和第二电压信号Vc2，并输出电压根据各电压信号Vc1、Vc2之间的差分电压(Vc1-Vc2)而变化的单端信号Vd。

具体地说，差动放大部13如图2所示，具备差动放大电路41及波形整形电路42，差动放大电路41及波形整形电路42如后所述不具有变压器而主要由运算放大器或比较器构成，从而构成为无变压器差动放大部。另外，在本例中作为一例，差动放大电路41包括在正电源电压Vcc和负电源电压Vee(例如±10V)下进行动作的三个运算放大器41a、41b、41c以及七个电阻41d、41e、41f、41g、41h、41i、41j，整体构成为仪表放大器。在该差动放大电路41中，运算放大器(第一运算放大器)41a的非反相输入端子连接到阻抗元件12a的一端，并且在反相输入端子和输出端子之间连接有电阻41d(反馈电阻)。在运算放大器(第二运算放大器)41b中，非反相输入端子连接到阻抗元件12b的一端，并且在反相输入端子和输出端子之间连接有电阻41e(电阻值与电阻41d相同的反馈电阻)。此外，运算放大器41a和运算放大器41b的各反相输入端子经由电阻41f(运算放大器41a和运算放大器41b共用的输入电阻)进行连接。在运算放大器(第三运算放大器)41c中，反相输入端子经由电阻41g(其中一个输入电阻)连接到运算放大器41a的输出端子，非反相输入端子经由电阻41h(电阻值与电阻41g相同的另一个输入电阻)连接到运算放大器41b的输出端子，在反相输入端子和输出端子之间连接有电阻41i(反馈电阻)，并且反相输入端子经由电阻41j(电阻值与电阻41i相同)连接到接地G，从而作为对从各运算放大器41a、41b输出的输出信号之间的差分进行放大并输出的差动放大器起作用。

通过这种结构，差动放大电路41以由各电阻41d、41e、41f、41g、41i的电阻值规定的公知放大率来反相放大电压信号Vc1、Vc2的差分电压(Vc1-Vc2)，并输出差分信号Vd0作为电压信号。该差分信号Vd0是在串行总线SB中传输构成CAN帧(代码串)的代码Cs(“1”)的期间中(当电压Va和Vb都是基准电压时)变为高电位侧电压，在传输构成CAN帧的代码Cs(“0”)的期间中(当电压Va是高电压的规定电压并且电压Vb是低电压的规定电压时)变为低电位侧电压的电压信号。此外，如上所述，各个电压信号Vc1、Vc2都是直流电平根据电压信号Va、Vb的变化而变化的信号，因此，尽管该直流电平的变化在差动放大电路41中减小，基于电压信号Vc1、Vc2生成的差分信号Vd0仍然是直流电平(直流分量)变化的信号。

该差动放大电路41采用连接到运算放大器41a和运算放大器41b的各个反相输入端子的输入电阻是共用的一个电阻41f的结构(仪表放大器的结构)，但是不限于该结构，例如，如图3所示，也可以采用这样的配置，其中电阻41fa作为单独的输入电阻连接到运算放大器41a的反相输入端子，该反相输入端子经由该电阻41fa连接到接地G，并且电阻41fb(电阻值与电阻41fa相同)作为单独的输入电阻连接到运算放大器41b的反相输入端子，并且该反相输入端子经由该电阻41fb连接到接地G。即使在这种结构中，差动放大电路41也以由各个电阻41d、41e、41fa、41fb、41g和41i的电阻值规定的公知放大率来放大上述差分电压(Vc1-Vc2)，并输出差分信号Vd0。

此外，在图3所示的上述差动放大电路41中，运算放大器41a和运算放大器41b不仅放大各个电压信号Vc1和Vc2的交流分量，还放大各个电压信号Vc1和Vc2的直流分量，因此，当该直流分量较大时，从运算放大器41a和运算放大器41b的各个输出端子输出的输出信号有时会饱和。为了减少该输出信号的饱和，也可以如图4所示的差动放大电路41那样，采用将电容器41k与连接在运算放大器41a的反相输入端子与接地G(基准电位)之间的电阻41fa串联连接，并且将电容器41m与连接在运算放大器41b的反相输入端子与接地G之间的电阻41fb串联连接的结构。由于具有这种结构的运算放大器41a和运算放大器41b作为仅放大和输出各电压信号Vc1和Vc2的交流分量而不放大直流分量的交流放大器起作用，因此能大幅减少从输出端子输出的输出信号由于各电压信号Vc1和Vc2的直流分量而饱和的情况发生。

波形整形电路42中，输入差分信号Vd0，并且将该差分信号Vd0整形(波形整形)为单端信号Vd并输出，该单端信号Vd具有与差分信号Vd0的交流分量的峰-峰电压(峰峰电压)相等的峰-峰电压(峰峰电压)，并且其高电位侧电压(高电压期间的电压)和低电位侧电压(低电压期间的电压)中的任一方的电压被规定为预先规定的目标恒定电压Vtg。通过这种结构，波形整形电路42也可以被称为将单端信号Vd的上述任一方的电压固定在信号的基准电位(峰峰电压为零伏时的电压，在本实施方式中为目标恒定电压Vtg)的基准电位固定电路。

作为一个示例，如图5所示，波形整形电路42具备输入有差分信号Vd0的输入部42a；输出单端信号Vd的输出部42b；电容器42c；第三阻抗元件42d；不包含二极管的由串联连接的第四阻抗元件42e和开关42f构成的串联电路SC；以及开关控制电路SWC，该开关控制电路SWC包括比较器等，并且输出将开关42f从导通状态转换到断开状态、或者从断开状态转换到导通状态的控制脉冲信号Vct。

具体而言，电容器42c的一个端部连接到输入部42a，并且另一个端部连接到输出部42b。作为一个示例，第三阻抗元件42d由电阻(由一个电阻或由串联或并联连接多个电阻而构成的电阻电路)构成，一个端部连接到电容器42c的另一个端部，将目标恒定电压Vtg施加到另一个端部，并且将目标恒定电压Vtg提供给电容器42c的另一个端部(和输出部42b)。此外，目标恒定电压Vtg被预先规定为低于正电源电压Vcc且高于负电源电压Vee的任意一个恒定电压。作为最简单的结构，第三阻抗元件42d如上所述能仅由电阻构成，但是不限于该结构。虽然未图示出，但是第三阻抗元件42d可以构成为将电感器与电阻一起使用，或者可以使用电感器代替电阻。在第三阻抗元件42d中，整体的阻抗值(当仅由电阻构成时为电阻值)被规定为大于第四阻抗元件42e的阻抗值(当仅由电阻构成时为电阻值)的值(例如，当仅由电阻构成时，大约几kΩ至几百kΩ)。

如图5所示，串联电路SC由串联连接的第四阻抗元件42e和开关42f构成，并且一个端部连接到电容器42c的另一个端部(和输出部42b)，并且将目标恒定电压Vtg施加到另一个端部。根据该结构，当开关42f根据从开关控制电路SWC输出的控制脉冲信号Vct转换到导通状态时，串联电路SC将目标恒定电压Vtg施加到电容器42c的另一个端部(和输出部42b)，并且当转换到断开状态时，串联电路SC停止将目标恒定电压Vtg施加到电容器42c的另一个端部(和输出部42b)。

如果开关42f是在导通状态下具有低阻抗，并且能够经由第四阻抗元件42e(例如，电阻值相对于第三阻抗元件42d整体的电阻值足够小的电阻)将施加在串联电路SC的另一个端部上的目标恒定电压Vtg施加到输出部42b的半导体开关，则开关42f能由模拟开关、双极晶体管和场效应晶体管等各种半导体开关构成。另外，在本示例中，作为一个示例，开关42f被构成为当控制脉冲信号Vct处于高电位时转换为导通状态，并且当控制脉冲信号Vct处于低电位时转换为断开状态(以所谓的正逻辑(高电平有效)动作)。

本示例中，作为一个示例，第四阻抗元件42e由电阻构成，该电阻被规定为足够低的电阻值，以使得能在开关42f处于导通状态时，将施加在另一端的目标恒定电压Vtg以低阻抗提供给电容器42c的另一个端部(和输出部42b)。其中，第四阻抗元件42e的电阻值被规定为如下程度的电阻值(例如，十几Ω到几十Ω左右的电阻值)：即使当开关42f处于导通状态(提供目标恒定电压Vtg的状态)时，电容器42c的另一个端部的电压也会在差分信号Vd0下降或上升时受到其电压变化的影响而从目标恒定电压Vtg发生稍微变动(当差分信号Vd0下降时会瞬间稍微降低，或者当差分信号Vd0上升时会瞬间稍微升高)。作为最简单的结构，第四阻抗元件42e能由如图5所示的一个电阻构成，但是也可以由串联或并联连接的多个电阻构成。虽然未图示出，但是第四阻抗元件42e可以构成为将电感器与电阻一起使用，或者可以使用电感器代替电阻。此外，串联电路SC中的第四阻抗元件42e和开关42f的排列顺序可以与图5所示的排列顺序相反。

开关控制电路SWC被构成为不包括二极管，并且在图5所示的结构中，如图6所示，输出控制脉冲信号Vct，该控制脉冲信号Vct在输入到输入部42a的差分信号Vd0的交流分量Vd0_ac(参见图6)的低电压期间T_L中为高电位(高电平。例如，后述的比较器42g的正电源电压Vcc附近的电压电平)以使开关42f转换到导通状态，并且在交流分量Vd0_ac的高电压期间T_H中为低电位(低电平。例如，后述比较器42g的负电源电压Vee附近的电压电平)以使开关42f转换到断开状态。

具体地说，如图5所示，开关控制电路SWC包括在正电源电压Vcc和负电源电压Vee下进行动作的一个比较器42g和输出直流恒定电压(偏置电压)Vbi1(≠0伏)的一个基准电源42h。此外，基准电源42h的负极侧连接到目标恒定电压Vtg，从而从正极侧输出将直流恒定电压Vbi1与目标恒定电压Vtg相加而获得的电压(Vtg+Vbi1)作为基准电压(第一基准电压)Vr1。直流恒定电压Vbi1被规定为差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp(参见图6)的例如百分之几到百分之十几的电压值。因此，基准电压Vr1被规定为略高于目标恒定电压Vtg的电压。比较器42g被构成为通过将反相输入端子连接到电容器42c的另一个端部，并且将基准电压Vr1输入到非反相输入端子，从而从输出端子输出上述控制脉冲信号Vct。

说明当开关42f根据该控制脉冲信号Vct在交流分量Vd0_ac中的低电压期间T_L转换为导通状态，并且在交流分量Vd0_ac中的高电压期间T_H转换为断开状态时波形整形电路42的动作。在图6中，为了便于理解，图示了差分信号Vd0的直流分量A在差分信号Vd0的交流分量Vd0_ac的一个周期内较大变动的状态下的差分信号Vd0，但实际上，由于像商用频率那样小于100Hz的低频噪声的叠加，直流分量A相对于交流分量Vd0_ac的一个周期(通常为几μs以下)在足够长的周期内变动。因此，以直流分量A在差分信号Vd0的交流分量Vd0_ac的一个周期内几乎恒定来进行说明。此外，交流分量Vd0_ac的峰-峰电压用标号Vp来表示，高电压期间T_H中的差分信号Vd0的电压值比直流分量A高出电压Vp1，并且低电压期间T_L中的差分信号Vd0的电压值比直流分量A低了电压Vp2。此外，忽略在单端信号Vd中产生的下陷。

首先，在开关42f处于导通状态的低电压期间T_L中，经由第四阻抗元件42e以低阻抗从串联电路SC提供目标恒定电压Vtg，从而如图6所示，电容器42c的另一个端部(和输出部42b)的电压即单端信号Vd被规定为目标恒定电压Vtg。此外，施加差分信号Vd0的电容器42c的一个端部(输入部42a侧的端部)的电压由于处于低电压期间T_L，因此该电压为电压(A-Vp2)。因此，电容器42c在以规定为目标恒定电压Vtg的另一个端部的电压为基准而将一个端部侧的电压设为正电压时，被充电到电压(A-Vp2-Vtg)。

当从上述状态变为开关42f处于断开状态的高电压期间T_H时，停止从串联电路SC提供目标恒定电压Vtg，并且电容器42c的一个端部(输入部42a侧的端部)的电压变为电压(A+Vp1)。因此，电容器42c的另一个端部(和输出部42b)的电压变为从电压(A+Vp1)减去电压(A-Vp2-Vtg)而获得的电压(A+Vp1-(A-Vp2-Vtg))，即电压(Vp1+Vp2+Vtg)。电压(Vp1+Vp2)是交流分量Vd0_ac的峰-峰电压Vp。因此，如图6所示，电容器42c的一个端部(输入部42a侧的端部)的电压即电压(Vp1+Vp2+Vtg)，也就是单端信号Vd被规定为电压(Vp+Vtg)。

因此，图5所示的波形整形电路42通过开关控制电路SWC交替地将开关42f转换为导通状态和断开状态，从而如图6所示，将差分信号Vd0(峰-峰电压Vp的交流分量Vd0_ac上叠加了直流分量A的信号)整形(波形整形)为单端信号Vd，并且从输出部42b输出，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其低电位侧电压(低电压期间T_L中的电压)被规定为目标恒定电压Vtg。也就是说，波形整形电路42具有去除叠加在差分信号Vd0上的直流分量A(即，去除低频噪声)的功能。因此，该波形整形电路42输出电压对应于构成CAN帧的代码Cs的变化而变化的信号即单端信号Vd，该单端信号Vd在该代码Cs为“0”的期间，信号的电压变为低电位(目标恒定电压Vtg)，并且在该代码Cs为“1”的期间，信号的电压变为高电位。

接下来，对开关控制电路SWC的比较器42g输出上述控制脉冲信号Vct的动作进行说明。

当交流分量Vd0_ac从低电压期间T_L切换到高电压期间T_H时(当交流分量Vd0_ac上升时)，通过第四阻抗元件42e从串联电路SC以低阻抗施加目标恒定电压Vtg的输出部42b的电压(电容器42c的另一个端部的电压，即单端信号Vd的电压)受到该交流分量Vd0_ac的电压变化的影响，从目标恒定电压Vtg瞬时上升，并超过基准电压Vr1。因此，如图6所示，比较器42g将控制脉冲信号Vct从高电位转变到低电位。在这种情况下，由于在串联电路SC中开关42f转换到断开状态，所以停止由串联电路SC向输出部42b施加目标恒定电压Vtg，并且单端信号Vd的电压变为电压(Vp+Vtg)。结果，此后，单端信号Vd的电压保持在高于基准电压Vr1的状态。在交流分量Vd0_ac的低电压期间T_L中，如上所述，单端信号Vd的电压变为目标恒定电压Vtg，并且比较器42g的反相输入端子也变为该目标恒定电压Vtg。然而，由于输入到比较器42g的非反相输入端子的基准电压Vr1(＝Vtg+Vbi1)是高于该目标恒定电压Vtg的电压(不是相同的电压)，所以比较器42g继续输出高电位的控制脉冲信号Vct(即，继续从串联电路SC向输出部42b施加目标恒定电压Vtg)。

当交流分量Vd0_ac从高电压期间T_H切换到低电压期间T_L时(当交流分量Vd0_ac下降时)，单端信号Vd的电压随着交流分量Vd0_ac的电压下降而从电压(Vp+Vtg)下降到低于基准电压Vr1。因此，如图6所示，比较器42g将控制脉冲信号Vct从低电位变为高电位。在这种情况下，串联电路SC中的开关42f转换到导通状态。因此，串联电路SC开始将目标恒定电压Vtg施加到输出部42b，然后将单端信号Vd的电压维持在低于基准电压Vr1的目标恒定电压Vtg。

作为一个示例，如图5所示，信号生成部14包括在正电源电压Vcc和负电源电压Vee下进行动作的一个比较器14a和输出直流恒定电压(偏置电压)Vbi2(≠0伏)的一个基准电源14b。此外，基准电源14b的负极侧连接到目标恒定电压Vtg，从而从正极侧输出将直流恒定电压Vbi2与目标恒定电压Vtg相加而获得的电压(Vtg+Vbi2)作为阈值电压Vth。直流恒定电压Vbi2被规定为差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp的例如百分之几到百分之十几的电压值。因此，阈值电压Vth被规定为略高于目标恒定电压Vtg的电压。此外，阈值电压Vth和上述的基准电压Vr1之间的大小关系可以相同，也可以是任一方较高的状态(图6中，作为一个示例，处于基准电压Vr1略高于阈值电压Vth的状态)。

比较器14a中，非反相输入端子连接到输出部42b，并且阈值电压Vth被输入到反相输入端子，通过将从输出部42b输出的单端信号Vd与阈值电压Vth进行比较并将其进行二值化，从而从输出端子输出代码指定用信号Sf。如上所述，由于阈值电压Vth被规定为比目标恒定电压Vtg稍高的电压，因此，如图6所示，具备该比较器14a的信号生成部14将单端信号Vd(峰-峰电压为电压Vp且其低电位侧电压被规定为目标恒定电压Vtg的信号)用阈值电压Vth可靠地二值化，生成并输出代码指定用信号Sf，该代码指定用信号Sf在构成经由串行总线SB传输来的CAN帧的代码Cs为“1”的期间内为高电位(比较器14a的最大输出电压)，在该代码Cs为“0”的期间内为低电位(比较器14a的最小输出电压)。

如上所述，目标恒定电压Vtg被规定为低于正电源电压Vcc且高于负电源电压Vee的任意一个恒定电压，但是在图5所示的结构的波形整形电路42和信号生成部14中，目标恒定电压Vtg通常被规定为信号生成装置2中的接地G的电位(零伏)。因此，波形整形电路42输出单端信号Vd，该单端信号Vd的峰-峰电压为Vp，并且该单端信号Vd的低电位侧电压被规定为目标恒定电压Vtg(零伏)。

此外，波形整形电路42不限于上述的图5的结构，即，输入差分信号Vd0，并且将该差分信号Vd0整形(波形整形)为单端信号Vd后输出，该单端信号Vd具有与差分信号Vd0的交流分量的峰-峰电压Vp相等的峰-峰电压Vp，并且该单端信号Vd的低电位侧电压(低电压期间T_L的电压，底电压)被规定为目标恒定电压Vtg。例如，也能如图7所示那样构成波形整形电路42，从而整形(波形整形)为单端信号Vd后输出，该单端信号Vd具有与差分信号Vd0的交流分量的峰-峰电压Vp相等的峰-峰电压Vp，并且该单端信号Vd的高电位侧电压(高电压期间T_H的电压，顶电压)被规定为目标恒定电压Vtg。

下面，说明图7所示的波形整形电路42和信号生成部14。另外，对于与图5所示的波形整形电路42和信号生成部14相同的结构，标注相同的标号，省略重复的说明。

作为一个示例，波形整形电路42具备被输入差分信号Vd0的输入部42a；输出单端信号Vd的输出部42b；电容器42c；第三阻抗元件42d；不包含二极管的由第四阻抗元件42e和开关42f构成的串联电路SC；以及开关控制电路SWC，该开关控制电路SWC包括比较器等，并且输出将开关42f从导通状态转换到断开状态、或者从断开状态转换到导通状态的控制脉冲信号Vct。

具体地说，如图7所示，作为一个示例，第三阻抗元件42d包括一个电阻(其一个端部连接到电容器42c的另一个端部，并且目标恒定电压Vtg被施加到另一个端部的电阻)。

如图7所示，开关控制电路SWC包括在正电源电压Vcc和负电源电压Vee下进行动作的一个比较器42g和输出直流恒定电压(偏置电压)Vbi1的一个基准电源42h。此外，基准电源42h的正极侧连接到目标恒定电压Vtg，从而从负极侧输出目标恒定电压Vtg减去直流恒定电压Vbi1而获得的电压(Vtg－Vbi1)作为基准电压Vr1。由于直流恒定电压Vbi1被规定为峰-峰电压Vp的例如百分之几到百分之十几的电压值，因此基准电压Vr1被规定为略低于目标恒定电压Vtg的电压。此外，如图8所示，比较器42g中，通过非反相输入端子连接到电容器42c的另一个端部，并且基准电压Vr1被输入到反相输入端子，从而输出控制脉冲信号Vct，该控制脉冲信号Vct在差分信号Vd0的交流分量Vd0_ac中的低电压期间T_L为低电位以使开关42f转换到断开状态，并且在交流分量Vd0_ac中的高电压期间T_H为高电压以使开关42f转换到导通状态。

说明当开关42f根据该控制脉冲信号Vct在交流分量Vd0_ac中的低电压期间T_L转换到断开状态，并且在交流分量Vd0_ac中的高电压期间T_H转换为导通状态时波形整形电路42的动作。在图8中，为了便于理解，图示了差分信号Vd0的直流分量A在差分信号Vd0的交流分量Vd0_ac的一个周期内大幅变动的状态下的差分信号Vd0，然而实际上，直流分量A相对于交流分量Vd0_ac的一个周期(通常为几μs以下)在足够长的周期内变动。因此，说明直流分量A在差分信号Vd0的交流分量Vd0_ac的一个周期内几乎是恒定的情况。此外，交流分量Vd0_ac的峰-峰电压用标号Vp表示，高电压期间T_H中的差分信号Vd0的电压值比直流分量A高出电压Vp1，并且低电压期间T_L中的差分信号Vd0的电压值比直流分量A低了电压Vp2。此外，忽略在单端信号Vd中产生的下陷。

首先，在开关42f处于导通状态的高电压期间T_H中，通过经由第四阻抗元件42e以低阻抗从串联电路SC提供目标恒定电压Vtg，电容器42c的另一个端部(和输出部42b)的电压即单端信号Vd如图8所示地被规定为目标恒定电压Vtg。此外，施加有差分信号Vd0的电容器42c的一个端部(输入部42a侧的端部)的电压因为在高电压期间T_H，所以该电压是电压(A+Vp1)。因此，电容器42c在以被规定为目标恒定电压Vtg的另一个端部的电压为基准而将一个端部侧的电压设为正电压时，被充电到电压(A+Vp1-Vtg)。

当开关42f从该状态变为断开状态的低电压期间T_L时，停止从串联电路SC提供目标恒定电压Vtg，并且电容器42c的一个端部(输入部42a侧的端部)的电压变为电压(A-Vp2)。因此，电容器42c的另一个端部(和输出部42b)的电压变为从电压(A-Vp2)减去电压(A+Vp1-Vtg)而获得的电压(A-Vp2-(A+Vp1-Vtg))，即电压(-(Vp1+Vp2)+Vtg)。电压(Vp1+Vp2)是交流分量Vd0_ac的峰-峰电压Vp。因此，如图8所示，电容器42c的一个端部(输入部42a侧的端部)的电压即电压(-(Vp1+Vp2)+Vtg)也就是单端信号Vd被规定为电压(-Vp+Vtg)。

因此，图7所示的波形整形电路42通过开关控制电路SWC交替地将开关42f转换为导通状态和断开状态，从而如图8所示，将差分信号Vd0(直流分量A叠加在峰-峰电压Vp的交流分量Vd0_ac上的信号)整形(波形整形)为单端信号Vd，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其高电位侧电压(高电压期间T_H的电压)被规定为目标恒定电压Vtg，也就是说，消除由于直流分量A的波动造成的影响并从输出部42b输出。因此，该波形整形电路42输出电压对应于构成CAN帧的代码Cs的变化而变化的信号即单端信号Vd，该单端信号Vd在该代码Cs为“0”的期间，信号的电压变为低电位，并且在该代码Cs为“1”的期间，信号的电压变为高电位(目标恒定电压Vtg)。

对开关控制电路SWC的比较器42g输出上述控制脉冲信号Vct的动作进行说明。

当交流分量Vd0_ac从高电压期间T_H切换到低电压期间T_L时(当交流分量Vd0_ac下降时)，通过第四阻抗元件42e从串联电路SC以低阻抗施加目标恒定电压Vtg的输出部42b的电压(电容器42c的另一个端部的电压，即单端信号Vd的电压)受到该交流分量Vd0_ac的电压变化的影响，从目标恒定电压Vtg瞬时下降到低于基准电压Vr1。因此，如图8所示，比较器42g将控制脉冲信号Vct从高电位变为低电位。在这种情况下，由于在串联电路SC中开关42f转换到断开状态，所以停止由串联电路SC向输出部42b施加目标恒定电压Vtg，并且单端信号Vd的电压变为电压(-Vp+Vtg)。结果，此后，单端信号Vd的电压维持低于基准电压Vr1的状态。在交流分量Vd0_ac的高电压期间T_H中，如上所述，单端信号Vd的电压变为目标恒定电压Vtg，并且比较器42g的非反相输入端子也变为该目标恒定电压Vtg。然而，由于输入到比较器42g的反相输入端子的基准电压Vr1(＝Vtg-Vbi1)是低于该目标恒定电压Vtg的电压(不是相同的电压)，所以比较器42g继续输出高电位的控制脉冲信号Vct(即，继续将目标恒定电压Vtg从串联电路SC施加到输出部42b)。

当交流分量Vd0_ac从低电压期间T_L切换到高电压期间T_H时(当交流分量Vd0_ac上升时)，单端信号Vd的电压随着交流分量Vd0_ac的电压上升而从电压(-Vp+Vtg)上升，并且超过基准电压Vr1。因此，如图8所示，比较器42g将控制脉冲信号Vct从低电位变为高电位。在这种情况下，串联电路SC中的开关42f转换到导通状态。因此，串联电路SC开始将目标恒定电压Vtg施加到输出部42b，然后单端信号Vd的电压维持在高于基准电压Vr1的目标恒定电压Vtg。

作为一例，如图7所示，信号生成部14具有一个比较器14a和一个基准电源14b而构成。此外，基准电源14b的正极侧连接到目标恒定电压Vtg，从而从负极侧输出从目标恒定电压Vtg减去直流恒定电压Vbi2而获得的电压(Vtg-Vbi2)作为阈值电压Vth。由于直流恒定电压Vbi2被规定为峰-峰电压Vp的例如百分之几到百分之十几的电压值，因此阈值电压Vth被规定为略低于目标恒定电压Vtg的电压。

比较器14a中，非反相输入端子连接到输出部42b，阈值电压Vth被输入到反相输入端子，并且通过将从输出部42b输出的单端信号Vd与阈值电压Vth进行比较并对其进行二值化，从输出端子输出代码指定用信号Sf。如上所述，由于阈值电压Vth被规定为比目标恒定电压Vtg稍低的电压，因此，如图8所示，具备该比较器14a的信号生成部14将单端信号Vd(峰-峰电压为电压Vp且其高电位侧电压规定为目标恒定电压Vtg的信号)用阈值电压Vth可靠地进行二值化，生成并输出代码指定用信号Sf，该代码指定用信号Sf在构成经由串行总线SB传输来的CAN帧的代码Cs为“1”的期间内为高电位(比较器14a的最大输出电压)，在该代码Cs为“0”的期间内为低电位(比较器14a的最小输出电压)。

在图7所示的结构的波形整形电路42和信号生成部14中，例如，当目标恒定电压Vtg被设为超过接地G的电位(零伏)且小于正电源电压Vcc的正的规定电压时，波形整形电路42输出单端信号Vd，该单端信号Vd具有峰-峰电压Vp并且其高电位侧电压被规定为该正的目标恒定电压Vtg。

此外，如图9所示的结构的波形整形电路42那样，图5中所示的波形整形电路42可以改变为这样的结构：具备电阻分压电路42k，从而使得比较器42g具有迟滞特性(将比较器42g作为迟滞比较器进行动作的结构)，该电阻分压电路42k包括串联连接的两个电阻42i和42j，该电阻分压电路42k的一个端部(电阻42i侧的端部)连接到比较器42g的输出端子，并且另一个端部(电阻42j侧的端部)被施加基准电压Vr2(第二基准电压)，并且将由基准电压Vr2和控制脉冲信号Vct的电压规定的分压电压作为基准电压Vr1输出到比较器42g的非反相输入端子。另外，对于与图5所示的波形整形电路42相同的结构，赋予相同的标号，省略重复的说明。

在该电阻分压电路42k中，电阻42i的电阻值被规定为相比于电阻42j的电阻值为足够大的值(例如，当电阻42j为几十kΩ时，电阻42i为几MΩ左右)。此外，在该电阻分压电路42k中，将从负极侧连接到目标恒定电压Vtg的基准电源42h输出的电压(Vtg+Vbi1。等于图5中的基准电压Vr1的电压)用作为基准电压Vr2(目标恒定电压Vtg附近的电压(在该示例中，略高于目标恒定电压Vtg的电压)，但不限于此，虽然未图示，也可以采用使用目标恒定电压Vtg附近的电压的另一个示例即低于(略低于)目标恒定电压Vtg的电压作为基准电压Vr2的结构，或者使用目标恒定电压Vtg本身作为基准电压Vr2的结构。

根据该结构，图9所示的结构的波形整形电路42中，当交流分量Vd0_ac从低电压期间T_L切换到高电压期间T_H时(当交流分量Vd0_ac上升时)，通过第四阻抗元件42e从串联电路SC以低阻抗施加目标恒定电压Vtg的输出部42b的电压(电容器42c的另一个端部的电压，即单端信号Vd的电压)受到该交流分量Vd0_ac的电压变化的影响，从目标恒定电压Vtg瞬时上升，并超过基准电压Vr1。在这种情况下，电阻分压电路42k将通过对高电位控制脉冲信号Vct和基准电压Vr2之间的差分电压(Vct-Vr2)进行分压而获得的电压Vdv与基准电压Vr2相加，作为基准电压(分压电压)Vr1输出。因此，该比较器42g与图5所示的比较器42g相比，当输出部42b的电压由于受到交流分量Vd0_ac的电压变化的影响而从目标恒定电压Vtg瞬时上升得更高(比图5所示的结构高出电压Vdv)时，将超过基准电压Vr1，从而将控制脉冲信号Vct从高电位变至低电位。

当交流分量Vd0_ac从高电压期间T_H切换到低电压期间T_L时(当交流分量Vd0_ac下降时)，单端信号Vd的电压随着交流分量Vd0_ac的电压下降而从电压(Vp+Vtg)下降，并且低于基准电压Vr1。在这种情况下，电阻分压电路42k将通过对低电位的控制脉冲信号Vct和基准电压Vr2之间的差分电压(Vct-Vr2)进行分压而获得的电压Vdv与基准电压Vr2相加，并作为基准电压(分压电压)Vr1输出。因此，该比较器42g与图5所示的比较器42g相比，当输出部42b的电压由于受到交流分量Vd0_ac的电压变化的影响而从目标恒定电压Vtg瞬时下降得更低(比图5所示的结构低了电压Vdv)时，将低于基准电压Vr1，从而将控制脉冲信号Vct从低电位变为高电位。

因此，在具有图9所示结构的波形整形电路42中，比较器42g在具有迟滞特性(与图5所示结构相比，输入到非反相输入端子的基准电压Vr1以基准电压Vr2为中心以±Vdv的迟滞宽度进行变化的迟滞特性)的状态下进行动作，并且输出控制脉冲信号Vct，因此，即使在输入到输入部42a的差分信号Vd0上叠加有一些噪声的状态下，也能够在减小该噪声的影响的同时，生成控制脉冲信号Vct。

图7所示的结构的波形整形电路42也可以如图10所示的结构的波形整形电路42那样变为如下结构：包括电阻分压电路42k，该电阻分压电路42k由串联连接的两个电阻42i和42j构成，该电阻分压电路42k的一个端部(电阻42i侧的端部)连接到比较器42g的输出端子，并且另一个端部(电阻42j侧的端部)连接到电容器42c的另一个端部(和输出部42b)，将由单端信号Vd的电压和控制脉冲信号Vct的电压规定的分压脉冲信号Vdp输出到比较器42g的非反相输入端子，使比较器42g具有迟滞特性。另外，对于与图7所示的波形整形电路42相同的结构，赋予相同的标号，省略重复的说明。此外，该电阻分压电路42k与图9所示的波形整形电路42的电阻分压电路42k相同地构成。

根据该结构，图10所示的结构的波形整形电路42中，当交流分量Vd0_ac从高电压期间T_H切换到低电压期间T_L时(当交流分量Vd0_ac下降时)，通过第四阻抗元件42e从串联电路SC以低阻抗施加目标恒定电压Vtg的输出部42b的电压(电容器42c的另一个端部的电压，即单端信号Vd的电压)受到该交流分量Vd0_ac的电压变化的影响，从目标恒定电压Vtg瞬时下降，并低于基准电压Vr1。在这种情况下，电阻分压电路42k将通过对高电位的控制脉冲信号Vct和单端信号Vd的电压之间的差分电压进行分压而获得的分压脉冲信号Vdp输出到比较器42g的非反相输入端子。因此，该比较器42g与图7所示的比较器42g相比，当单端信号Vd的电压(输出部42b的电压)由于受到交流分量Vd0_ac的电压变化的影响而从目标恒定电压Vtg瞬间降得更低(与图7的结构相比，降低了在电阻42j的两端之间产生的电压Vdv的量)时，输出到非反相输入端子的分压脉冲信号Vdp低于基准电压Vr1，并且控制脉冲信号Vct从高电位变为低电位。

当交流分量Vd0_ac从低电压期间T_L切换到高电压期间T_H时(当交流分量Vd0_ac上升时)，单端信号Vd的电压随着交流分量Vd0_ac的电压上升而从电压(-Vp+Vtg)上升，并且超过基准电压Vr1。在这种情况下，电阻分压电路42k将通过对低电位的控制脉冲信号Vct和单端信号Vd的电压之间的差分电压进行分压而获得的分压脉冲信号Vdp输出到比较器42g的非反相输入端子。因此，该比较器42g与图7所示的比较器42g相比，当单端信号Vd的电压(输出部42b的电压)从电压(-Vp+Vtg)瞬间上升得更高(比图7所示的结构高出在电阻42j的两端之间产生的电压Vdv)时，输出到非反相输入端子的分压脉冲信号Vdp超过基准电压Vr1，并使控制脉冲信号Vct从低电位变为高电位。

因此，即使在图10所示结构的波形整形电路42中，比较器42g也在具有迟滞特性(与图7的结构相比，当单端信号Vd的电压变化超过以基准电压Vr1为中心的±Vdv的迟滞宽度时，才将控制脉冲信号Vct的电位从高电位变化到低电位，或者从低电位变化到高电位的迟滞特性)的状态下进行动作，并输出控制脉冲信号Vct，因此，即使在输入到输入部42a的差分信号Vd0上叠加有一些噪声的状态下，也能够在减小噪声的影响的同时，生成控制脉冲信号Vct。

此外，在上述的图5、7、9和10所示的各个波形整形电路42中，用与比较器42g分开设置的开关42f来构成串联电路SC，然而，例如，如图11所示，图5和9所示的波形整形电路42也可以采用将内置有PNP型开集晶体管作为输出级的比较器用作为比较器42g的结构。在采用该结构的各个波形整形电路42中，如图11所示，将目标恒定电压Vtg通过第四阻抗元件42e提供给该输出级的晶体管的发射极端子，并且将与该晶体管的集电极端子连接的输出端子连接到输出部42b。因此，能使内置在比较器42g中的晶体管作为构成串联电路SC的开关42f起作用。

此外，例如，如图12所示，在图7和图10所示的波形整形电路42中也可以采用将内置NPN型开集晶体管作为输出级的比较器用作为比较器42g的结构。在采用该结构的各个波形整形电路42中，如图12所示，将目标恒定电压Vtg通过第四阻抗元件42e提供给该晶体管的发射极端子，并且将与该晶体管的集电极端子连接的输出端子连接到输出部42b。因此，能使内置在比较器42g中的晶体管作为构成串联电路SC的开关42f起作用。

通过采用该图11和图12所示的结构，开关42f可以省略，从而波形整形电路42的部件数量能相应地减少。

此外，作为上述图5和图9所示的各波形整形电路42中的串联电路SC的开关42f，还能使用三态逻辑IC。作为一个例子，在图13中示出了波形整形电路42，该波形整形电路42具有使用三态逻辑IC(以下也称为逻辑IC42f)作为图9中示出的波形整形电路42的开关42f的结构。另外，对于与图9所示的波形整形电路42相同的结构，赋予相同的标号，省略重复的说明。在该13所示的波形整形电路42中，将逻辑IC42f中对应于低电平的电压规定为目标恒定电压Vtg，将该目标恒定电压Vtg输入到逻辑IC42f的输入端子，逻辑IC42f的输出端子经由第四阻抗元件42e连接到输出部42b，并且将控制脉冲信号Vct输入到逻辑IC42f的控制输入端子。逻辑IC42f中，控制输入端子由正逻辑(高电平有效，当控制脉冲信号Vct处于高电位时输出目标恒定电压Vtg，并且当控制脉冲信号Vct处于低电位时使输出处于高阻抗状态)的逻辑IC构成。

当控制脉冲信号Vct为高电位时，逻辑IC42f将目标恒定电压Vtg输出到输出部42b，并且当控制脉冲信号Vct为低电位时，逻辑IC42f将输出转换到高阻抗状态，从而上述串联电路SC停止将目标恒定电压Vtg输出到输出部42b。

该图13中所示的波形整形电路42以与图9中所示的波形整形电路42相同的方式进行动作，并且如图6中所示，将差分信号Vd0整形(波形整形)为单端信号Vd并且从输出部42b输出，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其低电位侧电压(低电压期间T_L中的电压)被规定为目标恒定电压Vtg。因此，如图6所示，该波形整形电路42输出其电压对应于构成CAN帧的代码Cs的变化而变化的信号即单端信号Vd，该单端信号Vd在该代码Cs为“0”的期间，信号的电压变为低电位(目标恒定电压Vtg)，并且在该代码Cs为“1”的期间，信号的电压变为高电位。

此外，还能将三态逻辑IC用作图7和图10所示的各波形整形电路42中的串联电路SC的开关42f。作为一个例子，图14示出了波形整形电路42，该波形整形电路42具有使用逻辑IC42f(与图13所示的逻辑IC42f相同的正逻辑的逻辑IC)作为图10所示的波形整形电路42的开关42f的结构。另外，对于与图10所示的波形整形电路42相同的结构，赋予相同的标号，省略重复的说明。在该14所示的波形整形电路42中，将逻辑IC42f中对应于高电平的电压规定为目标恒定电压Vtg，将该目标恒定电压Vtg输入到逻辑IC42f的输入端子，将逻辑IC42f的输出端子经由第四阻抗元件42e连接到输出部42b，并且将控制脉冲信号Vct输入到逻辑IC42f的控制输入端子。

该图14中所示的波形整形电路42以与图10中所示的波形整形电路42相同的方式进行动作，并且如图8中所示，将差分信号Vd0整形(波形整形)为单端信号Vd并且从输出部42b输出，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其高电位侧电压(高电压期间T_H中的电压)被规定为目标恒定电压Vtg。因此，如图8所示，该波形整形电路42输出其电压对应于构成CAN帧的代码Cs的变化而变化的信号即单端信号Vd，该单端信号Vd在该代码Cs为“0”的期间，信号的电压变为低电位，并且在该代码Cs为“1”的期间，信号的电压变为高电位(目标恒定电压Vtg)。

通过采用该图13和图14所示的结构，能将集成电路中内置的输出缓冲器用作逻辑IC42f。

与图5、9、13所示的波形整形电路42同样，也能采用图15所示的波形整形电路42作为波形整形电路，该波形整形电路42将差分信号Vd0整形(波形整形)为单端信号Vd并且从输出部42b输出，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其低电位侧电压(低电压期间T_L的电压)被规定为目标恒定电压Vtg。与上述的图13所示的波形整形电路42同样，该波形整形电路42具有使用三态逻辑IC作为串联电路SC的开关42f的结构，因此，与图13所示的波形整形电路42进行比较来说明。另外，对于与图13所示的波形整形电路42相同的结构，赋予相同的标号，省略重复的说明。

图15所示的波形整形电路42包括:被输入差分信号Vd0的输入部42a；输出单端信号Vd的输出部42b；电容器42c；第三阻抗元件42d；串联电路SC，该串联电路SC由第四阻抗元件42e和作为开关42f的三态逻辑IC(以下也称为逻辑IC42f)构成；以及开关控制电路SWC，该开关控制电路SWC不包括二极管而由加法器42m等构成，并且输出控制脉冲信号Vct，该控制脉冲信号Vct将开关42f从导通状态转换为断开状态，或者从断开状态转换为导通状态。

除了加法器42m之外，开关控制电路SWC还包括电阻分压电路42n和偏置电压源42p。电阻分压电路42n包括串联连接的电阻，该电阻分压电路42n的一个端部连接到输出部42b，在另一个端部施加有目标恒定电压Vtg，对从输出部42b输出的单端信号Vd进行分压，并将其作为分压脉冲信号Vdp输出到加法器42m。作为一个示例，本示例的电阻分压电路42k由串联连接的两个电阻42n1和42n2构成，尽管未图示出，但是可以通过组合更多的电阻来构成。偏置电压源42p的负极侧连接到目标恒定电压Vtg，从而将产生的直流恒定电压(偏置电压)Vbi3(≠0伏)与目标恒定电压Vtg相加并输出到加法器42m。在这种情况下，预先规定电阻分压电路42n和偏置电压源42p的分压比和电压值，使得从加法器42m输出的控制脉冲信号Vct的振幅和直流电平符合后述的逻辑IC42f的控制输入端子的输入规格。

加法器42m被输入分压脉冲信号Vdp、以及直流恒定电压Vbi3和目标恒定电压Vtg的相加电压(Vbi3+Vtg)，将电压相加后，输出控制脉冲信号Vct(＝Vdp+Vbi3+Vtg)。由于该控制脉冲信号Vct是与通过对单端信号Vd进行分压而获得的分压脉冲信号Vdp相位相同的信号，因此该控制脉冲信号Vct是在交流分量Vd0_ac的低电压期间T_L中变为低电压，并且在交流分量Vd0_ac的高电压期间T_H中变为高电压的信号。也就是说，该图15中的控制脉冲信号Vct是与图6中所示的控制脉冲信号Vct相位相反的信号。

因此，图15的波形整形电路42中的串联电路SC不同于上述图13的波形整形电路42中构成串联电路SC的逻辑IC42f(控制输入端子为正逻辑(高电平有效。当控制脉冲信号Vct处于高电位时输出目标恒定电压Vtg的结构)的逻辑IC)，由控制输入端子为负逻辑(低电平有效。并且当控制脉冲信号Vct处于低电位时输出目标恒定电压Vtg的结构)的逻辑IC42f构成。

该图15中所示的波形整形电路42以与图5、9、13中所示的波形整形电路42相同的方式进行动作，并且如图6中所示，将差分信号Vd0整形(波形整形)为单端信号Vd并且从输出部42b输出，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其低电位侧电压(低电压期间T_L中的电压)被规定为目标恒定电压Vtg。因此，如图6所示，该波形整形电路42输出其电压对应于构成CAN帧的代码Cs的变化而变化的信号即单端信号Vd，该单端信号Vd在该代码Cs为“0”的期间，信号的电压变为低电位(目标恒定电压Vtg)，并且在该代码Cs为“1”的期间，信号的电压变为高电位。在该图15所示的波形整形电路42中，电阻分压电路42n除了具有对单端信号Vd进行分压的上述功能之外，还具有向电容器42c的另一个端部(和输出部42b)提供目标恒定电压Vtg的功能(与第三阻抗元件42d同样的功能)。因此，还能省略第三阻抗元件42d。

另外，作为构成图15所示的波形整形电路42的串联电路SC的逻辑IC42f，虽然未图示，但可以使用控制输入端子为正逻辑(高电平有效)的逻辑IC来代替上述控制输入端子为负逻辑(低电平有效)的逻辑IC的结构。根据该波形整形电路，基于图8所示的控制脉冲信号Vct，构成串联电路SC的逻辑IC42f在控制脉冲信号Vct为高电位时施加目标恒定电压Vct，在控制脉冲信号Vct为低电位时停止施加目标恒定电压Vtg，因此，如图8所示，能将差分信号Vd0整形(波形整形)为单端信号Vd并从输出部42b输出，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其高电位侧电压(高电压期间T_H的电压)规定为目标恒定电压Vtg。因此，该波形整形电路输出其电压对应于构成CAN帧的代码Cs的变化而变化的信号即单端信号Vd，该单端信号Vd在该代码Cs为“0”的期间，信号的电压变为低电位，并且在该代码Cs为“1”的期间，信号的电压变为高电位(目标恒定电压Vtg)。

此外，在图15所示的波形整形电路42和上述未示出的波形整形电路中，当从电阻分压电路42n输出的分压脉冲信号Vdp的振幅和直流电平符合逻辑IC42f的控制输入端子的输入规格时，如图16所示的波形整形电路42那样，能省略加法器42m和偏置电压源42p，仅由电阻分压电路42n构成开关控制电路SWC。在该波形整形电路42中，从电阻分压电路42n输出的分压脉冲信号Vdp直接作为控制脉冲信号Vct提供给逻辑IC42f的控制输入端子。

图16所示的波形整形电路42具有将控制输入端子为正逻辑(高电平有效)的逻辑IC用作构成串联电路SC的逻辑IC42f的结构，因此，如图8所示，将差分信号Vd0整形(波形整形)为单端信号Vd并且从输出部42b输出，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其高电位侧电压(高电压期间T_H的电压)被规定为目标恒定电压Vtg。

另外，虽然没有图示，也可以使用控制输入端子为负逻辑(低电平有效)的逻辑IC作为构成图16所示的波形整形电路42的串联电路SC的逻辑IC42f，来构成波形整形电路。该如图6所示，该波形整形电路将差分信号Vd0整形(波形整形)为单端信号Vd并从输出部42b输出，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰峰电压Vp相等的峰-峰电压Vp，并且其低电位侧电压(低电压期间T_L的电压)被规定为目标恒定电压Vtg。

此外，对于在上述各波形整形电路42中使用的目标恒定电压Vtg，可以在波形整形电路42中配置未图示的直流恒定电压源并使用从该直流恒定电压源输出的直流恒定电压，或者如图5中虚线所示，也可以在波形整形电路42中配置D/A转换器15来使用从该D/A转换器15输出的直流电压作为目标恒定电压Vtg，该D/A转换器15对从波形整形电路42的外部输入的电压数据Dv进行D/A转换，并输出用该电压数据Dv表示的电压值的直流电压。另外，作为一个例子，对图5所示的波形整形电路42进行了举例，但是对于图7、图9～16以及后述的图17、18的各波形整形电路42也同样。当采用在波形整形电路42中配置上述D/A转换器15的结构时，通过改变电压数据Dv，在单端信号Vd中能够改变被规定为目标恒定电压Vtg的高电位侧电压(高电压期间T_H的电压)或低电位侧电压(低电压期间T_L的电压)。因此，能进行调节，使得信号生成部14从单端信号Vd可靠地生成代码指定用信号Sf。

此外，尽管上述波形整形电路42采用不包括二极管的结构，但是也可以采用如图17和18所示的波形整形电路42那样包括二极管的结构。

首先，图17所示的波形整形电路42与上述图5的波形整形电路42同样，输入差分信号Vd0，并且将该差分信号Vd0整形(波形整形)为单端信号Vd并输出，该单端信号Vd具有与该差分信号Vd0的交流分量的峰-峰电压Vp相等的峰-峰电压Vp，并且其低电位侧电压(低电压期间T_L的电压。底电压)被规定为目标恒定电压Vtg。此外，图17所示的波形整形电路42与图5所示的波形整形电路42相比，共同之处在于包括输入有差分信号Vd0的输入部42a、输出单端信号Vd的输出部42b、电容器42c和第三阻抗元件42d，不同之处在于图17所示的波形整形电路42包括一个二极管42x来代替串联电路SC和开关控制电路SWC。在该二极管42x中，阴极端子连接到输出部42b，并且将目标恒定电压Vtg施加到阳极端子。

在该图17所示的波形整形电路42中，二极管42x是单体二极管，并且与串联电路SC和开关控制电路SWC等效地进行动作，如图6所示，二极管42x在输入到输入部42a的差分信号Vd0的交流分量Vd0_ac的低电压期间T_L转换为导通状态，从而将目标恒定电压Vtg施加到输出部42b，在交流分量Vd0_ac的高电压期间T_H转换为断开状态，从而停止将目标恒定电压Vtg施加到输出部42b。因此，当可以忽略二极管42x的正向电压时，该波形整形电路42将差分信号Vd0整形(波形整形)为上述的单端信号Vd并进行输出。

接着，图18所示的波形整形电路42与上述图7的波形整形电路42同样地，输入差分信号Vd0，并且将该差分信号Vd0整形(波形整形)为单端信号Vd并输出，该单端信号Vd具有与该差分信号Vd0的交流分量的峰-峰电压Vp相等的峰-峰电压Vp，并且其高电位侧电压(高电压期间T_H的电压。顶电压)被规定为目标恒定电压Vtg。此外，图18所示的波形整形电路42与图7所示的波形整形电路42相比，共同之处在于包括输入有差分信号Vd0的输入部42a、输出单端信号Vd的输出部42b、电容器42c和第三阻抗元件42d，不同之处在于图18所示的波形整形电路42包括一个二极管42x来代替串联电路SC和开关控制电路SWC。在该二极管42x中，阳极端子连接到输出部42b，并且将目标恒定电压Vtg施加到阴极端子。

在该图17所示的波形整形电路42中，二极管42x是单体二极管，并且与串联电路SC和开关控制电路SWC等效地进行动作，如图8所示，二极管42x在输入到输入部42a的差分信号Vd0的交流分量Vd0_ac的高电压期间T_H转换为导通状态，从而将目标恒定电压Vtg施加到输出部42b，在交流分量Vd0_ac的低电压期间T_L转换为断开状态，从而停止将目标恒定电压Vtg施加到输出部42b。因此，该波形整形电路42将差分信号Vd0整形(波形整形)为上述的单端信号Vd并输出。

编码装置3基于从信号生成装置2输出的代码指定用信号Sf，执行用于指定与逻辑信号Sa相对应的代码Cs(参见图6和图8)的编码处理，并且将指定的代码Cs的串(即，与通过串行总线SB传输来的CAN帧相同的CAN帧)输出至连接到信号读取系统1的各种CAN通信兼容设备。具体地说，编码装置3在编码处理中，在代码指定用信号Sf的高电位期间，将构成经由串行总线SB传输来的CAN帧的代码Cs指定为“1”，并且在代码指定用信号Sf的低电位期间，将构成该CAN帧的代码Cs指定为“0”，并且将由指定的代码Cs构成的代码串指定为经由串行总线SB传输的CAN帧，并输出到各种CAN通信兼容设备。在这种情况下，当编码装置3经由有线传输线路连接到CAN通信兼容设备时，编码装置3通过有线通信将指定的CAN帧输出(发送)到CAN通信兼容设备，并且当编码装置3经由无线传输线路连接到CAN通信兼容设备时，编码装置3通过无线通信将指定的CAN帧输出(发送)到CAN通信兼容设备。

接下来，将参照附图说明信号读取系统1的使用示例和此时信号读取系统1的动作。如图2所示，电极部11a的电极21经由屏蔽电缆CBa的芯线连接到阻抗元件12a的一端，电极部11a的屏蔽件22经由屏蔽电缆CBa的屏蔽件连接到信号生成装置2的接地G，电极部11b的电极21经由屏蔽电缆CBb的芯线连接到阻抗元件12b的一端，并且电极部11b的屏蔽件22经由屏蔽电缆CBb的屏蔽件连接到信号生成装置2的接地G。

首先，如图2所示，将电极部11a、11b分别安装在包覆导线La、Lb上，使得电极21与铺设在汽车上的串行总线SB中的包覆导线La、Lb的覆盖部接触(抵接)，并且将CAN通信兼容设备连接到编码装置3，以输出从串行总线SB读取到的CAN帧(代码Cs的串)。

在这种情况下，因为本示例的信号读取系统1能仅通过安装电极部11a、11b来从串行总线SB读取逻辑信号Sa，而不必处理包覆导线La、Lb本身(剥离绝缘覆盖层)，因此即使在串行总线SB中没有配置连接器的情况下，也能使用该信号读取系统1。此外，即使配置了连接器，与串行总线SB连接的位置(电极部11a、11b的安装位置)也不限于连接器的配置位置，能连接(安装电极部11a、11b)到包覆导线La、Lb的长边方向上的任意位置。

在这种状态下，当逻辑信号Sa从安装在汽车上的未图示的CAN通信兼容设备(用于输出表示控制信息的CAN帧的控制器、用于输出表示任意测量结果的CAN帧的检测器等)输出到串行总线SB时，在信号生成装置2中，在经由屏蔽电缆CBa连接到安装在包覆导线La上的电极部11a的阻抗元件12a中产生其电压根据传输到包覆导线La的电压信号Va的电压Va变化的第一电压信号Vc1，并且在经由屏蔽电缆CBb连接到安装在包覆导线Lb上的电极部11b的阻抗元件12b中产生其电压根据传输到包覆导线Lb的电压信号Vb的电压Vb变化的第二电压信号Vc2。

信号生成装置2中，差动放大部13被输入该第一电压信号Vc1和该第二电压信号Vc2，并输出电压根据上述电压信号Vc1、Vc2之间的差分电压(Vc1-Vc2)而变化的单端信号Vd。在这种情况下，当波形整形电路42具有如图5、9、11、13、15和17中的任一个所示的电路结构时，如图6所示，差动放大部13输出单端信号Vd，该单端信号Vd在构成被传输到串行总线SB的CAN帧的代码Cs为“0”的期间，信号的电压变为低电位(目标恒定电压Vtg)，并且在该代码Cs为“1”的期间，信号的电压变为高电位(即，进行了波形整形，使得低电位期间中的信号的电压(信号的底电压)被规定为目标恒定电压Vtg)。此外，当波形整形电路42具有如图7、10、12、14、16和18中的任何一个所示的电路结构时，如图8所示，输出单端信号Vd，该单端信号Vd在构成被传输到串行总线SB的CAN帧的代码Cs为“1”的期间中，信号的电压变为高电位(目标恒定电压Vtg)，并且在该代码Cs为“0”的期间中，信号的电压变为低电位(即，进行了波形整形，使得高电位期间中的信号的电压(信号的顶电压)被规定为目标恒定电压Vtg)。

此外，在信号生成装置2中，当波形整形电路42具有图5、9、11、13、15和17中的任何一个所示的电路结构时，与该波形整形电路42的电路结构相对应地构成在图5所示的电路中的信号生成部14如图6所示，生成并输出代码指定用信号Sf，该代码指定用信号Sf在构成经由串行总线SB传输的CAN帧的代码Cs为“1”的期间中变为“高电位期间”，并且在代码Cs为“0”的期间中变为“低电位期间”。此外，当波形整形电路42具有图7、10、12、14、16和18中的任何一个所示的电路结构时，与该波形整形电路42的电路结构相对应地构成在图7所示的电路中的信号生成部14如图8所示，生成并输出代码指定用信号Sf，该代码指定用信号Sf在构成经由串行总线SB传输的CAN帧的代码Cs为“1”的期间中变为“高电位期间”，并且在代码Cs为“0”的期间中变为“低电位期间”。

此外，编码装置3基于由信号生成装置2生成并输出的代码指定用信号Sf来指定构成通过串行总线SB传输的CAN帧的代码Cs，将由指定的代码Cs构成的代码串指定为通过串行总线SB传输的CAN帧，并输出到各种CAN通信兼容设备。因此，该CAN通信兼容设备执行与从信号读取系统1输出的(由信号读取系统1从串行总线SB读取的)CAN帧(代码Cs的串)相对应地预先规定的各种处理。

这样，该信号生成装置2经由屏蔽电缆CBa、CBb与一对电极21相连接，这一对电极分别与一对包覆导线La、Lb中的覆盖部接触(在不与包覆导线La、Lb中的金属部分(芯线)接触的非接触状态(金属非接触状态)下与包覆导线La、Lb中的覆盖部接触)，从而在第一阻抗元件12a中产生第一电压信号Vc1，该第一电压信号Vc1的电压根据其中一根包覆导线La中传输的电压Va而变化，在第二阻抗元件12b中产生第二电压信号Vc2，该第二电压信号Vc2的电压根据另一根包覆导线Lb中传输的电压Vb而变化，差动放大部13输出电压根据各个电压信号Vc1、Vc2之间的差分电压而变化的单端信号Vd，并且信号生成部14将单端信号Vd与阈值电压Vth进行比较并进行二值化，从而生成能够指定与通过串行总线SB传输来的逻辑信号Sa相对应的代码Cs的代码指定用信号Sf。此外，该信号读取系统1包括上述信号生成装置2和编码装置3，该编码设备3基于由信号生成装置2生成的代码指定用信号Sf来指定与逻辑信号Sa相对应的代码Cs。

因此，根据该信号生成装置2和信号读取系统1，通过执行使电极部11a、11b的各个电极21在一对包覆导线La和Lb的长边方向上的任意部位与包覆导线L的覆盖部接触的简单作业，就能生成能够指定由经由串行总线SB传输的逻辑信号Sa表示的代码Cs的代码指定用信号Sf，并且能够基于所生成的代码指定用信号Sf指定由逻辑信号Sa表示的代码Cs，并且能够指定由所指定的代码Cs的串构成的CAN帧。因此，无论是串行总线SB中没有配置连接器，还是串行总线SB中配置了连接器，都能通过在串行总线SB的任意位置读取逻辑信号Sa来指定代码Cs和由代码Cs构成的CAN帧。

此外，根据该信号生成装置2，由于具有由运算放大器构成的差动放大部(不具有变压器的无变压器差动放大部)13，并且生成代码指定用信号Sf，因此无需设置一般外形较大从而会导致安装面积较大的变压器，所以能使装置小型化。

此外，在信号生成装置2中，差动放大部13包括：差动放大电路41，该差动放大电路41被输入第一电压信号Vc1和第二电压信号Vc2，并输出其电压根据差分电压(Vc1-Vc2)而变化的差分信号Vd0；以及波形整形电路42，该波形整形电路42将该差分信号Vd0整形(波形整形)为单端信号Vd，该单端信号Vd具有与差分信号Vd0的交流分量Vd0 _ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其高电位侧电压(高电压期间T _H的电压)和低电位侧电压(低电压期间T_L的电压)中的任一方被规定为目标恒定电压Vtg(即，去除叠加在差分信号Vd0上的直流分量A(低频噪声)再输出)。

因此，根据该信号生成装置2，在设置在差动放大部13的后级的信号生成部14中，通过与以上述目标恒定电压Vtg为基准而规定的阈值电压Vth进行比较，从而能可靠地对单端信号Vd进行二值化并生成代码指定用信号Sf。因此，根据该信号读取系统1，能基于该代码指定用信号Sf，更可靠地指定由逻辑信号Sa表示的代码Cs，并且还能更可靠地指定由指定的代码Cs的串构成的CAN帧。

此外，该信号生成装置2中采用以下结构中的任意一个：波形整形电路42包括电容器42c、第三阻抗元件42d、串联电路SC、以及开关控制电路SWC，该开关控制电路SWC用于在差分信号Vd0的交流分量Vd0_ac的低电压期间T_L将串联电路SC的开关42f转换到导通状态，并在该交流分量Vd0_ac的高电压期间T_H将开关42f转换到断开状态；或者波形整形电路42包括电容器42c、第三阻抗元件42d、串联电路SC、以及开关控制电路SWC，该开关控制电路SWC在差分信号Vd0的交流分量Vd0_ac的高电压期间T_H将串联电路SC的开关42f转换到导通状态，并且在该交流分量Vd0_ac的低电压期间T_L将开关42f转换到断开状态。

因此，根据该信号生成装置2，不同于具有由会受到正向电压影响的二极管42x构成的波形整形电路42的结构，波形整形电路42能将差分信号Vd0整形(波形整形)为单端信号Vd并输出，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其高电位侧电压(高电压期间T_H的电压)和低电位侧电压(低电压期间T_L的电压)中的任一方可靠地被规定为目标恒定电压Vtg。因此，根据该信号生成装置2，在设置在差动放大部13的后级的信号生成部14中，通过与以上述目标恒定电压Vtg为基准而规定的阈值电压Vth进行比较，从而能进一步可靠地对单端信号Vd进行二值化，并生成代码指定用信号Sf。因此，根据该信号读取系统1，能基于该代码指定用信号Sf，更可靠地指定由逻辑信号Sa表示的代码Cs，并且还能更可靠地指定由指定的代码Cs的串构成的CAN帧。

在构成该信号生成装置2的上述图5所示的波形整形电路42中，开关控制电路SWC包括比较器42g，该比较器42g的反相输入端子连接到电容器42c的另一个端部，并且将高于(略高于)目标恒定电压Vtg的基准电压Vr1输入到非反相输入端子，并且从输出端子输出控制脉冲信号Vct。因此，根据该波形整形电路42，即使在单端信号Vd的低电位侧电压(低电压期间T_L的电压)被规定为目标恒定电压Vtg的状态下，单端信号Vd上叠加了噪声的情况下，开关控制电路SWC也能将控制脉冲信号Vct维持在高电位(即，开关42f维持导通状态)，并且能使串联电路SC继续将目标恒定电压Vtg施加到电容器42c的另一个端部(和输出部42b)，直到该噪声电平达到基准电压Vr1为止(直到上升到基准电压Vr1)。因此，根据具有该波形整形电路42的信号生成装置2和信号读取系统1，能减少由于噪声引起的误动作。

在构成该信号生成装置2的上述的图7所示的波形整形电路42中，开关控制电路SWC包括比较器42g，该比较器42g的非反相输入端子连接到电容器42c的另一个端部，并且将低于(略低于)目标恒定电压Vtg的基准电压Vr1输入到反相输入端子，并且从输出端子输出控制脉冲信号Vct。因此，根据该波形整形电路42，即使在单端信号Vd的高电位侧电压(高电压期间T_H的电压)被规定为目标恒定电压Vtg的状态下，单端信号Vd上叠加了噪声的情况下，开关控制电路SWC也能将控制脉冲信号Vct维持在高电位(即，开关42f维持导通状态)，并且能使串联电路SC继续将目标恒定电压Vtg施加到电容器42c的另一个端部(和输出部42b)，直到该噪声电平达到基准电压Vr1为止(直到降低到基准电压Vr1)。因此，根据具有该波形整形电路42的信号生成装置2和信号读取系统1，能减少由于噪声引起的误动作。

因此，根据具备有上述波形整形电路42的信号生成装置2和信号读取系统1，即使在存在噪声的情况下，也能稳定地生成代码指定用信号Sf，并且能基于该代码指定用信号Sf，稳定地指定和输出代码Cs和由代码Cs构成的CAN帧。

在构成该信号生成装置2的上述图9和图10所示的波形整形电路42中，构成开关控制电路SWC的比较器42g具有迟滞特性(比较器42g作为迟滞比较器进行动作)。因此，根据上述波形整形电路42，无论单端信号Vd是低电位侧电压(低电压期间T_L的电压)时，还是单端信号Vd是高电位侧电压(高电压期间T_H的电压)时，在单端信号Vd上叠加了噪声的情况下，当该噪声的电平小于由上述迟滞特性规定的电平时，开关控制电路SWC都能够将控制脉冲信号Vct的电位维持在当前的电位(即，在开关42f处于导通状态时维持该状态，或者在开关42f处于断开状态时维持该状态)，因而能够将单端信号Vd的电压维持在当前状态。因此，根据具备了该波形整形电路42的信号生成装置2，能进一步减少由于噪声引起的误动作。

因此，根据具备了上述波形整形电路42的信号生成装置2和信号读取系统1，即使在存在噪声的情况下，也能进一步稳定地生成代码指定用信号Sf，并且能基于该代码指定用信号Sf，进一步稳定地指定并输出代码Cs和由代码Cs构成的CAN帧。

另外，根据具有上述图15，16所示的波形整形电路42中的任一个的信号生成装置2，即使在不使用比较器的结构中，也能将从差动放大电路41输出的差分信号Vd0可靠地整形为单端信号Vd并从输出部42b输出，该单端信号Vd具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其低电位侧电压(低电压期间T_L的电压)被规定为目标恒定电压Vtg，或者具有与差分信号Vd0的交流分量Vd0_ac的峰-峰电压Vp相等的峰-峰电压Vp，并且其高电位侧电压(高电压期间T_H的电压)被规定为目标恒定电压Vtg。因此，根据具备有该波形整形电路42的信号生成装置2，能提高设计的自由度。

在构成该信号生成装置2的上述的图13至图16所示的波形整形电路42中，构成串联电路SC的开关42f由作为三态缓冲器的三态逻辑IC(逻辑IC 42f)构成。因此，根据上述各波形整形电路42，能将内置在集成电路中的输出缓冲器(或输入/输出缓冲器(双向缓冲器))用作逻辑IC 42f。

此外，根据该信号生成装置2，通过构成为将D/A转换器15配置在波形整形电路42中，从D/A转换器15输出目标恒定电压Vtg，从而能通过改变输出到D/A转换器15的电压数据Dv来改变该目标恒定电压Vtg，因此，能根据信号生成部14的输入规格来改变单端信号Vd中被规定为目标恒定电压Vtg的高电位侧电压(高电压期间T_H的电压)和低电位侧电压(低电压期间T_L的电压)。也就是说，根据该信号生成装置2，能调节上述高电位侧电压和低电位侧电压，使得信号生成部14能从单端信号Vd可靠地生成代码指定用信号Sf。

根据该信号生成装置2，差动放大电路41具有如图4所示的结构，即，电容器41k与构成差动放大电路41的运算放大器41a的电阻41fa串联连接，并且电容器41m与运算放大器41b的电阻41fb串联连接，使运算放大器41a和运算放大器41b作为交流放大器起作用，从而能大幅减少从运算放大器41a和运算放大器41b的各个输出端子输出的输出信号由于各个电压信号Vc1和Vc2的直流分量而饱和的情况发生。

此外，根据该信号生成装置2和信号读取系统1，利用高阻抗电阻或电容器或它们的组合电路同样地构成各个阻抗元件12a和12b(在图2所示的示例中，由电阻31a和电容器32a的并联电路、电阻31b和电容器32b的并联电路构成)，从而能以简单的结构可靠地生成第一电压信号Vc1和第二电压信号Vc2，该第一电压信号Vc1的电压根据包覆导线La中传输的电压信号Va的电压Va而变化，该第二电压信号Vc2的电压根据包覆导线Lb中传输的电压信号Vb的电压Vb而变化。

在上述的信号生成装置2中，采用包括电极部11a、11b的结构，但是也可以采用电极部11a、11b单独构成的结构，使用信号生成装置2时，电极部11a、11b可以通过屏蔽电缆CBa和CBb连接到信号生成装置2。

此外，在图5、7、9和10所示的上述波形整形电路42中，串联电路SC的开关42f构成为以正逻辑进行动作，但是不限于该结构，也可以构成为以负逻辑(低电平有效)进行动作(即，当控制脉冲信号Vct处于低电位时，转换到导通状态，当控制脉冲信号Vct处于高电位时，转换到断开状态)。在开关42f构成为以负逻辑进行动作的情况下，还需要改变输出控制脉冲信号Vct的开关控制电路SWC的结构。下面，针对图5、7、9和10所示的上述波形整形电路42的开关42f以负逻辑进行动作时的波形整形电路的结构，将开关控制电路SWC的结构包括在内地参照图19说明与图5的波形整形电路42相对应的波形整形电路42，参照图20说明与图7的波形整形电路42相对应的波形整形电路42，参照图21说明与图9的波形整形电路42相对应的波形整形电路42，参照图22说明与图10的波形整形电路42相对应的波形整形电路42。

首先，参照图19说明具有以负逻辑进行动作的开关42f的波形整形电路42的结构。该波形整形电路42与图5所示的波形整形电路42相比较，除了开关42f以负逻辑进行动作的结构，以及如上所述输出控制脉冲信号Vct的开关控制电路SWC的结构不同以外，与图5所示的波形整形电路42相同。因此，主要说明该波形整形电路42的开关控制电路SWC。

与图5中的波形整形电路42的开关控制电路SWC同样，如图6所示，该波形整形电路42的开关控制电路SWC输出控制脉冲信号Vct，该控制脉冲信号Vct用于在交流分量Vd0_ac的低电压期间T_L将开关42f转换为导通状态，从而将单端信号Vd中的低电位侧电压(低电压期间T_L的电压)规定(固定)为目标恒定电压Vtg，并且在交流分量Vd0_ac中的高电压期间T_H将开关42f转换为断开状态。然而，图19中的波形整形电路42的开关42f与图5中的波形整形电路42的开关42f不同，以负逻辑进行动作。因此，需要从图19的开关控制电路SWC输出与从图5的开关控制电路SWC输出的控制脉冲信号Vct的极性相反的控制脉冲信号Vct(即，以与图8所示的控制脉冲信号Vct相同的极性输出)。

因此，图19中的波形整形电路42中的开关控制电路SWC具有与以图8所示的极性输出控制脉冲信号Vct的图7中所示的波形整形电路42的开关控制电路SWC相同的基本结构。也就是说，在图19的开关控制电路SWC中，比较器42g的非反相输入端子连接到电容器42c的另一个端部，并且将基准电压Vr1输入到反相输入端子。然而，图19中的波形整形电路42需要使基准电压Vr1等于图5中的波形整形电路42的基准电压Vr1,因此，如图19中所示，基准电源42h与图5中的波形整形电路42相同地构成，并且输出比目标恒定电压Vtg要高的电压作为基准电压Vr1。

根据该结构，驱动负逻辑的开关42f的开关控制电路SWC产生控制脉冲信号Vct(与图6所示的控制脉冲信号Vct极性相反的信号(在低电压期间T_L中变为低电位并且在高电压期间T_H中变为高电位的信号))，并且将该控制脉冲信号Vct输出到负逻辑的开关42f，该控制脉冲信号Vct在电容器42c的另一个端部的电压(即，单端信号Vd的电压)从高于基准电压Vr1的状态降低并低于基准电压Vr1的时刻，从高电位变为低电位；相反地，该控制脉冲信号Vct在电容器42c的另一个端部的电压(单端信号Vd的电压)从低于基准电压Vr1的状态上升并高于基准电压Vr1的时刻，从低电位变为高电位。结果，负逻辑的开关42f在与图5所示的波形整形电路42的正逻辑的开关42f相同的定时从导通状态转换到断开状态，或者从断开状态转换到导通状态。即，如图19所示，包括负逻辑的开关42f和构成为该开关42f用的上述开关控制电路SWC的波形整形电路42与图5所示的波形整形电路42(包括正逻辑的开关42f的波形整形电路)具有相同的功能。

下面，将参照图20描述波形整形电路42的结构，该波形整形电路42具有以负逻辑进行动作的开关42f。该波形整形电路42与图7所示的波形整形电路42相比，除了开关42f以负逻辑进行动作的结构、以及如上所述输出控制脉冲信号Vct的开关控制电路SWC的结构不同之外，与图7所示的波形整形电路42相同。因此，主要说明该波形整形电路42的开关控制电路SWC。

与图7中的波形整形电路42的开关控制电路SWC同样，如图8所示，该波形整形电路42的开关控制电路SWC输出控制脉冲信号Vct，该控制脉冲信号Vct用于在交流分量Vd0_ac的高电压期间T_H期间将开关42f转换为导通状态，从而将单端信号Vd中的高电位侧电压(高电压期间T_H的电压)规定(固定)为目标恒定电压Vtg，并且在交流分量Vd0_ac的低电压期间T_L期间将开关42f转换为断开状态。然而，图20中的波形整形电路42的开关42f与图7中的波形整形电路42的开关42f不同，以负逻辑进行动作。因此，需要从图20的开关控制电路SWC输出与从图7的开关控制电路SWC输出的控制脉冲信号Vct极性相反的控制脉冲信号Vct(即，以与图6所示的控制脉冲信号Vct相同的极性进行输出)。

因此，图20中的波形整形电路42中的开关控制电路SWC具有与以图6中所示的极性输出控制脉冲信号Vct的图5中所示的波形整形电路42中的开关控制电路SWC相同的基本结构。也就是说，在图20的开关控制电路SWC中，比较器42g的反相输入端子连接到电容器42c的另一个端部，并且将基准电压Vr1输入到非反相输入端子。然而，图20中的波形整形电路42需要使基准电压Vr1等于图7中的波形整形电路42的基准电压Vr1,因此，如图20中所示，基准电源42h与图7中的波形整形电路42相同地构成，并且输出比目标恒定电压Vtg要低的电压作为基准电压Vr1。

根据该结构，驱动负逻辑的开关42f的开关控制电路SWC产生控制脉冲信号Vct(与图8所示的控制脉冲信号Vct极性相反的信号(在高电压期间T_H中变为低电位并且在低电压期间T_L中变为高电位的信号))，并且将该控制脉冲信号Vct输出到负逻辑的开关42f，该控制脉冲信号Vct在电容器42c的另一个端部的电压(即，单端信号Vd的电压)从高于基准电压Vr1的状态降低并低于基准电压Vr1的时刻，从低电位变为高电位；相反地，该控制脉冲信号Vct在电容器42c的另一个端部的电压(单端信号Vd的电压)从低于基准电压Vr1的状态上升并高于基准电压Vr1的时刻，从高电位变为低电位。结果，负逻辑开关42f在与图7所示的波形整形电路42的正逻辑的开关42f相同的定时从导通状态转换到断开状态，或者从断开状态转换到导通状态。即，如图20所示，包括负逻辑的开关42f和构成为该开关42f用的上述开关控制电路SWC的波形整形电路42与图7所示的波形整形电路42(包括正逻辑的开关42f的波形整形电路)具有相同的功能。

接着，参照图21说明具有以负逻辑进行动作的开关42f的波形整形电路42的结构。该波形整形电路42与图9所示的波形整形电路42进行比较，除了开关42f以负逻辑进行动作的结构、以及如上所述输出控制脉冲信号Vct的开关控制电路SWC的结构不同之外，该波形整形电路42与图9所示的波形整形电路42相同。因此，主要说明该波形整形电路42的开关控制电路SWC。

与图9中的波形整形电路42的开关控制电路SWC同样地，如图6所示，该波形整形电路42的开关控制电路SWC输出控制脉冲信号Vct，该控制脉冲信号Vct用于在交流分量Vd0_ac中的低电压期间T_L将开关42f转换为导通状态，从而将单端信号Vd中的低电位侧电压(低电压期间T_L的电压)规定(固定)为目标恒定电压Vtg，并且在交流分量Vd0_ac中的高电压期间T_H将开关42f转换为断开状态。然而，图21中的波形整形电路42的开关42f与图9中的波形整形电路42的开关42f不同，以负逻辑进行动作。因此，需要从图21的开关控制电路SWC输出与从图9的开关控制电路SWC输出的控制脉冲信号Vct极性相反的控制脉冲信号Vct(即，以与图8所示的控制脉冲信号Vct相同的极性进行输出)。

因此，图21中的波形整形电路42中的开关控制电路SWC具有与以图8中所示的极性输出控制脉冲信号Vct的图10中所示的波形整形电路42中的开关控制电路SWC相同的基本结构。也就是说，在图21的开关控制电路SWC中，在比较器42g的反相输入端子施加基准电压Vr1，并且电阻分压电路42k的一个端部连接到比较器42g的输出端子，并且另一个端部连接到电容器42c的另一个端部，从而将由单端信号Vd的电压和控制脉冲信号Vct的电压所规定的分压脉冲信号Vdp输出到比较器42g的非反相输入端子。然而，图21中的波形整形电路42需要使基准电压Vr1等于图5中的波形整形电路42的基准电压Vr1,因此，如图21中所示，基准电源42h与图5中的波形整形电路42相同地构成，并且输出比目标恒定电压Vtg要高的电压作为基准电压Vr1。

根据该结构，用于驱动负逻辑的开关42f的开关控制电路SWC产生控制脉冲信号Vct(与图6所示的控制脉冲信号Vct的极性相反的信号(在低电压期间T_L变为低电位并且在高电压期间T_H变为高电位的信号))，并将该控制脉冲信号Vct输出到负逻辑的开关42f，该控制脉冲信号Vct在随着电容器42c的另一个端部的电压(即单端信号Vd的电压)的下降而下降的分压脉冲信号Vdp的电压从高于基准电压Vr1的状态转变为低于基准电压Vr1的状态的时刻，从高电位变为低电位；相反地，在随着电容器42c的另一个端部的电压(单端信号Vd的电压)的上升而上升的分压脉冲信号Vdp的电压从低于基准电压Vr1的状态转换到高于基准电压Vr1的状态的时刻，从低电位变为高电位。结果，负逻辑的开关42f在与图9所示的波形整形电路42的正逻辑的开关42f相同的定时从导通状态转换到断开状态，或者从断开状态转换到导通状态。即，如图21所示，包括负逻辑的开关42f和构成为该开关42f用的上述开关控制电路SWC的波形整形电路42与图9所示的波形整形电路42(包括正逻辑的开关42f的波形整形电路)具有相同的功能。

下面，将参照图22说明具有以负逻辑进行动作的开关42f的波形整形电路42的结构。该波形整形电路42与图10所示的波形整形电路42进行比较，除了开关42f以负逻辑进行动作的结构、以及如上所述输出控制脉冲信号Vct的开关控制电路SWC的结构不同之外，该波形整形电路42与图10所示的波形整形电路42相同。因此，主要说明该波形整形电路42的开关控制电路SWC。

与图10中的波形整形电路42的开关控制电路SWC同样地，如图8所示，该波形整形电路42的开关控制电路SWC输出控制脉冲信号Vct，该控制脉冲信号Vct用于在交流分量Vd0_ac中的高电压期间T_H将开关42f转换为导通状态，从而将单端信号Vd中的高电位侧电压(高电压期间T_H的电压)规定(固定)为目标恒定电压Vtg，并且在交流分量Vd0_ac中的低电压期间T_L将开关42f转换为断开状态。然而，图22中的波形整形电路42的开关42f与图10中的波形整形电路42的开关42f不同，以负逻辑进行动作。因此，需要从图22的开关控制电路SWC输出与从图10的开关控制电路SWC输出的控制脉冲信号Vct的极性相反的控制脉冲信号Vct(即，以与图6所示的控制脉冲信号Vct相同的极性进行输出)。

因此，图22中的波形整形电路42中的开关控制电路SWC具有与以图6中所示的极性输出控制脉冲信号Vct的图9中所示的波形整形电路42中的开关控制电路SWC相同的基本结构。也就是说，在图22的开关控制电路SWC中，比较器42g的反相输入端子连接到电容器42c的另一个端部，并且电阻分压电路42k的一个端部连接到比较器42g的输出端子，并且在另一个端部施加基准电压Vr2，将由基准电压Vr2和控制脉冲信号Vct的电压规定的分压电压作为基准电压Vr1输出到比较器42g的非反相输入端子。然而，在图22中的波形整形电路42中，基准电压Vr1需要与图7中的波形整形电路42中的基准电压Vr1相等，因此，如图22中所示，基准电源42h被构成为输出低于目标恒定电压Vtg的电压作为基准电压Vr2。

根据该结构，驱动负逻辑的开关42f的开关控制电路SWC产生控制脉冲信号Vct(与图8所示的控制脉冲信号Vct极性相反的信号(在高电压期间T_H中变为低电位并且在低电压期间T_L中变为高电位的信号))，并且将该控制脉冲信号Vct输出到负逻辑的开关42f，该控制脉冲信号Vct在电容器42c的另一个端部的电压(即，单端信号Vd的电压)从高于基准电压Vr1的状态(目标恒定电压Vtg)降低(相比于图7的结构，降低了电压Vdv的量)并低于基准电压Vr1的时刻，从低电位变为高电位；相反地，该控制脉冲信号Vct在电容器42c的另一个端部的电压(单端信号Vd的电压)从低于基准电压Vr1的状态上升(相比于图7的结构，上升了电压Vdv的量)并高于基准电压Vr1的时刻，从高电位变为低电位。结果，负逻辑的开关42f在与图10所示的波形整形电路42的正逻辑的开关42f相同的定时从导通状态转换到断开状态，或者从断开状态转换到导通状态。即，如图22所示，包括负逻辑的开关42f和构成为该开关42f用的上述开关控制电路SWC的波形整形电路42与图10所示的波形整形电路42(包括正逻辑的开关42f的波形整形电路)具有相同的功能。

如上所述，能采用将图5、7、9和10中所示的波形整形电路42的开关42f替换为以负逻辑进行动作的开关的结构(图19、20、21和22中所示的波形整形电路42的结构)。

此外，上述信号生成装置2采用包括信号生成部14的结构，该信号生成部14对从波形整形电路42输出的单端信号Vd进行二值化并将其作为代码指定用信号Sf输出，然而，当编码装置3具有能够将单端信号Vd直接处理为代码指定用信号Sf的结构时(例如，当编码装置3构成为内置有与信号生成部14对应的装置时)，信号生成装置2也能构成为将单端信号Vd直接作为代码指定用信号Sf输出(不包括信号生成部14的结构)。

此外，在上述信号读取系统1采用如下结构：信号生成装置2生成并输出代码指定用信号Sf，该代码指定用信号Sf的“高电位期间”和“低电位期间”的排列模式与通过串行总线SB传输的逻辑信号Sa的逻辑模式(即，电位差(Va-Vb)的大小模式)反相，并且编码设备3通过执行将代码指定用信号Sf中的高电位期间设为二进制数据的“1”，并且将代码特定用信号Sf中的低电位期间设为二进制数据的“0”的编码处理，从而指定代码串Cs(CAN帧)，虽然未示出，但也可以采用以下的结构：信号生成装置2生成并输出代码指定用信号(与上述代码指定用信号Sf相位反相的信号)，该代码指定用信号的“高电位期间”和“低电位期间”的排列模式与经由串行总线SB传输的逻辑信号Sa的逻辑模式(电位差(Va-Vb)的大小模式)一致，并且编码装置3通过执行将该代码指定用信号中的低电位期间设为二进制数据的“1”并且将代码指定用信号中的高电位期间设为二进制数据的“0”的编码处理，从而指定代码串Cs(CAN帧)。

此外，上述各波形整形电路42构成为包括由串联连接的第四阻抗元件42e和开关42f构成的串联电路SC，并且当将单端信号Vd的高电位侧电压(高电压期间的电压)和低电位侧电压(低电压期间的电压)中的任一方的电压被规定(固定)为目标恒定电压Vtg时，将目标恒定电压Vtg以低阻抗经由串联电路SC(即，第四阻抗元件42e(具有足够低的电阻值的电阻))提供(施加)到输出部42b，在该输出部42b输出单端信号Vd，但不限于此结构。

例如，对如图5、7、9、10、13至16中所示的各个波形整形电路42进行举例说明，还能采用如下的结构，如相应的各个图23至30中的波形整形电路42那样，删除第四阻抗元件42e(使其短路)，并且仅通过处于导通状态的开关42f就能直接提供目标恒定电压Vtg(能以更低的阻抗状态提供的结构)。在该结构中，如各图23至图30中所示，构成为将第五阻抗元件42r配置在电容器42c的另一个端部与输出部42b之间。

首先，针对图23中的波形整形电路42的具体结构，与基本结构相关联的图5中的波形整形电路42进行比较来说明。另外，对于与图5所示的波形整形电路42相同的结构，赋予相同的标号，省略重复的说明。在图23的波形整形电路42中，删除了图5所示的波形整形电路42的第四阻抗元件42e(使其短路)。也就是说，只有开关42f配置在目标恒定电压Vtg的电位和输出部42b之间。此外，在图23中的波形整形电路42中，新的第五阻抗元件42r的一个端部连接到电容器42c的另一个端部(连接比较器42g的反相输入端子的端部)，并且另一个端部连接到输出部42b，从而配置在电容器42c的另一个端部和输出部42b之间。

根据这种结构，图23中的波形整形电路42能够经由处于导通状态的开关42f以极低的阻抗(与经由第四阻抗元件42e施加的图5的结构相比更低的阻抗)向输出部42b施加目标恒定电压Vtg。因此，图23中的波形整形电路42起到与图5中的波形整形电路42相同的作用，从差分信号Vd0生成并输出单端信号Vd，并且能使单端信号Vd的下降更陡峭(进一步缩短转换到目标恒定电压Vtg所需的时间)。因此，通过在配置在后级的信号生成部14中，与以目标恒定电压Vtg为基准而规定的阈值电压Vth进行比较，从而能以更精确的脉冲宽度更可靠地对单端信号Vd进行二值化，来生成代码指定用信号Sf。

接着，针对图24中的波形整形电路42的具体结构，与基本结构相关联的图7中的波形整形电路42进行比较来说明。另外，对于与图7的波形整形电路42相同的结构，赋予相同的标号，省略重复的说明。在图24的波形整形电路42中，也删除了图7所示的波形整形电路42的第四阻抗元件42e(使其短路)。也就是说，只有开关42f配置在目标恒定电压Vtg的电位和输出部42b之间。此外，在图24中的波形整形电路42中，新的第五阻抗元件42r的一个端部连接到电容器42c的另一个端部(连接比较器42g的非反相输入端子的端部)，并且另一个端部连接到输出部42b，从而配置在电容器42c的另一个端部和输出部42b之间。

根据这种结构，图24中的波形整形电路42也能够经由处于导通状态的开关42f以极低的阻抗(与经由第四阻抗元件42e施加的图7的结构相比更低的阻抗)向输出部42b施加目标恒定电压Vtg。因此，图24中的波形整形电路42起到与图7中的波形整形电路42相同的作用，从差分信号Vd0生成并输出单端信号Vd，并且能使单端信号Vd的上升更陡峭(进一步缩短转换到目标恒定电压Vtg所需的时间)。因此，与图23中的波形整形电路42同样地，配置在后级的信号生成部14能生成以更精确的脉冲宽度进行二值化后得到的代码指定用信号Sf。

接着，将图25中的波形整形电路42与基本结构相关联的图9的波形整形电路42进行比较，将图27中的波形整形电路42与基本结构相关联的图13的波形整形电路42进行比较的同时，说明图25、27中的波形整形电路42的具体结构。另外，对于与图9、13的波形整形电路42相同的结构，赋予相同的标号，省略重复的说明。在图25、27的波形整形电路42中，也删除了图9、13所示的波形整形电路42的第四阻抗元件42e(使其短路)。也就是说，只有开关42f配置在目标恒定电压Vtg的电位和输出部42b之间。此外，在图25、27的波形整形电路42中，新的第五阻抗元件42r的一个端部连接到电容器42c的另一个端部(连接比较器42g的反相输入端子的端部)，另一个端部连接到输出部42b，从而配置在电容器42c的另一个端部和输出部42b之间。

根据这种结构，图25、27的波形整形电路42能够经由处于导通状态的开关42f以极低的阻抗(与经由第四阻抗元件42e施加的图9、13的结构相比更低的阻抗)向输出部42b施加目标恒定电压Vtg。因此，图25、27中的波形整形电路42起到与图9、13的波形整形电路42相同的作用，从差分信号Vd0生成并输出单端信号Vd，并且能使单端信号Vd的下降更陡峭(进一步缩短转换到目标恒定电压Vtg所需的时间)。因此，与图23中的波形整形电路42同样地，配置在后级的信号生成部14中能生成以更精确的脉冲宽度进行二值化后得到的代码指定用信号Sf。

接着，将图26的波形整形电路42与基本结构相关联的图10的波形整形电路42进行比较，将图28的波形整形电路42与基本结构相关联的图14的波形整形电路42进行比较的同时，说明图26、28的波形整形电路42的具体结构。另外，对于与图10、14的波形整形电路42相同的结构，赋予相同的标号，省略重复的说明。在图26、28的波形整形电路42中，也删除了图10、14所示的波形整形电路42的第四阻抗元件42e(使其短路)。也就是说，只有开关42f配置在目标恒定电压Vtg的电位和输出部42b之间。此外，在图26和28中的波形整形电路42中，新的第五阻抗元件42r的一个端部连接到电容器42c的另一个端部(由串联连接的两个电阻42i、42j构成的电阻分压电路42k的另一个端部(电阻42j侧的端部))，另一个端部连接到输出部42b，从而配置在电容器42c的另一个端部和输出部42b之间。

根据这种结构，图26、28的波形整形电路42也能够经由处于导通状态的开关42f以极低的阻抗(与经由第四阻抗元件42e施加的图10、14的结构相比更低的阻抗)向输出部42b施加目标恒定电压Vtg。因此，图26、28中的波形整形电路42起到与图10、14的波形整形电路42相同的作用，从差分信号Vd0生成并输出单端信号Vd，并且能使单端信号Vd的上升更陡峭(进一步缩短转换到目标恒定电压Vtg所需的时间)。因此，与图23中的波形整形电路42同样地，配置在后级的信号生成部14中能生成以更精确的脉冲宽度进行二值化后得到的代码指定用信号Sf。

此外，图15中所示的波形整形电路42也与上述的图23至28中所示的波形整形电路42同样地，也能通过删除第四阻抗元件42e(使其短路)并添加新的第五阻抗元件42r，从而构成为图29中所示的波形整形电路42。此外，图16中所示的波形整形电路42也与上述的图23至28中所示的波形整形电路42同样地，也能通过删除第四阻抗元件42e(使其短路)并添加新的第五阻抗元件42r，从而构成为图30中所示的波形整形电路42。

该图29中所示的波形整形电路42与图23、25、27中所示的波形整形电路42同样地，从差分信号Vd0生成并输出单端信号Vd，并且能使单端信号Vd的下降更陡峭(进一步缩短转换到目标恒定电压Vtg所需的时间)。该图30中所示的波形整形电路42与图24、26、28中所示的波形整形电路42同样地，从差分信号Vd0生成并输出单端信号Vd，并且能使单端信号Vd的上升更陡峭(进一步缩短转换到目标恒定电压Vtg所需的时间)。因此，图29、30中所示的波形整形电路42与图23中的波形整形电路42同样地，配置在后级的信号生成部14中能生成以更精确的脉冲宽度进行二值化后得到的代码指定用信号Sf。

在图19、20、21和22中所示的各波形整形电路42(开关42f以负逻辑进行动作的电路)中，尽管未图示出，但是通过采用与图23至26中所示的上述波形整形电路42同样地删除第四阻抗元件42e(使其短路)并且添加第五阻抗元件42r的结构，从而能仅通过处于导通状态的开关42f直接提供目标恒定电压Vtg。根据具有信号生成装置2的信号读取系统1，该信号生成装置2具备采用如上所述那样删除第四阻抗元件42e(使其短路)并添加第五阻抗元件42r的结构的上述任一种波形整形电路42，，基于该代码指定用信号Sf能更可靠地指定由逻辑信号Sa指示的代码Cs，并且能更可靠地指定由指定的代码Cs的串构成的CAN帧。

在信号读取系统1中，如参照图2所述，安装在串行总线SB的其中一根包覆导线La上的电极部11a经由屏蔽电缆CBa连接到信号生成装置2，并且安装在串行总线SB的另一根包覆导线Lb上的电极部11b经由与屏蔽电缆CBa分离的屏蔽电缆CBb连接到信号生成装置2。

即，在信号读取系统1中，如图31所示，电极部11a的电极21即其中一个电极21连接到第一屏蔽电缆CBa的自由端侧，该第一屏蔽电缆CBa的基端侧连接到信号生成装置2内的第一阻抗元件12a(在该图中省略图示)。因此，电极部11a和第一屏蔽电缆CBa作为第一检测探针PLa起作用，将信号生成装置2(具体地，内部的第一阻抗元件12a)以金属非接触状态连接(通过耦合电容连接)到其中一根包覆导线La。电极部分11b的电极21即另一个电极21连接到第二屏蔽电缆CBb(与第一屏蔽电缆CBa分离的屏蔽电缆)的自由端侧，该第二屏蔽电缆CBb的基端部侧连接到信号生成装置2内的第二阻抗元件12b(在该图中省略图示)。因此，电极部11b和第二屏蔽电缆CBb作为第二检测探针PLb(与第一检测探针PLa分离的检测探针)起作用，将信号生成装置2(具体地，内部第二阻抗元件12b)以金属非接触状态连接(通过耦合电容连接)到另一根包覆导线Lb。

根据该结构(各电极部11a、11b配置在单独形成的一对检测探针PLa、PLb的自由端侧的结构)，在信号读取系统1中，与各个电极部11a、11b一体形成的结构不同，如图31所示，能将电极部11a、11b安装在沿串行总线SB的长边方向(长度方向)W分离的任意两个位置(如该图所示，电极部11a通常安装在相互扭转(捻合)的包覆导线La和Lb中的包覆导线La的第一位置P1，电极部11b安装在构成串行总线SB的包覆导线Lb的第二位置P2)来使用。因此，尽管图中未示出，但是不同于将各电极部11a、11b一体地形成并安装在串行总线SB中沿着长边方向W的相同位置处的结构(需要在该位置处解开扭转的包覆导线La、Lb并分隔开能够安装电极部11a、11b的距离的作业、以及同时将电极部11a、11b安装在该位置上对应的包覆导线La、Lb上的作业的结构)，能将各电极部11a、11b安装在各自容易安装的任意的各位置P1、P2(在本示例中，能将扭转的包覆导线La、Lb在各位置P1、P2处解开并安装)。此外，由于构成为将各个电极部11a、11b安装在沿着串行总线SB中的长边方向W的不同的位置P1、P2，因此能减少将扭转的包覆导线La、Lb在各个位置P1、P2解开的量。因此，根据信号读取系统1，各个电极部11a、11b能可靠地安装在串行总线SB上，并且能缩短安装所需的时间(提高安装性)。

尽管未图示出，但是各检测探针PLa、PLb可以采用通过连接器可拆卸地连接到信号读取系统1的信号生成装置2的结构。此外，可以通过一个共用的连接器将检测探针PLa、PLb连接到信号生成装置2，并且可以在使电极部11a、11b侧的部位露出一定程度的状态下，通过热收缩管等将检测探针PLa、PLb的各个基端部侧的部位(例如，图31中所示的部位X)合并(集中)。在图31的信号读取系统1中，可以采用将检测探针Pla、PLb的基端部侧分别连接到信号生成装置2的结构，但并不限定于该结构。

例如，如图32所示的信号读取系统1，还能采用这样的结构：检测探针PLa和PLb的基端部侧分别连接到连接部51，该连接部51是通过双芯屏蔽线CBc连接到信号生成装置2的连接盒等。在这种结构中，双芯屏蔽线CBc的基端部侧通过未图示出的连接器连接到信号生成装置2，两根芯线通过该连接器连接到信号生成装置2内的各阻抗元件12a、12b，并且未图示出的屏蔽件通过连接器连接到信号生成装置2内的接地G。此外，连接部51连接到双芯屏蔽线CBc的自由端侧。在这种情况下，在连接部51内内置有未图示的连接电路，其中包括在双芯屏蔽线CBc中并连接到阻抗元件12a的一根芯线连接到构成对应的检测探针PLa的屏蔽电缆的芯线，包括在双芯屏蔽线CBc中并连接到阻抗元件12b的另一根芯线连接到构成对应的检测探针PLb的屏蔽电缆的芯线，并且将双芯屏蔽线CBc的屏蔽件连接到构成检测探针PLa、PLb的各个屏蔽电缆的屏蔽件。

在该图32中所示的信号读取系统1中，由于构成为各个电极部11a、11b配置在单独形成的一对检测探针Pla、PLb的自由端侧，因此能获得与上述的图31中所示的信号读取系统1相同的效果。

此外，在上述的各个信号读取系统1中，采用如下结构：信号生成装置2通过与包覆导线La、Lb的金属部(芯线)电容耦合的电极11a、11b、以及屏蔽电缆CBa、CBb连接到包覆导线La、Lb，并且生成电压根据包覆导线La、Lb中传输的电压信号Va、Vb的电压Va、Vb而变化的各个电压信号Vc1、Vc2，并基于该电压信号Vc1、Vc2生成能够指定对应于电压信号Va、Vb的代码Cs的代码指定用信号Sf(即，使用作为电压检测探针起作用的上述检测探针PLa、PLb的结构)，但不限于该结构。

例如，如图33所示，还能采用这样的结构：一对电流检测探针PLc、PLd(优选能安装在包覆导线La、Lb上而不切断包覆导线La、Lb的夹持型的电流检测探针)代替检测探针PLa、PLb连接到信号生成装置2，生成代码指定用信号Sf。能将公知的各种电流检测探针用作为该电流检测探针PLc、PLd，以下，作为一个示例，说明使用本申请申请人已经提出的日本专利特开2006-343109号公报中公开的电流检测探针的示例。

如图33所示，该电流检测探针PLc、PLd具有相同的结构，包括：夹持部61，该夹持部61呈大致圆形并且前端构成为可自由开闭；以及电流传感器(未图示出)，该电流传感器配置在夹持部61的内部并由将绕组缠绕在铁芯等磁芯上的线圈构成。该电流传感器在利用各夹持部61夹持对应的包覆导线(电流检测探针PLc对应的是包覆导线La，电流检测探针PLd对应的是包覆导线Lb)的状态(夹住的状态)下，检测在对应的包覆导线中流过的电流(在包覆导线La中流过的电流Ia和在包覆导线Lb中流过的电流Ib)，并将振幅与该电流的电流值成比例的电流对应信号Vi(电流Ia的电流对应信号Via和电流Ib的电流对应信号Vib)作为检测信号输出到信号生成装置2。此外，该电流检测探针PLc、PLd通过上述结构构成为AC电流检测探针(交流电流检测探针)，但是当然也可以采用不仅能够测量交流电流而且能够测量直流电流的DC电流检测探针(直流电流检测探针)作为电流检测探针PLc、PLd。

由于流过包覆导线La的电流Ia的电流值根据包覆导线La中传输的电压信号Va的电压Va而变化，因此电流对应信号Via的电压值根据电压信号Va的电压Va而变化。此外，由于在包覆导线Lb中流动的电流Ib的电流值根据包覆导线Lb中传输的电压信号Vb的电压Vb而变化，所以电流对应信号Vib的电压值根据电压信号Vb的电压Vb而变化。因此，即使在连接电流检测探针PLc、PLd的结构中，信号生成装置2也能够与连接电流检测探针PLc、PLd的上述结构同样，差动放大电路41(上述的各种差动放大电路41中的任意一个)基于电流对应信号Via、Vib生成并输出差分信号Vd0，波形整形电路42(上述的各种波形整形电路42中的任意一个)从该差分信号Vd0生成并输出单端信号Vd，信号生成部14(上述的各种信号生成部14中与波形整形电路42对应的一个信号生成部14)对该单端信号Vd进行二值化从而生成并输出代码指定用信号Sf(参照图2)。

因此，根据图33中所示的结构的信号生成装置2、以及包括该信号生成装置2的信号读取系统1，通过执行将电流检测探针PLc、PLd安装到(在该示例中，用夹持部61夹持)一对包覆导线La和Lb中的长边方向W上的任意部位的简单的作业，生成能够对由经由串行总线SB传输的逻辑信号Sa所表示的代码Cs进行指定的代码指定用信号Sf，并且能够基于所生成的代码指定用信号Sf对由逻辑信号Sa所表示的代码Cs进行指定，并且能够对由所指定的代码Cs的串构成的CAN帧进行指定。因此，无论是串行总线SB中没有配置连接器，还是有连接器配置在串行总线SB中，都能通过在串行总线SB的任意位置(第一位置P1和第二位置P2)读取逻辑信号Sa，来指定代码Cs和由代码Cs构成的CAN帧。

工业上的实用性

根据本发明，由于构成为连接与一对包覆导线的覆盖部接触(不与一对包覆导线的芯线接触)的一对电极，因此通过在一对包覆导线的长边方向上的任意的部位执行使一对电极与包覆导线的覆盖部接触的简单作业，来生成能够生成代码指定用信号的单端信号，该代码指定用信号能够对通过一对包覆导线传输的逻辑信号所表示的代码进行指定。因此，本发明能广泛地应用于用于生成单端信号的信号生成装置，该单端信号用于对一对包覆导线中传输的逻辑信号所表示的代码进行指定。

标号说明

1信号读取系统

2信号生成装置

12a第一阻抗元件

12b第二阻抗元件

13差动放大部

14信号生成部

21电极

41差动放大电路

42波形整形电路

La、Lb包覆导线

Sa逻辑信号

Sf代码指定用信号

Va、Vb电压(包覆导线中传输的电压)

Vc1第一电压信号

Vc2第二电压信号

Vd单端信号

Vd0差分信号。

Claims

1.一种信号生成装置，该信号生成装置基于通过由一对包覆导线构成的通信路径传输的双线差动电压方式的逻辑信号来生成代码指定用信号，该代码指定用信号能够指定与该逻辑信号相对应的代码，该信号生成装置的特征在于，包括：

第一阻抗元件，该第一阻抗元件连接到分别与所述一对包覆导线中的覆盖部接触的一对电极的其中一个电极，并且产生第一电压信号，所述第一电压信号的电压根据所述一对包覆导线中的与所述其中一个电极进行电容耦合的其中一根包覆导线中传输的电压而变化；

第二阻抗元件，该第二阻抗元件连接到所述一对电极中的另一个电极，并且产生第二电压信号，所述第二电压信号的电压根据所述一对包覆导线中的与所述另一个电极进行电容耦合的另一根包覆导线中传输的电压而变化；以及

差动放大部，该差动放大部被输入所述第一电压信号和所述第二电压信号，并输出单端信号，该单端信号的电压根据所述第一电压信号和所述第二电压信号之间的差分电压而变化，所述信号生成装置基于该单端信号生成所述代码指定用信号。

2.如权利要求1所述的信号生成装置，其特征在于，

包括信号生成部，该信号生成部通过将所述单端信号与阈值电压进行比较并进行二值化，来生成所述代码指定用信号。

3.如权利要求1所述的信号生成装置，其特征在于，

所述差动放大部包括：差动放大电路，该差动放大电路被输入所述第一电压信号和所述第二电压信号，并输出电压根据所述差分电压而变化的差分信号；以及波形整形电路，该波形整形电路将所述差分信号整形成所述单端信号并进行输出，所述单端信号具有与所述差分信号的交流分量的峰峰电压相等的峰峰电压，并且低电压期间的电压被规定为目标恒定电压。

4.如权利要求1所述的信号生成装置，其特征在于，

所述差动放大部包括：差动放大电路，该差动放大电路被输入所述第一电压信号和所述第二电压信号，并输出电压根据所述差分电压而变化的差分信号；以及波形整形电路，该波形整形电路将所述差分信号整形成所述单端信号并进行输出，所述单端信号具有与所述差分信号的交流分量的峰峰电压相等的峰峰电压，并且高电压期间的电压被规定为目标恒定电压。

5.如权利要求3所述的信号生成装置，其特征在于，

所述波形整形电路包括：

电容器，该电容器的一个端部连接到输入所述差分信号的输入部，该电容器的另一个端部连接到输出部；

第三阻抗元件，该第三阻抗元件的一个端部连接到所述电容器的所述另一个端部，并且在该第三阻抗元件的另一个端部施加目标恒定电压，将该目标恒定电压提供给所述电容器的所述另一个端部；

串联电路，该串联电路由串联连接的第四阻抗元件和开关构成，该串联电路的一个端部连接到所述输出部，并且在该串联电路的另一个端部施加所述目标恒定电压；以及

开关控制电路，该开关控制电路输出控制脉冲信号，该控制脉冲信号在所述差分信号的交流分量中的低电压期间将所述开关转换到导通状态，并且在所述交流分量中的高电压期间中将所述开关转换到断开状态，所述波形整形电路从所述输出部输出所述单端信号。

6.如权利要求4所述的信号生成装置，其特征在于，

所述波形整形电路包括：

开关控制电路，该开关控制电路输出控制脉冲信号，该控制脉冲信号在所述差分信号的交流分量中的高电压期间将所述开关转换到导通状态，并且在所述交流分量中的低电压期间将所述开关转换到断开状态，所述波形整形电路从所述输出部输出所述单端信号。

7.如权利要求3所述的信号生成装置，其特征在于，

所述波形整形电路包括：

电容器，该电容器的一个端部连接到输入所述差分信号的输入部；

第三阻抗元件，该第三阻抗元件的一个端部连接到所述电容器的另一个端部，在该第三阻抗元件的另一个端部上施加目标恒定电压，将所述目标恒定电压提供给所述电容器的所述另一个端部；

第五阻抗元件，该第五阻抗元件的一个端部连接到所述电容器的所述另一个端部，并且该第五阻抗元件的另一端连接到输出部；

开关，该开关连接到所述输出部，并且在处于导通状态时将所述目标恒定电压施加到所述输出部，在处于断开状态时停止将所述目标恒定电压施加到所述输出部；以及

开关控制电路，该开关控制电路输出控制脉冲信号，该控制脉冲信号在所述差分信号的交流分量中的低电压期间将所述开关转换到所述导通状态，并且在所述交流分量中的高电压期间将所述开关转换到所述断开状态，所述波形整形电路从所述输出部输出所述单端信号。

8.如权利要求4所述的信号生成装置，其特征在于，

所述波形整形电路包括：

开关控制电路，该开关控制电路输出控制脉冲信号，该控制脉冲信号在所述差分信号的交流分量中的高电压期间将所述开关转换到所述导通状态，并且在所述交流分量中的低电压期间将所述开关转换到所述断开状态，所述波形整形电路从所述输出部输出所述单端信号。

9.如权利要求5所述的信号生成装置，其特征在于，

所述开关构成为当所述控制脉冲信号处于高电位时转换到导通状态，当所述控制脉冲信号处于低电位时转换到断开状态，

所述开关控制电路构成为具有比较器，该比较器的反相输入端子连接到所述电容器的所述另一个端部，在该比较器的非反相输入端子输入高于所述目标恒定电压的基准电压，并从该比较器的输出端子输出所述控制脉冲信号。

10.如权利要求7所述的信号生成装置，其特征在于，

11.如权利要求5所述的信号生成装置，其特征在于，

所述开关构成为当所述控制脉冲信号处于低电位时转换到导通状态，当所述控制脉冲信号处于高电位时转换到断开状态，

所述开关控制电路构成为具有比较器，该比较器的非反相输入端子连接到所述电容器的所述另一个端部，在该比较器的反相输入端子输入高于所述目标恒定电压的基准电压，并从该比较器的输出端子输出所述控制脉冲信号。

12.如权利要求7所述的信号生成装置，其特征在于，

13.如权利要求6所述的信号生成装置，其特征在于，

所述开关控制电路构成为具有比较器，该比较器的非反相输入端子连接到所述电容器的所述另一个端部，在该比较器的反相输入端子输入低于所述目标恒定电压的基准电压，并从该比较器的输出端子输出所述控制脉冲信号。

14.如权利要求8所述的信号生成装置，其特征在于，

15.如权利要求6所述的信号生成装置，其特征在于，

所述开关控制电路构成为具有比较器，该比较器的反相输入端子连接到所述电容器的所述另一个端部，在该比较器的非反相输入端子输入低于所述目标恒定电压的基准电压，并从该比较器的输出端子输出所述控制脉冲信号。

16.如权利要求8所述的信号生成装置，其特征在于，

17.如权利要求5所述的信号生成装置，其特征在于，

所述开关控制电路包括：

比较器，该比较器的反相输入端子连接到所述电容器的所述另一个端部，并从该比较器的输出端子输出所述控制脉冲信号；以及

电阻分压电路，该电阻分压电路的一个端部连接到所述输出端子，在该电阻分压电路的另一个端部上施加所述目标恒定电压和所述目标恒定电压附近的电压中的任意一个电压，并将由所述任意一个电压和所述控制脉冲信号的电压所规定的分压电压作为基准电压输出到所述比较器的非反相输入端子。

18.如权利要求7所述的信号生成装置，其特征在于，

所述开关控制电路包括：

19.如权利要求5所述的信号生成装置，其特征在于，

所述开关控制电路包括：

比较器，在该比较器的反相输入端子施加所述目标恒定电压和所述目标恒定电压附近的电压中的任意一个电压，并从该比较器的输出端子输出所述控制脉冲信号；

电阻分压电路，该电阻分压电路的一个端部连接到所述输出端子，该电阻分压电路的另一个端部连接到所述电容器的所述另一个端部，并将由所述单端信号的电压和所述控制脉冲信号的电压所规定的分压脉冲信号输出到所述比较器的非反相输入端子。

20.如权利要求7所述的信号生成装置，其特征在于，

所述开关控制电路包括：

21.如权利要求6所述的信号生成装置，其特征在于，

所述开关控制电路包括：

22.如权利要求8所述的信号生成装置，其特征在于，

所述开关控制电路包括：

23.如权利要求6所述的信号生成装置，其特征在于，

所述开关控制电路包括：

24.如权利要求8所述的信号生成装置，其特征在于，

所述开关控制电路包括：

25.如权利要求5所述的信号生成装置，其特征在于，

所述开关控制电路包括：

电阻分压电路，该电阻分压电路的一个端部连接到所述输出部，在该电阻分压电路的另一个端部施加所述目标恒定电压，对所述单端信号进行分压并作为分压脉冲信号进行输出；

偏置电压源，该偏置电压源以所述目标恒定电压作为基准生成偏置电压；以及

加法器，该加法器将所述偏置电压与所述分压脉冲信号进行电压相加，并作为所述控制脉冲信号进行输出。

26.如权利要求5所述的信号生成装置，其特征在于，

所述开关由三态缓冲器构成，并受所述控制脉冲信号控制，在处于所述导通状态时将所述目标恒定电压从输出端子输出到所述输出部，并且在处于所述断开状态时将所述输出端子转换到高阻抗状态。

27.如权利要求6所述的信号生成装置，其特征在于，

28.如权利要求7所述的信号生成装置，其特征在于，

29.如权利要求8所述的信号生成装置，其特征在于，

30.如权利要求3所述的信号生成装置，其特征在于，

包括D/A转换器，该D/A转换器对从外部输入的电压数据进行D/A转换，并输出由所述电压数据表示的电压值的所述目标恒定电压。

31.如权利要求4所述的信号生成装置，其特征在于，

32.如权利要求3所述的信号生成装置，其特征在于，

所述差动放大电路包括:

第一运算放大器，在该第一运算放大器的非反相输入端子输入所述第一电压信号，在该第一运算放大器的反相输入端子和基准电位之间连接有输入电阻和电容器的第一串联电路，在该第一运算放大器的反相输入端子和输出端子之间连接有反馈电阻，从而构成为放大并输出所述第一电压信号的交流分量的交流放大器；

第二运算放大器，该第二运算放大器与所述第一运算放大器相同地构成，在该第二运算放大器的非反相输入端子输入所述第二电压信号，从而构成为放大并输出所述第二电压信号的交流分量的交流放大器；以及

第三运算放大器，该第三运算放大器构成为放大所述第一运算放大器和所述第二运算放大器各自的输出信号之间的差分并输出所述差分信号的差动放大器。

33.如权利要求4所述的信号生成装置，其特征在于，

所述差动放大电路包括:

34.如权利要求1至33中任一项所述的信号生成装置，其特征在于，

所述第一阻抗元件和所述第二阻抗元件都由高阻抗电阻或电容器或它们的组合电路相同地构成。

35.如权利要求1至33中任一项所述的信号生成装置，其特征在于，

所述其中一个电极连接到第一屏蔽电缆的自由端侧，该第一屏蔽电缆的基端部侧连接到所述第一阻抗元件，

所述另一个电极连接到第二屏蔽电缆的自由端侧，该第二屏蔽电缆与所述第一屏蔽电缆分开形成，并且该第二屏蔽电缆的基端部侧连接到所述第二阻抗元件。

36.一种信号生成装置，该信号生成装置基于通过由一对包覆导线构成的通信路径传输的双线差动电压方式的逻辑信号来生成代码指定用信号，该代码指定用信号能够指定与该逻辑信号相对应的代码，该信号生成装置的特征在于，

包括差动放大部，该差动放大部连接到第一电流检测探针和第二电流检测探针，该第一电流检测探针安装在所述一对包覆导线的其中一根包覆导线上，检测流过所述其中一根包覆导线的电流即电流值根据所述其中一根包覆导线中传输的电压而变化的电流，并输出电压值根据所述电流值变化的第一电压信号，所述第二电流检测探针安装在所述一对包覆导线中的另一根包覆导线上，检测流过所述另一根包覆导线的电流即电流值根据所述另一根包覆导线中传输的电压而变化的电流，并输出电压值根据所述电流值变化的第二电压信号，所述差动放大部被输入所述第一电压信号和所述第二电压信号，并且输出电压根据所述第一电压信号和所述第二电压信号之间的差分电压而变化的单端信号，所述信号生成装置基于所述单端信号生成所述代码指定用信号。

37.一种信号读取系统，其特征在于，包括：

如权利要求1至36中任一项所述的信号生成装置；以及

编码装置，该编码装置基于由所述信号生成装置生成的所述代码指定用信号来指定与所述逻辑信号相对应的所述代码。