JP7073219B2

JP7073219B2 - 信号生成装置および信号読取システム

Info

Publication number: JP7073219B2
Application number: JP2018140188A
Authority: JP
Inventors: 浩一柳沢; 大桂池田; 真笠井; 智春坂井
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2018-02-22
Filing date: 2018-07-26
Publication date: 2022-05-23
Anticipated expiration: 2038-07-26
Also published as: JP2019146141A

Description

本発明は、通信路を介して伝送される２線差動電圧方式のロジック信号に基づいてロジック信号に対応する符号列を特定可能な符号特定用信号を生成する信号生成装置、およびそのような信号生成装置と、符号特定用信号に基づいて符号列を特定する符号化装置とを備えた信号読取システムに関するものである。

例えば、下記の特許文献には、ＣＡＮ通信用のシリアルバス（車内ＬＡＮ）を介して伝送されている各種ＣＡＮフレーム（制御データ）を収集して記録可能に構成された車両データ収集装置（以下、単に「収集装置」ともいう）の発明が開示されている。この収集装置は、故障診断やメンテナンスなどを目的として外部機器を接続可能にシリアルバスに設けられているダイアグコネクタ（診断機器接続用コネクタ：以下、単に「コネクタ」ともいう）に接続可能に構成されている。また、この収集装置では、上記のコネクタに接続することでコネクタを介して供給される電源によって動作し、イグニッションスイッチの操作に連動してシリアルバスからのＣＡＮフレームの収集の開始／停止を自動的に実行する構成が採用されている。

特開２００８－７０１３３号公報（第４－１１頁、第１－１７図）

ところが、上記特許文献に開示の収集装置には、以下のような解決すべき問題点が存在する。具体的には、上記の収集装置では、コネクタを介して接続したシリアルバスから各種のＣＡＮフレームを収集する構成が採用されている。

この場合、前述したように、シリアルバスに設けられているコネクタは、故障診断やメンテナンスなどを目的とする外部機器、すなわち、車両の開発者（製造メータ）が、車両の出荷後に故障診断やメンテナンスなどを目的として接続されることを想定している機器を接続するためのコネクタである。したがって、開発者が想定している診断機器等をコネクタに接続することは問題とはならないが、開発者が想定していない機器をコネクタに接続したときには、その車両において想定外のトラブルが生じる可能性がある。例えば、接続した機器の回路構成によっては、機器がノイズ源となってシリアルバス（通信路）にノイズが流れ込み、シリアルバスを介して伝送されるべきＣＡＮフレーム（ＣＡＮフレームに対応する２線差動電圧方式のロジック信号）の伝送が阻害されたり、シリアルバスに接続されている車両搭載機器の誤動作を招いたりするおそれがある。

また、自動車の分野においては、一般的には、上記のコネクタが運転席や助手席の足下に設置されている。このため、このコネクタを介してシリアルバスに接続しようとする機器が大型の場合には、コネクタの近傍に大型の機器を設置することから、運転操作の妨げとなったり、助手席の同乗者の動作の妨げとなったりする。また、接続しようとする機器が防振を要する機器の場合には、コネクタの近傍に設置すること自体が困難となる。このように、上記のコネクタを介してシリアルバスに各種の機器を接続する構成では、機器の設置場所の自由度が低いことに起因する各種の問題点が存在する。

さらに、近年では、シリアルバスに接続されている各種ノードの動作を阻害する目的の悪意のＣＡＮフレームを出力する機器がコネクタに接続されたり、シリアルバスを介して伝送されているＣＡＮフレームを悪意の第三者に対して移動体通信網等を介して転送する機器がコネクタに接続されたりする事象が確認されている。このため、例えば車両の開発現場等においては、セキュリティの観点から、任意の外部機器を容易に接続可能な上記のコネクタをシリアルバスに配設しない構成の採用が検討されている。このような構成が採用された場合には、想定外の機器がシリアルバスに接続される可能性が低下する。しかしながら、前述の収集装置等をシリアルバスに接続するには、シリアルバスの信号線における絶縁被覆を剥がすなどして収集装置等を信号線の導線に対して直接接続する作業が必要となる。

なお、自動車の分野における問題点について例示したが、自動車以外の分野、例えば、工場内の機械設備の分野においても、ＣＡＮ通信用のシリアルバス（通信路）を介して伝送されているＣＡＮフレーム（２線差動電圧方式のロジック信号によって示されている符号列）の取得に際して上記の問題と同様の問題が生じている。

本発明は、かかる解決すべき問題点に鑑みてなされたものであり、通信路におけるロジック信号の伝送や、その通信路に接続されている機器の動作を阻害することなく、ロジック信号によって示されている符号列を正確かつ容易に特定可能とする信号生成装置および信号読取システムを提供することを主目的とする。

上記目的を達成すべく請求項１記載の信号生成装置は、通信路を介して伝送される２線差動電圧方式のロジック信号に基づき、当該ロジック信号に対応する符号列を特定可能な符号特定用信号を生成する信号生成装置であって、一次巻線および二次巻線を有するトランスと当該二次巻線の各端子間に接続された抵抗とを備えて、前記通信路において前記ロジック信号を伝送するための一対の被覆導線における被覆部にそれぞれ接触させられる一対の電極と当該一対の被覆導線との間の結合容量を介して当該一対の電極によって検出された各信号を前記一次巻線の各端子に入力すると共に前記二次巻線の各端子から出力される出力信号に基づいて前記ロジック信号における高電位期間および低電位期間の配列パターンであるロジックパターンに従って変化する前記各被覆導線間の電位差の変化を示す差分信号を検出する検出部と、前記差分信号の立ち上がり時の電圧が第１基準値以上となったときを高電位期間の開始とし、かつ当該差分信号の立ち下がり時の電圧が第２基準値以下となったときを低電位期間の開始とする第１の信号、および前記差分信号の立ち上がり時の電圧が前記第１基準値以上となったときを低電位期間の開始とし、かつ当該差分信号の立ち下がり時の電圧が前記第２基準値以下となったときを高電位期間の開始とする第２の信号の予め規定された一方を前記符号特定用信号として生成する信号生成部とを備えている。

また、請求項２記載の信号生成装置は、請求項１記載の信号生成装置において、前記検出部は、前記トランスの二次回路側の基準電位に接続されたセンタータップを二次巻線に有する前記トランスと、当該トランスの前記二次巻線の各端子から出力された前記出力信号を入力して前記差分信号を出力する差動増幅回路とを備えている。

また、請求項３記載の信号生成装置は、請求項１または２記載の信号生成装置において、前記検出部は、前記各電極のいずれか一方と前記トランスにおける前記一次巻線の各端子の一方との間に接続されたバッファ増幅回路と、前記各電極の他方と前記トランスにおける前記一次巻線の各端子の他方との間に接続されたバッファ増幅回路とを備えている。

また、請求項４記載の信号生成装置は、通信路を介して伝送される２線差動電圧方式のロジック信号に基づき、当該ロジック信号に対応する符号列を特定可能な符号特定用信号を生成する信号生成装置であって、一次巻線および二次巻線を有するトランスと当該二次巻線の各端子間に接続された抵抗とを備えて、前記通信路において前記ロジック信号を伝送するための一対の被覆導線における被覆部にそれぞれ接触させられる一対の電極と当該一対の被覆導線との間の結合容量を介して当該一対の電極によって検出された各信号を前記一次巻線の各端子に入力すると共に前記二次巻線の各端子から出力される出力信号に基づいて前記ロジック信号における高電位期間および低電位期間の配列パターンであるロジックパターンに従って変化する前記各被覆導線間の電位差の変化を示す差分信号を検出する検出部と、前記差分信号を、当該差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ低電圧期間の電圧がターゲット定電圧に規定されたシングルエンド信号に整形して出力する波形整形部とを備えて、当該シングルエンド信号に基づいて前記符号特定用信号を生成する。

また、請求項５記載の信号生成装置は、通信路を介して伝送される２線差動電圧方式のロジック信号に基づき、当該ロジック信号に対応する符号列を特定可能な符号特定用信号を生成する信号生成装置であって、一次巻線および二次巻線を有するトランスと当該二次巻線の各端子間に接続された抵抗とを備えて、前記通信路において前記ロジック信号を伝送するための一対の被覆導線における被覆部にそれぞれ接触させられる一対の電極と当該一対の被覆導線との間の結合容量を介して当該一対の電極によって検出された各信号を前記一次巻線の各端子に入力すると共に前記二次巻線の各端子から出力される出力信号に基づいて前記ロジック信号における高電位期間および低電位期間の配列パターンであるロジックパターンに従って変化する前記各被覆導線間の電位差の変化を示す差分信号を検出する検出部と、前記差分信号を、当該差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ高電圧期間の電圧がターゲット定電圧に規定されたシングルエンド信号に整形して出力する波形整形部とを備えて、当該シングルエンド信号に基づいて前記符号特定用信号を生成する。

また、請求項６記載の信号生成装置は、請求項４記載の信号生成装置において、前記波形整形部は、前記差分信号が入力される入力部に一端部が接続されると共に出力部に他端部が接続されたコンデンサと、一端部が前記コンデンサの前記他端部に接続されると共に他端部にターゲット定電圧が印加されて、当該ターゲット定電圧を当該コンデンサの当該他端部に供給する第１インピーダンス素子と、直列接続された第２インピーダンス素子およびスイッチで構成されると共に、一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加された直列回路と、前記差分信号の交流成分における低電圧期間に前記スイッチをオン状態に移行させると共に、当該交流成分における高電圧期間に前記スイッチをオフ状態に移行させる制御パルス信号を出力するスイッチ制御回路とを備えて、前記シングルエンド信号を前記出力部から出力する。

また、請求項７記載の信号生成装置は、請求項５記載の信号生成装置において、前記波形整形部は、前記差分信号が入力される入力部に一端部が接続されると共に出力部に他端部が接続されたコンデンサと、一端部が前記コンデンサの前記他端部に接続されると共に他端部にターゲット定電圧が印加されて、当該ターゲット定電圧を当該コンデンサの当該他端部に供給する第１インピーダンス素子と、直列接続された第２インピーダンス素子およびスイッチで構成されると共に、一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加された直列回路と、前記差分信号の交流成分における高電圧期間に前記スイッチをオン状態に移行させると共に、当該交流成分における低電圧期間に前記スイッチをオフ状態に移行させる制御パルス信号を出力するスイッチ制御回路とを備えて、前記シングルエンド信号を前記出力部から出力する。

また、請求項８記載の信号生成装置は、請求項６記載の信号生成装置において、前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、前記コンデンサの前記他端部に反転入力端子が接続され、かつ前記ターゲット定電圧よりも高い基準電圧が非反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている。

また、請求項９記載の信号生成装置は、請求項６記載の信号生成装置において、前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、前記コンデンサの前記他端部に非反転入力端子が接続され、かつ前記ターゲット定電圧よりも高い基準電圧が反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている。

また、請求項１０記載の信号生成装置は、請求項７記載の信号生成装置において、前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、前記コンデンサの前記他端部に非反転入力端子が接続され、かつ前記ターゲット定電圧よりも低い基準電圧が反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている。

また、請求項１１記載の信号生成装置は、請求項７記載の信号生成装置において、前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、前記コンデンサの前記他端部に反転入力端子が接続され、かつ前記ターゲット定電圧よりも低い基準電圧が非反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている。

また、請求項１２記載の信号生成装置は、請求項６記載の信号生成装置において、前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、反転入力端子が前記コンデンサの前記他端部に接続されると共に出力端子から前記制御パルス信号を出力するコンパレータと、一端部が前記出力端子に接続されると共に他端部に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されて、当該いずれかの電圧および前記制御パルス信号の電圧で規定される分圧電圧を前記コンパレータの非反転入力端子に基準電圧として出力する抵抗分圧回路とを備えている。

また、請求項１３記載の信号生成装置は、請求項６記載の信号生成装置において、前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、反転入力端子に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されると共に出力端子から前記制御パルス信号を出力するコンパレータと、一端部が前記出力端子に接続されると共に他端部が前記コンデンサの前記他端部に接続されて、前記シングルエンド信号の電圧および前記制御パルス信号の電圧で規定される分圧パルス信号を前記コンパレータの非反転入力端子に出力する抵抗分圧回路とを備えている。

また、請求項１４記載の信号生成装置は、請求項７記載の信号生成装置において、前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、反転入力端子に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されると共に出力端子から前記制御パルス信号を出力するコンパレータと、一端部が前記出力端子に接続されると共に他端部が前記コンデンサの前記他端部に接続されて、前記シングルエンド信号の電圧および前記制御パルス信号の電圧で規定される分圧パルス信号を前記コンパレータの非反転入力端子に出力する抵抗分圧回路とを備えている。

また、請求項１５記載の信号生成装置は、請求項７記載の信号生成装置において、前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、反転入力端子が前記コンデンサの前記他端部に接続されると共に出力端子から前記制御パルス信号を出力するコンパレータと、一端部が前記出力端子に接続されると共に他端部に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されて、当該いずれかの電圧および前記制御パルス信号の電圧で規定される分圧電圧を前記コンパレータの非反転入力端子に基準電圧として出力する抵抗分圧回路とを備えている。

また、請求項１６記載の信号生成装置は、請求項６記載の信号生成装置において、前記スイッチ制御回路は、一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加されて、前記シングルエンド信号を分圧して分圧パルス信号として出力する抵抗分圧回路と、前記ターゲット定電圧を基準としてバイアス電圧を生成するバイアス電圧源と、前記分圧パルス信号に前記バイアス電圧を電圧加算して前記制御パルス信号として出力する加算器とを備えている。

また、請求項１７記載の信号生成装置は、請求項６から１６のいずれかに記載の信号生成装置において、前記スイッチは、前記制御パルス信号によって制御されて、前記オン状態のときには前記ターゲット定電圧を出力端子から前記第２インピーダンス素子を介して前記出力部に出力し、前記オフ状態のときには前記出力端子をハイインピーダンス状態に移行させるスリーステートバッファで構成されている。

また、請求項１８記載の信号生成装置は、請求項４から１７のいずれかに記載の信号生成装置において、前記シングルエンド信号を閾値電圧と比較して二値化することにより前記符号特定用信号を生成する信号生成部を備えている。

また、請求項１９記載の信号生成装置は、請求項４から１８のいずれかに記載の信号生成装置において、外部から入力された電圧データをＤ／Ａ変換して、当該電圧データで示される電圧値の前記ターゲット定電圧を出力するＤ／Ａ変換器を備えている。

また、請求項２０記載の信号読取システムは、請求項１から１９のいずれかに記載の信号生成装置と、前記信号生成装置によって生成された前記符号特定用信号に基づいて前記ロジック信号に対応する前記符号列を特定する符号化装置とを備えている。

請求項１記載の信号生成装置では、一対の被覆導線における被覆部にそれぞれ接触させられる一対の電極と各被覆導線との結合容量を介して入力した信号に応じてトランスから出力された出力信号に基づいて検出された差分信号に基づき、通信路を介して伝送されるロジック信号に対応する符号列を特定可能な符号特定用信号としての第１の信号および第２の信号のいずれか予め規定された一方を生成する。また、請求項２０記載の信号読取システムでは、上記の信号生成装置と、信号生成装置によって生成された符号特定用信号に基づいてロジック信号に対応する符号列を特定する符号化装置とを備えている。

したがって、請求項１記載の信号生成装置、および請求項２０記載の信号読取システムによれば、一対の被覆導線における長手方向の任意の部位において被覆導線の被覆部に電極を接触させる簡易な作業を行うことで、被覆導線と電極との結合容量を介して信号を入力することができ、この信号に基づき、通信路を介して伝送されているロジック信号によって示されている符号列を特定可能な符号特定用信号を生成し、生成した符号特定用信号に基づいてロジック信号によって示されている符号列を特定することができる。これにより、通信路にコネクタが配設されていなくても、被覆導線を傷付けることなくロジック信号の符号列を特定することができ、また、通信路にコネクタが配設されている場合においても、コネクタの配設場所の近傍に限定されることなく、通信路の任意の場所においてロジック信号を読み取って符号列を特定することができる。さらに、符号化装置に接続されるＣＡＮ通信対応機器等においてノイズが生じたとしても、このノイズが信号読取システムを介して通信路（被覆導線）に流れ込む事態が回避されるため、通信路を介してのロジック信号（ＣＡＮフレーム）の伝送や、通信路に接続されている機器の動作が阻害される事態を招くことなく、通信路からロジック信号を読み取って各種のＣＡＮ通信対応機器に提供することができる。

また、請求項２記載の信号生成装置、および請求項２０記載の信号読取システムによれば、第２基準電位に接続されたセンタータップを二次巻線に有するトランスと、トランスの二次巻線の各端子から出力された出力信号を入力して差分信号を出力する差動増幅回路とを備えて検出部を構成したことにより、トランスによって互いに極性が反転した出力信号を生成できると共に両出力信号の差分信号を検出することができる。このため、この信号生成装置および信号読取システムによれば、出力信号における各電圧値の差分値を大きくすることができる結果、ロジック信号のロジックパターンに連動して変化する各被覆導線間の電位差を確実に検出して、その電位差の変化を正確に示す差分信号を生成することができ、その結果、正確な符号化が可能な符号特定用信号を信号生成装置から出力して符号化装置において符号化することができる。

また、請求項３記載の信号生成装置、および請求項２０記載の信号読取システムでは、各電極の一方とトランスにおける一次巻線の各端子の一方との間に接続されたバッファ増幅回路と、各電極の他方とトランスにおける一次巻線の各端子の他方との間に接続されたバッファ増幅回路とを備えたことにより、ロジック信号のロジックパターンに連動した各被覆導線間の電位差の変化を示す信号を増幅した出力信号を生成することができる。このため、この信号生成装置および信号読取システムによれば、ロジック信号のロジックパターンに連動して変化する各被覆導線間の電位差をより確実に検出して、その電位差の変化をより正確に示す差分信号を生成することができ、その結果、一層正確な符号化が可能な符号特定用信号を信号生成装置から出力して符号化装置において符号化することができる。

また、請求項４，５記載の信号生成装置、および請求項２０記載の信号読取システムでは、差分信号を、この差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつその高電位側電圧（高電圧期間の電圧）および低電位側電圧（低電圧期間の電圧）のうちのいずれか一方がターゲット定電圧に規定されたシングルエンド信号に整形（波形整形）して出力する波形整形部を備えて構成されている。このため、この信号生成装置によれば、波形整形部の後段に配置される信号生成部において、ターゲット定電圧を基準として規定された閾値電圧と比較することで、シングルエンド信号を確実に二値化して符号特定用信号を生成することができる。これにより、この信号読取システムによれば、この符号特定用信号に基づいて、ロジック信号によって示されている符号をより確実に特定することができ、さらにはこの符号で構成される符号列をより確実に特定することができる。

また、請求項６，７記載の信号生成装置および請求項２０記載の信号読取システムでは、波形整形回路が、コンデンサ、第１インピーダンス素子、直列回路、および差分信号の交流成分における低電圧期間に直列回路のスイッチをオン状態に移行させると共に、この交流成分における高電圧期間にスイッチをオフ状態に移行させるスイッチ制御回路とを備える構成か、またはコンデンサ、第１インピーダンス素子、直列回路、および差分信号の交流成分における高電圧期間に直列回路のスイッチをオン状態に移行させると共に、この交流成分における低電圧期間にスイッチをオフ状態に移行させるスイッチ制御回路とを備える構成のいずれかの構成となっている。

したがって、この信号生成装置によれば、順方向電圧の影響を受けるダイオードを用いて構成された波形整形回路を有する構成とは異なり、波形整形回路が、差分信号を、差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつその高電位側電圧（高電圧期間の電圧）および低電位側電圧（低電圧期間の電圧）のうちのいずれか一方が確実にターゲット定電圧に規定されたシングルエンド信号に整形（波形整形）して出力することができる。このため、この信号生成装置によれば、差動増幅部の後段に配置される信号生成部において、上記のターゲット定電圧を基準として規定された閾値電圧と比較することで、シングルエンド信号を一層確実に二値化して符号特定用信号を生成することができる。これにより、この信号読取システムによれば、この符号特定用信号に基づいて、ロジック信号によって示されている符号を一層確実に特定することができ、さらには特定した符号の列で構成されるＣＡＮフレームをより確実に特定することができる。

また、請求項８，９記載の信号生成装置および請求項２０記載の信号読取システムでは、スイッチが制御パルス信号が高電位のときにオン状態に移行し、制御パルス信号が低電位のときにオフ状態に移行するように構成されているときには、スイッチ制御回路は、コンデンサの他端部に反転入力端子が接続され、かつターゲット定電圧よりも高い（若干高い）基準電圧が非反転入力端子に入力されて、出力端子から制御パルス信号を出力するコンパレータを有して構成され、またスイッチが制御パルス信号が低電位のときにオン状態に移行し、制御パルス信号が高電位のときにオフ状態に移行するように構成されているときには、スイッチ制御回路は、コンデンサの他端部に非反転入力端子が接続され、かつターゲット定電圧よりも高い（若干高い）基準電圧が反転入力端子に入力されて、出力端子から制御パルス信号を出力するコンパレータを有して構成される。このため、このスイッチ制御回路を備えた波形整形回路によれば、シングルエンド信号の低電位側電圧（低電圧期間の電圧）がターゲット定電圧に規定されている状態において、シングルエンド信号にノイズが重畳した場合であっても、そのノイズのレベルが基準電圧に達するまで（基準電圧に上昇するまで）は、スイッチ制御回路がスイッチをオン状態に維持して、直列回路に対してコンデンサの他端部（および出力部）へのターゲット定電圧の印加を継続させることができる。したがって、この波形整形回路を備えた信号生成装置および信号読取システムによれば、ノイズによる誤動作を軽減することができるため、ノイズの存在下においても、符号特定用信号を安定して生成でき、またこの符号特定用信号に基づいて符号および符号で構成されるＣＡＮフレームを安定して特定して出力することができる。

また、請求項１０，１１記載の信号生成装置および請求項２０記載の信号読取システムでは、スイッチが制御パルス信号が高電位のときにオン状態に移行し、制御パルス信号が低電位のときにオフ状態に移行するように構成されているときには、スイッチ制御回路は、コンデンサの他端部に非反転入力端子が接続され、かつターゲット定電圧よりも低い（若干低い）基準電圧が反転入力端子に入力されて、出力端子から制御パルス信号を出力するコンパレータを有して構成され、またスイッチが制御パルス信号が低電位のときにオン状態に移行し、制御パルス信号が高電位のときにオフ状態に移行するように構成されているときには、スイッチ制御回路は、コンデンサの他端部に反転入力端子が接続され、かつターゲット定電圧よりも低い（若干低い）基準電圧が非反転入力端子に入力されて、出力端子から制御パルス信号を出力するコンパレータを有して構成される。このため、このスイッチ制御回路を備えた波形整形回路によれば、シングルエンド信号の高電位側電圧（高電圧期間の電圧）がターゲット定電圧に規定されている状態において、シングルエンド信号にノイズが重畳した場合であっても、そのノイズのレベルが基準電圧に達するまで（基準電圧に低下するまで）は、スイッチ制御回路がスイッチをオン状態に維持して、直列回路に対してコンデンサの他端部（および出力部）へのターゲット定電圧の印加を継続させることができる。したがって、この波形整形回路を備えた信号生成装置および信号読取システムによれば、ノイズによる誤動作を軽減することができるため、ノイズの存在下においても、符号特定用信号を安定して生成でき、またこの符号特定用信号に基づいて符号および符号で構成されるＣＡＮフレームを安定して特定して出力することができる。

また、請求項１２～１５記載の信号生成装置および請求項２０記載の信号読取システムでは、スイッチ制御回路を構成するコンパレータがヒステリシス特性を有している（コンパレータがヒステリシスコンパレータとして動作する）このため、この波形整形回路を備えた波形整形回路によれば、シングルエンド信号が低電位側電圧（低電圧期間の電圧）のとき、およびシングルエンド信号が高電位側電圧（高電圧期間の電圧）のときのいずれのときに、シングルエンド信号にノイズが重畳した場合であっても、そのノイズのレベルが上記のヒステリシス特性で規定されるレベル未満のときには、スイッチ制御回路が制御パルス信号の電位を現在の電位に維持すること（つまり、スイッチがオン状態のときにはこの状態を維持し、またスイッチがオフ状態のときにはこの状態を維持すること）ができることから、シングルエンド信号の電圧を現在の状態に維持することができる。したがって、この波形整形回路を備えた信号生成装置および信号読取システムによれば、ノイズによる誤動作を一層軽減することができるため、ノイズの存在下においても、符号特定用信号を一層安定して生成でき、またこの符号特定用信号に基づいて符号および符号で構成されるＣＡＮフレームを一層安定して特定して出力することができる。

また、請求項１６記載の信号生成装置および請求項２０記載の信号読取システムによれば、波形整形回路がコンパレータを使用しない構成においても、差動増幅回路から出力される差分信号を、差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつその低電位側電圧（低電圧期間の電圧）がターゲット定電圧に規定されたシングルエンド信号に確実に整形したり、また差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつその高電位側電圧（高電圧期間の電圧）がターゲット定電圧に規定されたシングルエンド信号に確実に整形したりして、出力部から出力することができる。これにより、この波形整形回路を備えた信号生成装置および信号読取システムによれば、設計の自由度を高めることができる。

また、請求項１７記載の信号生成装置および請求項２０記載の信号読取システムによれば、波形整形回路の直列回路を構成するスイッチが、スリーステートバッファ（３ステートロジックＩＣ）で構成されている。したがって、この波形整形回路を備えた信号生成装置および信号読取システムによれば、集積回路に内蔵されている出力バッファ（または入出力バッファ（双方向バッファ））を直列回路を構成するスイッチとして使用することができる。

請求項１８記載の信号生成装置および請求項２０記載の信号読取システムによれば、信号生成部を備えたことにより、シングルエンド信号に基づいて符号特定用信号を生成する装置を別途設ける手間を省くことができる。

また、請求項１９記載の信号生成装置および請求項２０記載の信号読取システムによれば、波形整形回路にＤ／Ａ変換器を配置して、Ｄ／Ａ変換器からターゲット定電圧を出力させる構成としたことにより、Ｄ／Ａ変換器への電圧データを変更することで、ターゲット定電圧を変更できるため、シングルエンド信号においてターゲット定電圧に規定される高電位側電圧（高電圧期間の電圧）や低電位側電圧（低電圧期間の電圧）を信号生成部の入力仕様に応じて変更することができる。つまり、この信号生成装置および信号読取システムによれば、信号生成部がシングルエンド信号から符号特定用信号を確実に生成し得るように、上記の高電位側電圧や低電位側電圧を調整することができる。

信号読取システム１の構成を示す構成図である。信号生成装置２の構成を示す構成図である。ロジック信号Ｓａ、差分信号Ｓｄ、および符号特定用信号Ｓｅ，Ｓｆの波形図である。信号生成装置１０２の構成を示す構成図である。信号生成装置２０２の構成を示す構成図である。信号読取システム３０１および信号生成装置３０２の構成を示す構成図である。図６における検出部２１２の他の構成を示す構成図である。図６における検出部２１２の他の構成を示す構成図である。図６における波形整形部３１３および信号生成部３１４の構成を示す構成図である。図９の波形整形部３１３および信号生成部３１４を備えた信号生成装置３０２の動作を説明するための波形図である。図６における波形整形部３１３および信号生成部３１４の他の構成を示す構成図である。図１１の波形整形部３１３および信号生成部３１４を備えた信号生成装置３０２の動作を説明するための波形図である。図６における波形整形部３１３の他の構成を示す構成図である。図６における波形整形部３１３の他の構成を示す構成図である。図６における波形整形部３１３の他の構成を示す構成図である。図６における波形整形部３１３の他の構成を示す構成図である。図６における波形整形部３１３の他の構成を示す構成図である。図６における波形整形部３１３の他の構成を示す構成図である。図６における波形整形部３１３の他の構成を示す構成図である。図６における波形整形部３１３の他の構成を示す構成図である。図６における波形整形部３１３の他の構成を示す構成図である。図６における波形整形部３１３の他の構成を示す構成図である。

以下、信号生成装置および信号読取システムの実施の形態について、添付図面を参照して説明する。

本件発明に係る信号生成装置および信号読取システムは、ＣＡＮ通信用のシリアルバス（通信路）から各種ＣＡＮフレーム（２線差動電圧方式のロジック信号によって示されている符号列）を取得して動作する各種電子機器とシリアルバスとの間に配設して使用可能に構成されている。以下、一例として、自動車に配設されている通信路からロジック信号を読み取り、対応する符号列（ＣＡＮフレーム）を利用した各種の処理を外部機器において実行させる例について説明する。

図１に示す信号読取システム１は、「信号読取システム」の一例であって、信号生成装置２（「信号生成装置」の一例）、および符号化装置３（「符号化装置」の一例）を備えて構成されている。この信号読取システム１は、自動車に配設されているＣＡＮ通信用のシリアルバスＳＢ（「通信路」の一例）からＣＡＮフレーム（「通信路を介して伝送されるロジック信号」の一例）を読み取り、読み取ったＣＡＮフレームと同じＣＡＮフレーム（「ロジック信号に対応する符号列」の一例）を各種のＣＡＮ通信対応機器に出力することができるように（いわゆる、ＣＡＮバスアナライザとして）構成されている。

この場合、シリアルバスＳＢを介してのＣＡＮプロトコルに準拠した通信時には、ＣＡＮフレームの内容（符号列）を表すロジック信号が、シリアルバスＳＢにおける２本の信号線（「CANH」および「CANL」の２本の信号線）の間の電位差である差動信号として伝送される。なお、シリアルバスＳＢを介してのロジック信号の伝送原理については公知のため、詳細な説明を省略する。また、シリアルバスＳＢにおいて差動信号を伝送するための基準電位となる信号線である「SG」や、差動信号の伝送の用途以外に配設されている信号線および電力線等の図示および説明を省略する。

一方、信号生成装置２は、被覆導線Ｌａ（「CANH」に対応する信号線：高電位側信号線：「ロジック信号を伝送するための一対の被覆導線」の一方の一例）、および被覆導線Ｌｂ（「CANL」に対応する信号線：低電位側信号線：「ロジック信号を伝送するための一対の被覆導線」の他方の一例）の２本（以下、区別しないときには「被覆導線Ｌ」ともいう）を介して伝送されるロジック信号Ｓａ（ＣＡＮフレームに対応する差動信号：図３参照）に基づき、一例として、「高電位期間」および「低電位期間」の配列パターンがロジック信号Ｓａのロジックパターンと反転した符号特定用信号Ｓｆ（「符号特定用信号」としての「第２の信号」の一例：同図参照）を生成する。具体的には、信号生成装置２は、図２に示すように、電極部１１ａ，１１ｂ（以下、区別しないときには「電極部１１」ともいう）、検出部１２および信号生成部１３を備えて構成されている。

電極部１１は、電極２１、およびシールド２２を備えて構成されている。この場合、電極部１１は、被覆導線Ｌに対して着脱可能に構成され、装着状態において被覆導線Ｌの被覆部に電極２１が接触（当接）するように構成されている。この電極部１１は、被覆導線Ｌの金属部分（芯線）と接触することなく非接触の状態（つまり、金属非接触の状態）で被覆導線Ｌの電位を検出可能に構成されている。また、同図に示すように、各電極部１１の各電極２１は、シールドケーブル（同軸ケーブル）５０の芯線を介して検出部１２内の後述するトランス３１における一次巻線３１ａに接続され、各電極部１１の各シールド２２は、シールドケーブル５０のシールドを介してトランス３１における一次巻線３１ａ側の基準電位（後述の「第１基準電位」）にそれぞれ接続されている。

検出部１２は、被覆導線Ｌａ，Ｌｂを介して伝送されるロジック信号Ｓａのロジックパターンに従って変化する被覆導線Ｌａ，Ｌｂ間の電位差を検出して、その電位差の変化を示す差分信号Ｓｄ（図３参照）を出力（検出）する。具体的には、検出部１２は、図２に示すように、トランス３１、オペアンプ３２、抵抗３３ａ～３３ｆおよびコンデンサ３４を備えて構成されている。

トランス３１は、差分回路であって、図２に示すように、一次巻線３１ａおよび二次巻線３１ｂを備えて構成されている。この場合、トランス３１の一次巻線３１ａにおける一次側端子４１ａ，４１ｂは、シールドケーブル５０の芯線を介して各電極部１１ａ，１１ｂの各電極２１にそれぞれ接続されている。また、二次巻線３１ｂにはセンタータップ４３が設けられており、このセンタータップ４３は、二次巻線３１ｂ側の二次回路の基準電位（後述の「第２基準電位」）に接続されている。また、トランス３１の二次巻線３１ｂにおける二次側端子４２ａ，４２ｂ間には、二次巻線３１ｂに流れる電流を電流－電圧変換する抵抗３３ａが接続されている。また、二次側端子４２ａは、抵抗３３ｂを介してオペアンプ３２の反転入力端子に接続され、二次側端子４２ｂは、抵抗３３ｃを介してオペアンプ３２の非反転入力端子に接続されている。

また、同図に示すように、オペアンプ３２の反転入力端子と出力端子との間には抵抗３３ｄ（帰還抵抗）が接続され、非反転入力端子と二次回路の基準電位との間には抵抗３３ｅが接続されている。また、オペアンプ３２の出力端子には、出力抵抗としての抵抗３３ｆが接続されている。このオペアンプ３２は、抵抗３３ｂ～３３ｅと共に差動増幅回路を構成し、反転入力端子に入力した信号と非反転入力端子に入力した信号との差分信号を抵抗３３ｂ～３３ｅで規定される増幅率で増幅した差分信号Ｓｄを抵抗３３ｆを介して出力する。また、コンデンサ３４は、トランス３１の一次巻線３１ａ側の一次回路の基準電位（以下、「第１基準電位」ともいう）とトランス３１の二次巻線３１ｂ側の二次回路の基準電位（以下、「第２基準電位」ともいう）との間に接続されており、第１基準電位と第２基準電位とを交流的に同電位に維持すると共に直流的に絶縁する機能を有している。

信号生成部１３は、図２に示すように、非反転入力端子が抵抗５２ａを介して第２基準電位に接続されると共に非反転入力端子と出力端子との間に抵抗５２ｂ（帰還抵抗）が接続されて、ヒステリシス付のコンパレータ５１として構成されている。この場合、ヒステリシスのしきい値となる基準値Ｖｒ１，Ｖｒ２（Ｖｒ１＞Ｖｒ２。図３参照）が、抵抗５２ａ，５２ｂの抵抗値とコンパレータ５１の出力電圧（符号特定用信号Ｓｆの高電位期間での電圧と低電位期間での電圧）によって予め規定されている。この信号生成部１３は、抵抗３３ｆを介して検出部１２から差分信号Ｓｄを入力して、図３の中段および下段に示すように、差分信号Ｓｄの立ち上がり時の電圧が基準値Ｖｒ１（第１基準値）を上回ったときを「高電位期間」の開始とし、かつ差分信号Ｓｄの立ち下がり時の電圧が基準値Ｖｒ２（第２基準値）よりも下回ったときを「低電位期間」の開始とする符号特定用信号Ｓｆを生成する。

符号化装置３は、信号生成装置２から出力された符号特定用信号Ｓｆに基づき、ロジック信号Ｓａに対応する符号列Ｃｓ（図３参照）を特定する符号化処理を実行し、特定した符号列Ｃｓ（すなわち、シリアルバスＳＢを伝送されているＣＡＮフレームと同じＣＡＮフレーム）を、信号読取システム１に接続されている各種ＣＡＮ通信対応機器に出力する。

この場合、本例の信号読取システム１では、信号生成装置２は、「高電位期間」および「低電位期間」の配列パターンが、シリアルバスＳＢを介して伝送されているロジック信号Ｓａのロジックパターンと反転する符号特定用信号Ｓｆを生成して出力する。また、符号化装置３は、符号特定用信号Ｓｆにおける低電位期間を２進数データの「０」とし、かつ符号特定用信号Ｓｆにおける高電位期間を２進数データの「１」とする符号化処理を実行して符号列Ｃｓ（ＣＡＮフレーム）を特定する。

次に、信号読取システム１の使用例、およびその際の信号読取システム１の動作について、図面を参照して説明する。なお、各電極部１１ａ，１１ｂの各電極２１は信号生成装置２の検出部１２におけるトランス３１の一次側端子４１ａ，４１ｂにシールドケーブル５０の芯線を介してそれぞれ接続されており、電極部１１ａ，１１ｂの各シールド２２はシールドケーブル５０のシールドを介して検出部１２の第１基準電位にそれぞれ接続されているものとする。

まず、図２に示すように、自動車に敷設されているシリアルバスＳＢにおける被覆導線Ｌａ，Ｌｂの被覆部に電極２１が接触（当接）するように電極部１１ａ，１１ｂを被覆導線Ｌａ，Ｌｂにそれぞれ装着すると共に、符号列Ｃｓを出力すべきＣＡＮ通信対応機器を符号化装置３に接続する。

この場合、本例の信号読取システム１では、被覆導線Ｌａ，Ｌｂ自体を加工する（絶縁被覆を剥がす）ことなく、電極部１１ａ，１１ｂを装着するだけでシリアルバスＳＢからロジック信号Ｓａを読み取ることができるため、シリアルバスＳＢにコネクタが配設されていない場合においても使用することができる。また、コネクタが配設されていたとしても、シリアルバスＳＢに対する接続場所（電極部１１ａ，１１ｂの装着場所）がコネクタの配設場所に限定されずに、被覆導線Ｌａ，Ｌｂの長手方向における任意の場所に接続する（電極部１１ａ，１１ｂを装着する）ことが可能となっている。したがって、信号読取システム１に接続するＣＡＮ通信対応機器の大きさや防振の要否などの諸条件に応じて、自動車内の任意の場所に信号読取システム１を接続することができる。

この状態において、自動車に搭載された図外のＣＡＮ通信対応機器（制御情報を示すＣＡＮフレームを出力するコントローラや、任意の計測結果を示すＣＡＮフレームを出力する検出器等）からシリアルバスＳＢにロジック信号Ｓａが出力されたときに、信号生成装置２の検出部１２では、ロジック信号Ｓａの電圧変化に応じた電流値の信号Ｓｂ（電流信号）がシリアルバスＳＢの被覆導線Ｌａ，Ｌｂと電極部１１ａ，１１ｂの各電極２１との結合容量を介してトランス３１の一次側端子４１ａ，４１ｂに入力される。

この場合、各信号Ｓｂ，Ｓｂがトランス３１の一次巻線３１ａを互いに逆方向に流れるため、トランス３１は、差分回路として機能する。この際に、一次巻線３１ａに各信号Ｓｂ，Ｓｂの差分が流れ、この結果、一次巻線３１ａと二次巻線３１ｂの巻数比に応じた電流が、トランス３１の二次巻線３１ｂに流れる。これにより、この二次巻線３１ｂを流れる電流は、抵抗３３ａによって電流－電圧変換される。

この際に、トランス３１の二次巻線３１ｂにおけるセンタータップ４３が第２基準電位に接続されているため、二次側端子４２ａとセンタータップ４３との間の二次巻線の巻数に応じた電圧の出力信号Ｓｃ１が抵抗３３ａの一端に生じ、二次側端子４２ｂとセンタータップ４３との間の二次巻線の巻数に応じた電圧でかつ出力信号Ｓｃ１に対して極性が反転した出力信号Ｓｃ２が抵抗３３ａの他端に生じる。この場合、二次側端子４２ａとセンタータップ４３との間の二次巻線の巻数と二次側端子４２ｂとセンタータップ４３との間の二次巻線の巻数とが等しく規定されているため、出力信号Ｓｃ１と出力信号Ｓｃ２とは、極性が逆極性で電圧値が等しい電圧信号となる。

次いで、オペアンプ３２が、抵抗３３ｂを介して出力信号Ｓｃ１を反転入力端子に入力すると共に抵抗３３ｃを介して出力信号Ｓｃ２を非反転入力端子に入力し、この両出力信号Ｓｃ１，Ｓｃ２を差動増幅して、図３の中段に示すように、ロジック信号Ｓａ（同図の上段参照）の電圧値に連動して変化する被覆導線Ｌａ，Ｌｂ間の電位差の変化を示す差分信号Ｓｄを出力（検出）する。

続いて、信号生成装置２の信号生成部１３が、図３の下段に示すように、差分信号Ｓｄの立ち上がり時の電圧が基準値Ｖｒ１（第１基準値）を上回ったときを「低電位期間」の開始とすると共に、差分信号Ｓｄの立ち下がり時の電圧が基準値Ｖｒ２（第２基準値）よりも下回ったときを「高電位期間」の開始とし、「高電位期間」および「低電位期間」の配列がロジック信号Ｓａと反転する符号特定用信号Ｓｆを生成する。

また、符号化装置３では、信号生成装置２によって生成されて出力された符号特定用信号Ｓｆに基づき、符号列Ｃｓを特定する。この際には、前述したように、符号特定用信号Ｓｆにおける低電位期間を２進数データの「０」とし、かつ符号特定用信号Ｓｆにおける高電位期間を２進数データの「１」とする符号化処理を実行する。したがって、シリアルバスＳＢを介してロジック信号Ｓａとして伝送されているＣＡＮフレームと同じデータ内容の符号列Ｃｓ（ＣＡＮフレーム）が生成されてＣＡＮ通信対応機器に出力される。これにより、ＣＡＮ通信対応機器では、信号読取システム１から出力された（信号読取システム１によってシリアルバスＳＢから読み取られた）符号列Ｃｓに対応して予め規定されている各種の処理が実行される。

このように、この信号生成装置２では、一対の被覆導線Ｌにおける被覆部にそれぞれ接触させられる一対の電極２１を備え、各被覆導線と各電極２１との結合容量を介して入力した信号Ｓｂに応じてトランス３１から出力されたＳｃ１，Ｓｃ２に基づいて検出された差分信号Ｓｄに基づき、シリアルバスＳＢを介して伝送されるロジック信号Ｓａに対応する符号列Ｃｓを特定可能な符号特定用信号Ｓｆを生成する。また、この信号読取システム１では、上記の信号生成装置２と、信号生成装置２によって生成された符号特定用信号Ｓｅに基づいてロジック信号Ｓａに対応する符号列Ｃｓを特定する符号化装置３とを備えている。

また、本例の信号読取システム１では、前述したように、信号生成装置２の検出部１２において、電極部１１ａ，１１ｂの各電極２１がシリアルバスＳＢの被覆導線Ｌａ，Ｌｂにおける金属部分（芯線）に接触することなく非接触の状態（金属非接触の状態）で被覆導線Ｌａ，Ｌｂ（金属部分）の電位が検出され、かつトランス３１およびオペアンプ３２を介して被覆導線Ｌａ，Ｌｂの電位の差に対応する差分信号Ｓｄが信号生成部１３に出力される構成が採用されている。このため、符号化装置３に接続されるＣＡＮ通信対応機器等においてノイズが生じたとしても、このノイズが信号読取システム１を介してシリアルバスＳＢ（被覆導線Ｌａ，Ｌｂ）に流れ込む事態が回避される。

したがって、この信号生成装置２および信号読取システム１によれば、一対の被覆導線Ｌにおける長手方向の任意の部位において被覆導線Ｌの被覆部に電極２１を接触させる簡易な作業を行うことで、被覆導線Ｌと電極２１との結合容量を介して信号Ｓｂを入力することができ、この信号Ｓｂに基づき、シリアルバスＳＢを介して伝送されているロジック信号Ｓａによって示されている符号列Ｃｓを特定可能な符号特定用信号Ｓｆを生成し、生成した符号特定用信号Ｓｆに基づいてロジック信号Ｓａによって示されている符号列Ｃｓを特定することができる。これにより、シリアルバスＳＢにコネクタが配設されていなくても、被覆導線Ｌを傷付けることなくロジック信号Ｓａの符号列Ｃｓを特定することができ、また、シリアルバスＳＢにコネクタが配設されている場合においても、コネクタの配設場所の近傍に限定されることなく、シリアルバスＳＢの任意の場所においてロジック信号Ｓａを読み取って符号列Ｃｓを特定することができる。さらに、符号化装置３に接続されるＣＡＮ通信対応機器等においてノイズが生じたとしても、このノイズが信号読取システム１を介してシリアルバスＳＢ（被覆導線Ｌａ，Ｌｂ）に流れ込む事態が回避されるため、シリアルバスＳＢを介してのロジック信号Ｓａ（ＣＡＮフレーム）の伝送や、シリアルバスＳＢに接続されている機器の動作が阻害される事態を招くことなく、シリアルバスＳＢからロジック信号Ｓａを読み取って各種のＣＡＮ通信対応機器に提供することができる。

また、この信号生成装置２および信号読取システム１によれば、第２基準電位に接続されたセンタータップ４３を二次巻線３１ｂに有するトランス３１と、トランス３１の二次側端子４２ａ，４２ｂから出力された出力信号Ｓｃ１，Ｓｃ２を入力して差分信号Ｓｄを出力する差動増幅回路（オペアンプ３２）とを備えて検出部１２を構成したことにより、トランス３１によって互いに極性が反転した出力信号Ｓｃ１，Ｓｃ２を生成できると共に両出力信号Ｓｃ１，Ｓｃ２の差分信号としての差分信号Ｓｄを検出することができる。このため、この信号生成装置２および信号読取システム１によれば、出力信号Ｓｃ１，Ｓｃ２における各電圧値の差分値を大きくすることができる結果、ロジック信号Ｓａのロジックパターンに連動して変化する各被覆導線Ｌ間の電位差を確実に検出して、その電位差の変化を正確に示す差分信号Ｓｄを生成することができ、その結果、正確な符号化が可能な符号特定用信号Ｓｆを信号生成装置２から出力して符号化装置３において符号化することができる。

なお、「信号生成装置」および「信号読取システム」の構成は、上記した信号生成装置２および信号読取システム１の構成に限定されない。例えば、図４に示す信号読取システム１０１を採用することもできる。なお、以下の説明において、上記した信号読取システム１と同様の構成要素については、同じ符号を付して、重複する説明を省略する。

この信号読取システム１０１は、図４に示すように、上記した信号生成装置２に代えて、信号生成装置１０２を備えて構成されている。この場合、信号生成装置１０２は、「信号生成装置」の他の一例であって、検出部１１２および信号生成部１３を備えて構成されている。

検出部１１２は、図４に示すように、トランス１３１、オペアンプ１３２、抵抗３３ａ，１３３ｂ～１３３ｄおよびコンデンサ３４を備えて構成されて、被覆導線Ｌａ，Ｌｂ間の電位差を検出して、電位差の変化を示す差分信号Ｓｄ（図３参照）を出力する。

トランス１３１は、差分回路であって、図４に示すように、一次巻線１３１ａおよび二次巻線１３１ｂを備えて構成されている。この場合、トランス１３１の一次巻線１３１ａにおける一次側端子１４１ａ，１４１ｂは、シールドケーブル５０の芯線を介して各電極部１１ａ，１１ｂの各電極２１にそれぞれ接続されている。また、トランス１３１の二次巻線１３１ｂにおける二次側端子１４２ａ，１４２ｂ間には、二次巻線１３１ｂに流れる電流を電流－電圧変換する抵抗３３ａが接続されている。また、二次側端子１４２ａは、オペアンプ１３２の非反転入力端子に接続され、二次側端子１４２ｂは、第２基準電位に接続されている。

このトランス１３１では、ロジック信号Ｓａのロジックパターンに連動した被覆導線Ｌａ，Ｌｂ間の電位差の変化を示す信号Ｓｂ（電流信号）が被覆導線Ｌａ，Ｌｂと電極部１１ａ，１１ｂの各電極２１との結合容量を介して一次側端子１４１ａ，１４１ｂに入力したときには、各信号Ｓｂが一次巻線１３１ａを互いに逆向きに流れ、これによって二次巻線１３１ｂに誘起された出力信号Ｓｃ（電圧信号）が二次側端子１４２ａ，１４２ｂから出力される。この場合、各信号Ｓｂが一次巻線１３１ａを互いに逆向きに流れるため、トランス１３１は、差分回路として機能して、被覆導線Ｌａ，Ｌｂ間の電位差の変化に応じて電圧値が変化する差分信号としての出力信号Ｓｃを出力する。

また、図４に示すように、オペアンプ１３２の反転入力端子と第２基準電位との間には抵抗１３３ｂが接続されると共にオペアンプ１３２の反転入力端子と出力端子との間には抵抗１３３ｃ（帰還抵抗）が接続されている。また、オペアンプ３２の出力端子には、出力抵抗としての抵抗１３３ｄが接続されている。このオペアンプ１３２は、抵抗１３３ｂ，１３３ｃと共にバッファ回路を構成し、非反転入力端子に入力した出力信号Ｓｃを抵抗１３３ｂ，１３３ｃの各抵抗値で規定される増幅率で増幅した差分信号Ｓｄを抵抗１３３ｄを介して出力する。

この信号生成装置１０２の検出部１１２では、ロジック信号Ｓａが被覆導線Ｌａ，Ｌｂに伝送されたときに、ロジック信号Ｓａの電圧変化に応じた電流値の信号Ｓｂ（電流信号）が被覆導線Ｌａ，Ｌｂと電極部１１ａ，１１ｂの各電極２１との結合容量を介してトランス３１の一次側端子１４１ａ，１４１ｂに入力される。この際に、トランス１３１の一次巻線１３１ａを信号Ｓｂが流れることにより、一次巻線１３１ａと二次巻線１３１ｂの巻数比に応じた電流が、トランス１３１の二次巻線１３１ｂに流れる。これにより、この二次巻線１３１ｂを流れる電流は、抵抗３３ａによって電流－電圧変換される。この際に、オペアンプ１３２が、抵抗３３ａの両端間に生じる出力信号Ｓｃを非反転入力端子に入力し、その電圧信号を抵抗１３３ｂ，１３３ｃの各抵抗値で規定される増幅率で増幅して、出力端子から抵抗１３３ｄを介して差分信号Ｓｄとして出力する。その後、信号生成装置１０２および信号読取システム１０１は、信号生成装置２および信号読取システム１と同様にして動作する。

この信号生成装置１０２および信号読取システム１０１においても、各被覆導線Ｌの被覆部に接触させる一対の電極２１を備え、各被覆導線Ｌと各電極２１との結合容量を介して入力した信号Ｓｂに応じてトランス１３１から出力された出力信号Ｓｃに基づいて検出された差分信号Ｓｄから、各被覆導線Ｌを介して伝送されるロジック信号Ｓａに対応する符号列Ｃｓを特定可能な符号特定用信号Ｓｆを生成する。

このため、この信号生成装置１０２および信号読取システム１０１によれば、前述した信号生成装置２および信号読取システム１と同様にして、一対の被覆導線Ｌにおける長手方向の任意の部位において被覆導線Ｌの被覆部に電極２１を接触させる簡易な作業を行うことで、被覆導線Ｌと電極との結合容量を介して信号Ｓｂを入力することができ、この信号Ｓｂに基づき、シリアルバスＳＢを介して伝送されているロジック信号Ｓａによって示されている符号列Ｃｓを特定可能な符号特定用信号Ｓｆを生成し、生成した符号特定用信号Ｓｆに基づいてロジック信号Ｓａによって示されている符号列Ｃｓを特定することができる。これにより、シリアルバスＳＢにコネクタが配設されていなくても、被覆導線Ｌを傷付けることなくロジック信号Ｓａの符号列Ｃｓを特定することができ、また、シリアルバスＳＢにコネクタが配設されている場合においても、コネクタの配設場所の近傍に限定されることなく、シリアルバスＳＢの任意の場所においてロジック信号Ｓａを読み取って符号列Ｃｓを特定することができる。さらに、符号化装置３に接続されるＣＡＮ通信対応機器等においてノイズが生じたとしても、このノイズが信号読取システム１０１を介してシリアルバスＳＢ（被覆導線Ｌａ，Ｌｂ）に流れ込む事態が回避されるため、シリアルバスＳＢを介してのロジック信号Ｓａ（ＣＡＮフレーム）の伝送や、シリアルバスＳＢに接続されている機器の動作が阻害される事態を招くことなく、シリアルバスＳＢからロジック信号Ｓａを読み取って各種のＣＡＮ通信対応機器に提供することができる。

また、図５に示す信号読取システム２０１を採用することもできる。この信号読取システム２０１は、同図に示すように、上記した信号生成装置２に代えて、信号生成装置２０２を備えて構成されている。この場合、信号生成装置２０２は、「信号生成装置」の他の一例であって、検出部２１２および信号生成部１３を備えて構成されている。なお、以下の説明において、上記した信号読取システム１，１０１と同様の構成要素については、同じ符号を付して、重複する説明を省略する。

検出部２１２は、図５に示すように、トランス１３１、オペアンプ１３２，２３２ａ，２３２ｂ、抵抗３３ａ，１３３ｂ～１３３ｄ，２３３ｂ～２３３ｈおよびコンデンサ３４を備えて構成されて、被覆導線Ｌａ，Ｌｂ間の電位差を検出して、電位差の変化を示す差分信号Ｓｄ（図３参照）を出力（検出）する。

オペアンプ２３２ａは、バッファ増幅回路として機能する。図５に示すように、オペアンプ２３２ａの非反転入力端子は、シールドケーブル５０の芯線を介して電極部１１ａの電極２１に接続されると共に抵抗２３３ｂを介して第１基準電位に接続され、反転入力端子と出力端子との間には抵抗２３３ｃ（帰還抵抗）が接続され、出力端子には出力抵抗としての抵抗２３３ｄが接続されている。また、オペアンプ２３２ｂは、バッファ増幅回路として機能する。同図に示すように、オペアンプ２３２ｂの非反転入力端子は、シールドケーブル５０の芯線を介して電極部１１ｂの電極２１に接続されると共に抵抗２３３ｅを介して第１基準電位に接続され、反転入力端子と出力端子との間には抵抗２３３ｆ（帰還抵抗）が接続され、出力端子には出力抵抗としての抵抗２３３ｇが接続されている。

また、オペアンプ２３２ａの反転入力端子とオペアンプ２３２ｂの反転入力端子との間には抵抗２３３ｈが接続されている。この場合、オペアンプ２３２ａは、信号Ｓｂが抵抗２３３ｂを流れたときに抵抗２３３ｂの両端間に生じる電圧信号を非反転入力端子に入力し、オペアンプ２３２ｂは、信号Ｓｂが抵抗２３３ｅを流れたときに抵抗２３３ｅの両端間に生じる電圧信号を非反転入力端子に入力する。また、抵抗２３３ｈには、オペアンプ２３２ａ，２３２ｂの各非反転入力端子に入力される上記の２つの電圧信号の差分電圧に比例した電流が流れる。このことから、オペアンプ２３２ａは、非反転入力端子に入力される電圧信号の電圧に、この電流が抵抗２３３ｃを流れることによってこの抵抗２３３ｃの両端間に生じる電圧が加算された電圧の出力信号Ｓｂ１を出力する。また、オペアンプ２３２ｂは、非反転入力端子に入力される電圧信号の電圧に、この電流が抵抗２３３ｆを流れることによってこの抵抗２３３ｆの両端間に生じる電圧が加算された電圧の出力信号Ｓｂ２を出力する。

トランス１３１は、差分回路であって、図５に示すように、一次巻線１３１ａおよび二次巻線１３１ｂを備えて構成されている。この場合、トランス１３１の一次巻線１３１ａにおける一次側端子１４１ａは、抵抗２３３ｄを介してオペアンプ２３２ａの出力端子に接続され、一次巻線１３１ａにおける一次側端子１４１ｂは、抵抗２３３ｇを介してオペアンプ２３２ｂの出力端子に接続されている。つまり、このトランス１３１の一次側端子１４１ａは、抵抗２３３ｄおよびオペアンプ２３２ａを介して電極部１１ａの電極２１に接続され、一次側端子１４１ｂは、抵抗２３３ｇおよびオペアンプ２３２ｂを介して電極部１１ｂの電極２１に接続されている。また、トランス３１の二次巻線１３１ｂにおける二次側端子１４２ａ，１４２ｂ間には、抵抗３３ａが接続されている。また、二次側端子１４２ａは、オペアンプ１３２の非反転入力端子に接続され、二次側端子１４２ｂは、第２基準電位に接続されている。

また、図５に示すように、オペアンプ１３２およびその周辺回路は、信号生成装置１０２における対応する回路と同一に構成されて、同様の動作を行う。つまり、オペアンプ１３２は、抵抗１３３ｂ，１３３ｃと共にバッファ回路を構成し、非反転入力端子に入力した出力信号Ｓｃを抵抗１３３ｂ，１３３ｃで規定される増幅率で増幅した差分信号Ｓｄを抵抗１３３ｄを介して出力する。

この信号生成装置２０２では、ロジック信号Ｓａのロジックパターンに連動した被覆導線Ｌａ，Ｌｂ間の電位差の変化を示す信号Ｓｂ（電流信号）が被覆導線Ｌａ，Ｌｂと電極部１１ａ，１１ｂの各電極２１との結合容量を介して抵抗２３３ｂ，２３３ｅを流れたときに、オペアンプ２３２ａ，２３２ｂが、上記のように動作することにより、抵抗２３３ｂ，２３３ｅの両端間に生じる２つの電圧信号に基づいて、上記の出力信号Ｓｂ１，Ｓｂ２をそれぞれの出力端子から出力する。

次いで、トランス１３１が、一次側端子１４１ａ，１４１ｂに出力信号Ｓｂ１，Ｓｂ２を入力し、これによって二次巻線１３１ｂに誘起された出力信号Ｓｃ（電圧信号）を二次側端子１４２ａ，１４２ｂから出力する。この場合、一次巻線１３１ａに印加される電圧、つまり各出力信号Ｓｂ１，Ｓｂ２の差分電圧は、抵抗２３３ｂ，２３３ｅの両端間に生じる２つの電圧信号の差分電圧、すなわち、被覆導線Ｌａ，Ｌｂ間の電位差の変化に応じて電圧値が変化するため、トランス１３１は、被覆導線Ｌａ，Ｌｂ間の電位差の変化に応じて電圧値が変化する差分信号としての出力信号Ｓｃを出力する。その後、信号生成装置２０２および信号読取システム２０１は、信号生成装置１０２および信号読取システム１０１と同様にして動作する。

この信号生成装置２０２および信号読取システム２０１においても、各被覆導線Ｌの被覆部に接触させる一対の電極２１を備え、各被覆導線Ｌと各電極２１との結合容量を介して入力した信号Ｓｂに応じてトランス１３１から出力された出力信号Ｓｃに基づいて検出された差分信号Ｓｄから、各被覆導線Ｌを介して伝送されるロジック信号Ｓａに対応する符号列Ｃｓを特定可能な符号特定用信号Ｓｆを生成する。

このため、この信号生成装置２０２および信号読取システム２０１によれば、前述した信号生成装置２および信号読取システム１と同様にして、一対の被覆導線Ｌにおける長手方向の任意の部位において被覆導線Ｌの被覆部に電極２１を接触させる簡易な作業を行うことで、被覆導線Ｌと電極との結合容量を介して信号Ｓｂを入力することができ、この信号Ｓｂに基づき、シリアルバスＳＢを介して伝送されているロジック信号Ｓａによって示されている符号列Ｃｓを特定可能な符号特定用信号Ｓｆを生成し、生成した符号特定用信号Ｓｆに基づいてロジック信号Ｓａによって示されている符号列Ｃｓを特定することができる。これにより、シリアルバスＳＢにコネクタが配設されていなくても、被覆導線Ｌを傷付けることなくロジック信号Ｓａの符号列Ｃｓを特定することができ、また、シリアルバスＳＢにコネクタが配設されている場合においても、コネクタの配設場所の近傍に限定されることなく、シリアルバスＳＢの任意の場所においてロジック信号Ｓａを読み取って符号列Ｃｓを特定することができる。さらに、符号化装置３に接続されるＣＡＮ通信対応機器等においてノイズが生じたとしても、このノイズが信号読取システム２０１を介してシリアルバスＳＢ（被覆導線Ｌａ，Ｌｂ）に流れ込む事態が回避されるため、シリアルバスＳＢを介してのロジック信号Ｓａ（ＣＡＮフレーム）の伝送や、シリアルバスＳＢに接続されている機器の動作が阻害される事態を招くことなく、シリアルバスＳＢからロジック信号Ｓａを読み取って各種のＣＡＮ通信対応機器に提供することができる。

また、この信号生成装置２０２および信号読取システム２０１では、一方の電極２１とトランス１３１の一次側端子１４１ａとの間に接続されたバッファ増幅回路として機能するオペアンプ２３２ａと、他方の電極２１とトランス１３１の一次側端子１４１ｂとの間に接続されたバッファ増幅回路として機能するオペアンプ２３２ｂとを備えたことにより、互いの差分電圧がロジック信号Ｓａのロジックパターンに連動した被覆導線Ｌａ，Ｌｂ間の電位差に応じて変化する出力信号Ｓｂ１，Ｓｂ２を生成することができる。このため、この信号生成装置２０２および信号読取システム２０１によれば、ロジック信号Ｓａのロジックパターンに連動して変化する各被覆導線Ｌ間の電位差をより確実に検出して、その電位差の変化をより正確に示す差分信号Ｓｄを生成することができ、その結果、一層正確な符号化が可能な符号特定用信号Ｓｆを信号生成装置２０２から出力して符号化装置３において符号化することができる。

また、上記した信号読取システム２０１の信号生成装置２０２における検出部２１２のトランス１３１を、第２基準電位に接続されるセンタータップを二次巻線１３１ｂに有するセンタータップ付きトランスに変更すると共に、検出部２１２の非反転増幅回路を差動増幅回路に変更して、差動増幅回路がセンタータップ付きトランスの二次側端子からそれぞれ出力される出力信号を入力して差分信号Ｓｄを出力する構成を採用することもできる。また、上記した検出部１１２，２１２の電圧バッファ増幅回路（オペアンプ１３２）に代えて電流バッファ増幅回路を用いる構成を採用することもできる。

また、信号生成装置２，１０２，２０２が、「高電位期間」および「低電位期間」の配列パターンが、シリアルバスＳＢを介して伝送されているロジック信号Ｓａのロジックパターンと反転する符号特定用信号Ｓｆを生成して出力すると共に、符号化装置３が、符号特定用信号Ｓｆにおける低電位期間を２進数データの「０」とし、かつ符号特定用信号Ｓｆにおける高電位期間を２進数データの「１」とする符号化処理を実行して符号列Ｃｓ（ＣＡＮフレーム）を特定する構成の信号読取システム１，１０１，２０１を例に挙げて説明したが、「信号生成装置」および「信号読取システム」の構成はこれに限定されない。

具体的には、「高電位期間」および「低電位期間」の配列パターンが、シリアルバスＳＢ（通信路）を介して伝送されているロジック信号Ｓａのロジックパターンと一致する信号、すなわち、差分信号Ｓｄの立ち上がり時の電圧が「第１基準値」以上となったときを「高電位期間」の開始とし、かつ差分信号Ｓｄの立ち下がり時の電圧が「第２基準値」以下となったときを「低電位期間」の開始とする符号特定用信号Ｓｅ（「符号特定用信号」としての「第１の信号」の一例：図３参照）を生成するように「信号生成装置」を構成することができる。

このような構成の「信号生成装置」を備えて「信号読取システム」を構成するときには、符号特定用信号Ｓｅにおける低電位期間を２進数データの「１」とし、かつ符号特定用信号Ｓｅにおける高電位期間を２進数データの「０」とする符号化処理を実行して符号列Ｃｓ（ＣＡＮフレーム）を特定するように「符号化装置」を構成することで、前述した信号読取システム１，１０１，２０１と同様の効果を奏することができる。

また、上記した信号生成装置２，１０２，２０２において、検出部１２，１１２，２１２の後段に、信号生成部１３に代えて、後述する波形整形部３１３および信号生成部３１４を配置する構成を採用することもできる。一例として、図５に示す信号生成装置２０２に適用して構成された信号生成装置３０２について、図６を参照して説明する。なお、図５に示す信号読取システム２０１および信号生成装置２０２と同一の構成については同一の符号を付して重複する説明を省略する。

図６に示す信号読取システム３０１は、信号生成装置３０２および符号化装置３を備えて構成されている。また、信号生成装置３０２は、電極部１１ａ，１１ｂ、検出部２１２、波形整形部３１３および信号生成部３１４を備えて構成されている。

検出部２１２は、抵抗２３３ｂ，２３３ｅ（同じ抵抗値）と、一次巻線１３１ａおよび二次巻線１３１ｂを有するトランス１３１と、二次巻線１３１ｂの各端子（二次側端子１４２ａ，１４２ｂ）間に接続された抵抗３３ａとを備えて、シリアルバスＳＢにおいてロジック信号Ｓａを伝送するための一対の被覆導線Ｌａ，Ｌｂにおける被覆部にそれぞれ接触させられる一対の電極２１，２１と一対の被覆導線Ｌａ，Ｌｂとの間の結合容量を介して一対の電極２１，２１によって検出された各信号を一次巻線１３１ａの各端子（一次側端子１４１ａ，１４１ｂ）に入力すると共に二次巻線１３１ｂの二次側端子１４２ａ，１４２ｂから出力される出力信号Ｓｃに基づいてロジック信号Ｓａにおける高電位期間および低電位期間の配列パターンであるロジックパターンに従って変化する各被覆導線Ｌａ，Ｌｂ間の電位差の変化を示す差分信号Ｓｄを検出して出力する。

上記したように、各電極２１は、シールドケーブル（同軸ケーブル）５０の芯線を介して検出部１２内の対応する抵抗２３３ｂ，２３３ｅの一端に接続され、各シールドケーブル５０のシールドは検出部１２内の第１基準電位に接続されている。また、抵抗２３３ｂ，２３３ｅの他端は、第１基準電位に接続されている。これにより、各抵抗２３３ｂ，２３３ｅには、図６において破線で示すように、シールドケーブル５０の芯線とシールドとの間に形成される容量（配線容量）が等価的に並列に接続されている。この構成により、抵抗２３３ｂおよび対応する配線容量の並列回路で構成されるインピーダンス素子には、電極部１１ａの電極２１と容量結合する一方の被覆導線Ｌａに伝送されている電圧信号Ｖａの電圧Ｖａ（図１０，１２参照）に応じて電圧が変化する（電圧Ｖａがベースの電圧（＋２．５Ｖ）のときに低電圧となり、電圧Ｖａが高電圧の規定電圧（＋３．５Ｖ）のときに高電圧となるように変化する）第１電圧信号Ｖｃ１が発生する。また、抵抗２３３ｅおよび対応する配線容量の並列回路で構成されるインピーダンス素子には、電極部１１ｂの電極２１と容量結合する他方の被覆導線Ｌｂに伝送されている電圧信号Ｖｂの電圧Ｖｂに応じて電圧が変化する（電圧Ｖｂがベースの電圧（＋２．５Ｖ）のときに高電圧となり、電圧Ｖｂが低電圧の規定電圧（＋１．５Ｖ）のときに低電圧となるように変化する）第２電圧信号Ｖｃ２が発生する。

また、検出部２１２は、詳細には、上記した抵抗２３３ｂ，２３３ｅ、トランス１３１および抵抗３３ａに加えて、オペアンプ（演算増幅器）１３２，２３２ａ，２３２ｂ、抵抗１３３ｂ～１３３ｄ，２３３ｃ，２３３ｄ，２３３ｆ～２３３ｈおよびコンデンサ３４を備えている。一例として、オペアンプ２３２ａ，２３２ｂは、第１基準電位を基準とする不図示の正電源電圧および負電源電圧（例えば、±１０Ｖ）で動作する。また、オペアンプ２３２ａは、非反転入力端子が抵抗２３３ｂの一端に接続され、反転入力端子と出力端子との間に抵抗２３３ｃ（帰還抵抗）が接続され、かつ出力端子が抵抗２３３ｄを介して一次巻線１３１ａの一次側端子１４１ａに接続されている。また、オペアンプ２３２ｂは、非反転入力端子が抵抗２３３ｅの一端に接続され、反転入力端子と出力端子との間に抵抗２３３ｆ（抵抗２３３ｃと同一抵抗値の帰還抵抗）が接続され、かつ出力端子が抵抗２３３ｇ（抵抗２３３ｄと同一抵抗値）を介して一次巻線１３１ａの一次側端子１４１ｂに接続されている。また、オペアンプ２３２ａ，２３２ｂの各反転入力端子は抵抗２３３ｈ（共通の入力抵抗）を介して接続されている。

以上の構成により、オペアンプ２３２ａ，２３２ｂは、全体として差動増幅回路として機能して、電圧信号Ｖｃ１，Ｖｃ２の差分電圧（Ｖｃ１－Ｖｃ２）の絶対値に比例して電圧値が変化し、かつ差分電圧（Ｖｃ１－Ｖｃ２）の極性に応じて極性が変化する電圧信号（Ｓｂ１－Ｓｂ２）を出力端子間に生成して、抵抗２３３ｄ，一次巻線１３１ａおよび抵抗２３３ｇで構成される直列回路に印加することにより、抵抗３３ａが接続された二次巻線１３１ｂの二次側端子１４２ａ，１４２ｂ間に、電圧信号Ｖｃ１，Ｖｃ２の差分電圧（Ｖｃ１－Ｖｃ２）の絶対値に比例して電圧値が変化し、かつ差分電圧（Ｖｃ１－Ｖｃ２）の極性に応じて極性が変化する出力信号Ｓｃ１（第２基準電位を基準とする電圧信号）を発生させる。なお、以下では、第２基準電位に規定された部位をグランドＧともいう。

オペアンプ１３２は、第２基準電位を基準とする正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅ（例えば、±１０Ｖ）で動作する。また、オペアンプ１３２は、反転入力端子が抵抗１３３ｂを介して第２基準電位に接続され、反転入力端子と出力端子との間に抵抗１３３ｃ（帰還抵抗）が接続され、かつ非反転入力端子が二次側端子１４２ａに接続されている。この構成により、オペアンプ１３２は、非反転増幅器として機能して、出力信号Ｓｃ１を抵抗１３３ｂ，１３３ｃの各抵抗値で規定される増幅率で増幅して、差分信号Ｓｄ（第２基準電位を基準とする電圧信号）を出力する。

この差分信号Ｓｄは、図１０，１２に示すように、シリアルバスＳＢにＣＡＮフレーム（符号列）を構成する符号Ｃｓ（「１」）が伝送されている期間において（電圧Ｖａ，Ｖｂが共にベースの電圧のときに）低電位側電圧となり、ＣＡＮフレームを構成する符号Ｃｓ（「０」）が伝送されている期間において（電圧Ｖａが高電圧の規定電圧で、電圧Ｖｂが低電圧の規定電圧のときに）高電位側電圧となる電圧信号である。また、上記したように、各電圧信号Ｖｃ１，Ｖｃ２は共に電圧信号Ｖａ，Ｖｂの変化に応じて直流レベルが変化する信号であることから、電圧信号Ｖｃ１，Ｖｃ２に基づいて生成される差分信号Ｓｄもまた、オペアンプ２３２ａ，２３２ｂで構成される上記の差動増幅回路においてこの直流レベルの変化について軽減されてはいるものの、直流レベル（直流成分）が変化する信号である。

なお、オペアンプ２３２ａ，２３２ｂ、および抵抗２３３ｃ，２３３ｄ，２３３ｆ～２３３ｈで構成される上記の差動増幅回路では、オペアンプ２３２ａ，２３２ｂの各反転入力端子に接続される入力抵抗を共通の１つの抵抗２３３ｈとする構成を採用しているが、この構成に限定されるものではなく、例えば、図７に示すように、オペアンプ２３２ａの反転入力端子に抵抗２３３ｈａを個別の入力抵抗として接続して、この抵抗２３３ｈａを介してこの反転入力端子を第１基準電位に接続し、かつオペアンプ２３２ｂの反転入力端子に抵抗２３３ｈｂ（抵抗２３３ｈａと同一抵抗値）を個別の入力抵抗として接続して、この抵抗２３３ｈｂを介してこの反転入力端子を第１基準電位に接続して構成された差動増幅回路を採用することもできる。なお、図６に示す構成と同一の構成については同一の符号を付して重複する説明を省略する。この図７に示す構成の差動増幅回路を採用した検出部２１２においても、上記の差分電圧（Ｖｃ１－Ｖｃ２）に基づいて、差分信号Ｓｄを生成して出力することができる。

また、図６，７に示す上記の差動増幅回路では、オペアンプ２３２ａ，２３２ｂが、各電圧信号Ｖｃ１，Ｖｃ２の交流成分のみならず、直流成分をも増幅する構成であることから、この直流成分の大きいときにはオペアンプ２３２ａ，２３２ｂの各出力端子から出力される出力信号が飽和することがある。この出力信号の飽和を軽減するため、図８に示す構成の差動増幅回路のように、オペアンプ２３２ａの反転入力端子と第１基準電位との間に接続される抵抗２３３ｈａに直列にコンデンサ２３４ａを接続し、かつオペアンプ２３２ｂの反転入力端子と第１基準電位との間に接続される抵抗２３３ｈｂに直列にコンデンサ２３４ｂを接続する構成を採用することもできる。この構成のオペアンプ２３２ａ，２３２ｂは、各電圧信号Ｖｃ１，Ｖｃ２の直流成分は増幅せずに交流成分のみを増幅して出力する交流増幅器として機能することから、出力端子から出力される出力信号が各電圧信号Ｖｃ１，Ｖｃ２の直流成分に起因して飽和する事態の発生を大幅に軽減することが可能となっている。なお、図７と同一の構成については同一の符号を付して重複する説明を省略した。

波形整形部３１３は、差分信号Ｓｄを入力すると共に、この差分信号Ｓｄを、差分信号Ｓｄの交流成分のピークｔｏピーク電圧（ピークピーク電圧）と同等のピークｔｏピーク電圧（ピークピーク電圧）で、かつその高電位側電圧（高電圧期間の電圧）および低電位側電圧（低電圧期間の電圧）のうちのいずれか一方が予め規定されたターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する。

一例として、波形整形部３１３は、図９に示すように、差分信号Ｓｄが入力される入力部３４２ａ、シングルエンド信号Ｖｄが出力される出力部３４２ｂ、コンデンサ３４２ｃ、第１インピーダンス素子３４２ｄ、直列接続された第２インピーダンス素子３４２ｅおよびスイッチ３４２ｆで構成された直列回路ＳＣ、並びにダイオードを含まずにコンパレータなどで構成されると共にスイッチ３４２ｆをオン状態からオフ状態へ、またオフ状態からオン状態へ移行させる制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣを備えている。

具体的には、コンデンサ３４２ｃは、一端部が入力部３４２ａに接続されると共に他端部が出力部３４２ｂに接続されている。第１インピーダンス素子３４２ｄは、一例として抵抗（１つの抵抗、または複数の抵抗を直列や並列に接続して構成された抵抗回路）で構成されて、一端部がコンデンサ３４２ｃの他端部に接続されると共に他端部にターゲット定電圧Ｖｔｇが印加されて、ターゲット定電圧Ｖｔｇをコンデンサ３４２ｃの他端部（および出力部３４２ｂ）に供給する。なお、ターゲット定電圧Ｖｔｇは、正電源電圧Ｖｃｃを下回り、かつ負電源電圧Ｖｅｅを上回る任意の１つの定電圧に予め規定されている。第１インピーダンス素子３４２ｄについては、最も簡易な構成として、上記したように抵抗だけの構成とすることもできるが、この構成に限定されるものではない。図示はしないが、第１インピーダンス素子３４２ｄは、抵抗と共に、または抵抗に代えてインダクタを使用した構成としてもよい。なお、第１インピーダンス素子３４２ｄは、全体としてのインピーダンス値（抵抗だけで構成されているときには抵抗値）が第２インピーダンス素子３４２ｅのインピーダンス値（抵抗だけで構成されているときには抵抗値）よりも大きい値（例えば、抵抗だけの場合には、数ｋΩから数百ｋΩ程度）に規定されている。

直列回路ＳＣは、図９に示すように、直列接続された第２インピーダンス素子３４２ｅおよびスイッチ３４２ｆで構成されると共に、一端部がコンデンサ３４２ｃの他端部（および出力部３４２ｂ）に接続されると共に他端部にターゲット定電圧Ｖｔｇが印加されている。この構成により、直列回路ＳＣは、スイッチ制御回路ＳＷＣから出力される制御パルス信号Ｖｃｔによってスイッチ３４２ｆがオン状態に移行させられたときには、ターゲット定電圧Ｖｔｇのコンデンサ３４２ｃの他端部（および出力部３４２ｂ）への印加を実行し、オフ状態に移行させられたときには、ターゲット定電圧Ｖｔｇのコンデンサ３４２ｃの他端部（および出力部３４２ｂ）への印加を停止する。

スイッチ３４２ｆは、オン状態において低インピーダンスとなって、直列回路ＳＣの他端部に印加されているターゲット定電圧Ｖｔｇを第２インピーダンス素子３４２ｅ（例えば、第１インピーダンス素子３４２ｄ全体の抵抗値に対して十分に小さい抵抗値の抵抗）を介して出力部３４２ｂに印加し得る半導体スイッチであれば、アナログスイッチ、バイポーラトランジスタおよび電界効果型トランジスタなどの種々の半導体スイッチで構成することができる。また、スイッチ３４２ｆは、本例では一例として、制御パルス信号Ｖｃｔが高電位のときにオン状態に移行し、制御パルス信号Ｖｃｔが低電位のときにオフ状態に移行するように（いわゆる、正論理（ハイアクティブ）で動作するように）構成されている。

第２インピーダンス素子３４２ｅは、本例では一例として、スイッチ３４２ｆがオン状態のときに、他端部に印加されているターゲット定電圧Ｖｔｇをコンデンサ３４２ｃの他端部（および出力部３４２ｂ）に低インピーダンスで供給し得る十分に低い抵抗値に規定されている。ただし、第２インピーダンス素子３４２ｅの抵抗値は、スイッチ３４２ｆがオン状態（ターゲット定電圧Ｖｔｇの供給状態）のときであっても、差分信号Ｓｄの立ち下がりや立ち上がり時にはこの電圧変化の影響を受けて、コンデンサ３４２ｃの他端部の電圧がターゲット定電圧Ｖｔｇから若干変動し得る（差分信号Ｓｄの立ち下がり時には瞬間的に若干低下したり、立ち上がり時には瞬間的に若干上昇したりし得る）程度の抵抗値（例えば、十数Ωから数十Ω程度の抵抗値）に規定されている。また、第２インピーダンス素子３４２ｅについては、最も簡易な構成として、図９に示すように１本の抵抗で構成することもできるが、複数の抵抗を直列や並列に接続して構成してもよい。また、図示はしないが、第２インピーダンス素子３４２ｅは、抵抗と共に、または抵抗に代えてインダクタを使用した構成としてもよい。また、直列回路ＳＣにおける第２インピーダンス素子３４２ｅとスイッチ３４２ｆの並び順は、図９に示す並び順の逆の順とすることもできる。

スイッチ制御回路ＳＷＣは、ダイオードを含まずに構成されて、図９に示す構成では、図１０に示すように、入力部３４２ａに入力される差分信号Ｓｄの交流成分Ｓｄ_ａｃにおける低電圧期間Ｔ_Ｌにスイッチ３４２ｆをオン状態に移行させるために高電位（高レベル。例えば、後述するコンパレータ３４２ｇについての正電源電圧Ｖｃｃの近傍の電圧レベル）となり、交流成分Ｓｄ_ａｃにおける高電圧期間Ｔ_Ｈにスイッチ３４２ｆをオフ状態に移行させるために低電位（低レベル。例えば、後述するコンパレータ３４２ｇについての負電源電圧Ｖｅｅの近傍の電圧レベル）となる制御パルス信号Ｖｃｔを出力する。

具体的には、スイッチ制御回路ＳＷＣは、図９に示すように、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅで動作する１つのコンパレータ３４２ｇ、および直流定電圧（バイアス電圧）Ｖｂｉ１（≠０ボルト）を出力する１つの基準電源３４２ｈを有して構成されている。また、基準電源３４２ｈは、負極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇに直流定電圧Ｖｂｉ１が加算された電圧（Ｖｔｇ＋Ｖｂｉ１）を基準電圧（第１基準電圧）Ｖｒｅ１として正極側から出力する。直流定電圧Ｖｂｉ１は、差分信号Ｓｄの交流成分Ｓｄ_ａｃについてのピークｔｏピーク電圧Ｖｐ（図１０参照）の例えば数％から十数％の電圧値に規定されている。したがって、基準電圧Ｖｒｅ１は、ターゲット定電圧Ｖｔｇよりも若干高い電圧に規定されている。また、コンパレータ３４２ｇは、反転入力端子がコンデンサ３４２ｃの他端部に接続され、かつ非反転入力端子に基準電圧Ｖｒｅ１が入力されることで、出力端子から上記の制御パルス信号Ｖｃｔを出力するように構成されている。

この制御パルス信号Ｖｃｔにより、スイッチ３４２ｆが、交流成分Ｓｄ_ａｃにおける低電圧期間Ｔ_Ｌにオン状態に移行し、交流成分Ｓｄ_ａｃにおける高電圧期間Ｔ_Ｈにオフ状態に移行したときの波形整形部３１３の動作について説明する。なお、図１０では理解の容易のため、差分信号Ｓｄの直流成分Ａが差分信号Ｓｄの交流成分Ｓｄ_ａｃの１周期内で大きく変動する状態で、差分信号Ｓｄを図示しているが、実際には、直流成分Ａは、交流成分Ｓｄ_ａｃの１周期（通常は、数μｓ以下）に対して十分に長い周期で変動する。このため、直流成分Ａは差分信号Ｓｄの交流成分Ｓｄ_ａｃの１周期内でほぼ一定であるものとして説明する。また、交流成分Ｓｄ_ａｃについてのピークｔｏピーク電圧を符号Ｖｐで示し、高電圧期間Ｔ_Ｈにおける差分信号Ｓｄの電圧値は、直流成分Ａよりも電圧Ｖｐ１だけ高く、低電圧期間Ｔ_Ｌにおける差分信号Ｓｄの電圧値は、直流成分Ａよりも電圧Ｖｐ２だけ低いものとする。また、シングルエンド信号Ｖｄに生じるサグは無視するものとする。

まず、スイッチ３４２ｆがオン状態になる低電圧期間Ｔ_Ｌでは、直列回路ＳＣからターゲット定電圧Ｖｔｇが低インピーダンスで供給されることにより、コンデンサ３４２ｃの他端部（および出力部３４２ｂ）の電圧、つまり、シングルエンド信号Ｖｄは、図１０に示すように、ターゲット定電圧Ｖｔｇに規定される。また、差分信号Ｓｄが印加されるコンデンサ３４２ｃの一端部（入力部３４２ａ側の端部）の電圧は、低電圧期間Ｔ_Ｌであることから、電圧（Ａ－Ｖｐ２）となっている。これにより、コンデンサ３４２ｃは、ターゲット定電圧Ｖｔｇに規定されている他端部の電圧を基準として一端部側の電圧を正電圧としたときに、電圧（Ａ－Ｖｐ２－Ｖｔｇ）に充電される。

この状態から、スイッチ３４２ｆがオフ状態になる高電圧期間Ｔ_Ｈになったときには、直列回路ＳＣからのターゲット定電圧Ｖｔｇの供給が停止されると共に、コンデンサ３４２ｃの一端部（入力部３４２ａ側の端部）の電圧が電圧（Ａ＋Ｖｐ１）となる。これにより、コンデンサ３４２ｃの他端部（および出力部３４２ｂ）の電圧は、電圧（Ａ＋Ｖｐ１）から電圧（Ａ－Ｖｐ２－Ｖｔｇ）を減算した電圧（Ａ＋Ｖｐ１－（Ａ－Ｖｐ２－Ｖｔｇ））、すなわち電圧（Ｖｐ１＋Ｖｐ２＋Ｖｔｇ）となる。また、電圧（Ｖｐ１＋Ｖｐ２）は交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐである。このことから、コンデンサ３４２ｃの一端部（入力部３４２ａ側の端部）の電圧である電圧（Ｖｐ１＋Ｖｐ２＋Ｖｔｇ）、つまり、シングルエンド信号Ｖｄは、図１０に示すように、電圧（Ｖｐ＋Ｖｔｇ）に規定される。

以上のことから、図９に示す波形整形部３１３は、スイッチ制御回路ＳＷＣがスイッチ３４２ｆをオン状態およびオフ状態に交互に移行させることにより、図１０に示すように、差分信号Ｓｄ（ピークｔｏピーク電圧Ｖｐの交流成分Ｓｄ_ａｃに直流成分Ａが重畳した信号）を、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間Ｔ_Ｌの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部３４２ｂから出力する。これにより、この波形整形部３１３は、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位になるシングルエンド信号Ｖｄを出力する。

次いで、スイッチ制御回路ＳＷＣのコンパレータ３４２ｇが、上記の制御パルス信号Ｖｃｔを出力する動作について説明する。

交流成分Ｓｄ_ａｃが低電圧期間Ｔ_Ｌから高電圧期間Ｔ_Ｈに切り替わるとき（交流成分Ｓｄ_ａｃの立ち上がり時）には、直列回路ＳＣから低インピーダンスでターゲット定電圧Ｖｔｇが印加されている出力部３４２ｂの電圧（コンデンサ３４２ｃの他端部の電圧。つまり、シングルエンド信号Ｖｄの電圧）が、この交流成分Ｓｄ_ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的に上昇して、基準電圧Ｖｒｅ１を上回る。したがって、コンパレータ３４２ｇは、図１０に示すように、制御パルス信号Ｖｃｔを高電位から低電位に移行させる。この場合、直列回路ＳＣではスイッチ３４２ｆがオフ状態に移行するため、直列回路ＳＣによる出力部３４２ｂへのターゲット定電圧Ｖｔｇの印加が停止されて、シングルエンド信号Ｖｄの電圧は、電圧（Ｖｐ＋Ｖｔｇ）に移行する。この結果、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒｅ１を上回る状態に維持される。なお、交流成分Ｓｄ_ａｃの低電圧期間Ｔ_Ｌのときには、上記したようにシングルエンド信号Ｖｄの電圧はターゲット定電圧Ｖｔｇになり、コンパレータ３４２ｇの反転入力端子もこのターゲット定電圧Ｖｔｇになる。しかしながら、コンパレータ３４２ｇの非反転入力端子に入力されている基準電圧Ｖｒｅ１（＝Ｖｔｇ＋Ｖｂｉ１）はこのターゲット定電圧Ｖｔｇよりも高い電圧である（同じ電圧ではない）ことから、コンパレータ３４２ｇは、高電位の制御パルス信号Ｖｃｔの出力を継続する（つまり、直列回路ＳＣから出力部３４２ｂへのターゲット定電圧Ｖｔｇの印加を継続させる）。

また、交流成分Ｓｄ_ａｃが高電圧期間Ｔ_Ｈから低電圧期間Ｔ_Ｌに切り替わるとき（交流成分Ｓｄ_ａｃの立ち下がり時）には、シングルエンド信号Ｖｄの電圧は、交流成分Ｓｄ_ａｃの電圧の低下に伴って電圧（Ｖｐ＋Ｖｔｇ）から低下して、基準電圧Ｖｒｅ１を下回る。したがって、コンパレータ３４２ｇは、図１０に示すように、制御パルス信号Ｖｃｔを低電位から高電位に移行させる。この場合、直列回路ＳＣではスイッチ３４２ｆがオン状態に移行する。このため、直列回路ＳＣによる出力部３４２ｂへのターゲット定電圧Ｖｔｇの印加が開始されて、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒｅ１より低いターゲット定電圧Ｖｔｇに維持される。

信号生成部３１４は、一例として、図９に示すように、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅで動作する１つのコンパレータ４１４ａ、および直流定電圧（バイアス電圧）Ｖｂｉ２（≠０ボルト）を出力する１つの基準電源４１４ｂを有して構成されている。また、基準電源４１４ｂは、負極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇに直流定電圧Ｖｂｉ２が加算された電圧（Ｖｔｇ＋Ｖｂｉ２）を閾値電圧Ｖｔｈとして正極側から出力する。直流定電圧Ｖｂｉ２は、差分信号Ｓｄの交流成分Ｓｄ_ａｃについてのピークｔｏピーク電圧Ｖｐの例えば数％から十数％の電圧値に規定されている。したがって、閾値電圧Ｖｔｈは、ターゲット定電圧Ｖｔｇよりも若干高い電圧に規定されている。なお、閾値電圧Ｖｔｈと上記した基準電圧Ｖｒｅ１との大小関係には、同じであってもよいし、いずれが高い状態であってもよい（なお、図１０では、一例として、基準電圧Ｖｒｅ１が閾値電圧Ｖｔｈよりも高い状態となっている）。

コンパレータ４１４ａは、出力部３４２ｂに非反転入力端子が接続され、かつ閾値電圧Ｖｔｈが反転入力端子に入力されて、出力部３４２ｂから出力されるシングルエンド信号Ｖｄを閾値電圧Ｖｔｈと比較して二値化することにより、出力端子から符号特定用信号（符号を特定するための信号でもあることから、以下では、単に符号特定用信号ともいう）Ｓｅを出力する。上記したように、閾値電圧Ｖｔｈがターゲット定電圧Ｖｔｇよりも若干高い電圧に規定されていることから、このコンパレータ４１４ａを備えた信号生成部３１４は、図１０に示すように、シングルエンド信号Ｖｄ（ピークｔｏピーク電圧が電圧Ｖｐで、かつその低電位側電圧がターゲット定電圧Ｖｔｇに規定された信号）を閾値電圧Ｖｔｈで確実に二値化して、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「０」の期間において高電位（コンパレータ４１４ａの最大出力電圧）となり、この符号Ｃｓが「１」の期間において低電位（コンパレータ４１４ａの最小出力電圧）となる符号特定用信号Ｓｅを生成して出力する。

ターゲット定電圧Ｖｔｇは、上記したように、正電源電圧Ｖｃｃを下回り、かつ負電源電圧Ｖｅｅを上回る任意の１つの定電圧に規定されるが、図９に示す構成の波形整形部３１３および信号生成部３１４では、通常は、信号生成装置２におけるグランドＧの電位（ゼロボルト）に規定される。したがって、波形整形部３１３は、ピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧がターゲット定電圧Ｖｔｇ（ゼロボルト）に規定されたシングルエンド信号Ｖｄを出力する。

なお、波形整形部３１３は、上記した図９の構成、すなわち、差分信号Ｓｄを入力すると共に、この差分信号Ｓｄを、差分信号Ｓｄの交流成分のピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間Ｔ_Ｌの電圧。ボトム電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する構成に限定されない。例えば、波形整形部３１３を図１１に示すように構成することで、差分信号Ｓｄの交流成分のピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間Ｔ_Ｈの電圧。トップ電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する構成とすることもできる。

以下、図１１に示す波形整形部３１３および信号生成部３１４について説明する。なお、図９に示す波形整形部３１３および信号生成部３１４と同一の構成については、同一の符号を付して重複する説明を省略する。

一例として、波形整形部３１３は、差分信号Ｓｄが入力される入力部３４２ａ、シングルエンド信号Ｖｄが出力される出力部３４２ｂ、コンデンサ３４２ｃ、第１インピーダンス素子３４２ｄ、第２インピーダンス素子３４２ｅおよびスイッチ３４２ｆで構成された直列回路ＳＣ、並びにダイオードを含まずにコンパレータなどで構成されると共にスイッチ３４２ｆをオン状態からオフ状態へ、またオフ状態からオン状態へ移行させる制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣを備えている。

具体的には、第１インピーダンス素子３４２ｄは、一例として図１１に示すように１本の抵抗（一端部がコンデンサ３４２ｃの他端部に接続され、他端部にターゲット定電圧Ｖｔｇが印加された抵抗）で構成されている。

スイッチ制御回路ＳＷＣは、図１１に示すように、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅで動作する１つのコンパレータ３４２ｇ、および直流定電圧（バイアス電圧）Ｖｂｉ１を出力する１つの基準電源３４２ｈを有して構成されている。また、基準電源３４２ｈは、正極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇから直流定電圧Ｖｂｉ１が減算された電圧（Ｖｔｇ－Ｖｂｉ１）を基準電圧Ｖｒｅ１として負極側から出力する。直流定電圧Ｖｂｉ１はピークｔｏピーク電圧Ｖｐの例えば数％から十数％の電圧値に規定されていることから、基準電圧Ｖｒｅ１は、ターゲット定電圧Ｖｔｇよりも若干低い電圧に規定されている。また、コンパレータ３４２ｇは、非反転入力端子がコンデンサ３４２ｃの他端部に接続され、かつ反転入力端子に基準電圧Ｖｒｅ１が入力されることで、図１２に示すように、差分信号Ｓｄの交流成分Ｓｄ_ａｃにおける低電圧期間Ｔ_Ｌにスイッチ３４２ｆをオフ状態に移行させるために低電位となり、交流成分Ｓｄ_ａｃにおける高電圧期間Ｔ_Ｈにスイッチ３４２ｆをオン状態に移行させるために高電圧となる制御パルス信号Ｖｃｔを出力する。

この制御パルス信号Ｖｃｔにより、スイッチ３４２ｆが、交流成分Ｓｄ_ａｃにおける低電圧期間Ｔ_Ｌにオフ状態に移行し、交流成分Ｓｄ_ａｃにおける高電圧期間Ｔ_Ｈにオン状態に移行したときの波形整形部３１３の動作について説明する。なお、図１２では理解の容易のため、差分信号Ｓｄの直流成分Ａが差分信号Ｓｄの交流成分Ｓｄ_ａｃの１周期内で大きく変動する状態で、差分信号Ｓｄを図示しているが、実際には、直流成分Ａは、交流成分Ｓｄ_ａｃの１周期（通常は、数μｓ以下）に対して十分に長い周期で変動する。このため、直流成分Ａは差分信号Ｓｄの交流成分Ｓｄ_ａｃの１周期内でほぼ一定であるするものとして説明する。また、交流成分Ｓｄ_ａｃについてのピークｔｏピーク電圧を符号Ｖｐで示し、高電圧期間Ｔ_Ｈにおける差分信号Ｓｄの電圧値は、直流成分Ａよりも電圧Ｖｐ１だけ高く、低電圧期間Ｔ_Ｌにおける差分信号Ｓｄの電圧値は、直流成分Ａよりも電圧Ｖｐ２だけ低いものとする。また、シングルエンド信号Ｖｄに生じるサグは無視するものとする。

まず、スイッチ３４２ｆがオン状態になる高電圧期間Ｔ_Ｈでは、直列回路ＳＣからターゲット定電圧Ｖｔｇが低インピーダンスで供給されることにより、コンデンサ３４２ｃの他端部（および出力部３４２ｂ）の電圧、つまり、シングルエンド信号Ｖｄは、図１２に示すように、ターゲット定電圧Ｖｔｇに規定される。また、差分信号Ｓｄが印加されるコンデンサ３４２ｃの一端部（入力部３４２ａ側の端部）の電圧は、高電圧期間Ｔ_Ｈであることから、電圧（Ａ＋Ｖｐ１）となっている。これにより、コンデンサ３４２ｃは、ターゲット定電圧Ｖｔｇに規定されている他端部の電圧を基準として一端部側の電圧を正電圧としたときに、電圧（Ａ＋Ｖｐ１－Ｖｔｇ）に充電される。

この状態から、スイッチ３４２ｆがオフ状態になる低電圧期間Ｔ_Ｌになったときには、直列回路ＳＣからのターゲット定電圧Ｖｔｇの供給が停止されると共に、コンデンサ３４２ｃの一端部（入力部３４２ａ側の端部）の電圧が電圧（Ａ－Ｖｐ２）となる。これにより、コンデンサ３４２ｃの他端部（および出力部３４２ｂ）の電圧は、電圧（Ａ－Ｖｐ２）から電圧（Ａ＋Ｖｐ１－Ｖｔｇ）を減算した電圧（Ａ－Ｖｐ２－（Ａ＋Ｖｐ１－Ｖｔｇ））、すなわち電圧（－（Ｖｐ１＋Ｖｐ２）＋Ｖｔｇ）となる。また、電圧（Ｖｐ１＋Ｖｐ２）は交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐである。このことから、コンデンサ３４２ｃの一端部（入力部３４２ａ側の端部）の電圧である電圧（－（Ｖｐ１＋Ｖｐ２）＋Ｖｔｇ）、つまり、シングルエンド信号Ｖｄは、図１２に示すように、電圧（－Ｖｐ＋Ｖｔｇ）に規定される。

以上のことから、図１１に示す波形整形部３１３は、スイッチ制御回路ＳＷＣがスイッチ３４２ｆをオン状態およびオフ状態に交互に移行させることにより、図１２に示すように、差分信号Ｓｄ（ピークｔｏピーク電圧Ｖｐの交流成分Ｓｄ_ａｃに直流成分Ａが重畳した信号）を、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間Ｔ_Ｈの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部３４２ｂから出力する。これにより、この波形整形部３１３は、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位（ターゲット定電圧Ｖｔｇ）になるシングルエンド信号Ｖｄを出力する。

また、スイッチ制御回路ＳＷＣのコンパレータ３４２ｇが、上記の制御パルス信号Ｖｃｔを出力する動作について説明する。

交流成分Ｓｄ_ａｃが高電圧期間Ｔ_Ｈから低電圧期間Ｔ_Ｌに切り替わるとき（交流成分Ｓｄ_ａｃの立ち下がり時）には、直列回路ＳＣから低インピーダンスでターゲット定電圧Ｖｔｇが印加されている出力部３４２ｂの電圧（コンデンサ３４２ｃの他端部の電圧。つまり、シングルエンド信号Ｖｄの電圧）が、この交流成分Ｓｄ_ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的に低下して、基準電圧Ｖｒｅ１を下回る。したがって、コンパレータ３４２ｇは、図１２に示すように、制御パルス信号Ｖｃｔを高電位から低電位に移行させる。この場合、直列回路ＳＣではスイッチ３４２ｆがオフ状態に移行するため、直列回路ＳＣによる出力部３４２ｂへのターゲット定電圧Ｖｔｇの印加が停止されて、シングルエンド信号Ｖｄの電圧は、電圧（－Ｖｐ＋Ｖｔｇ）に移行する。この結果、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒｅ１を下回る状態に維持される。なお、交流成分Ｓｄ_ａｃの高電圧期間Ｔ_Ｈのときには、上記したようにシングルエンド信号Ｖｄの電圧はターゲット定電圧Ｖｔｇになり、コンパレータ３４２ｇの非反転入力端子もこのターゲット定電圧Ｖｔｇになる。しかしながら、コンパレータ３４２ｇの反転入力端子に入力されている基準電圧Ｖｒｅ１（＝Ｖｔｇ－Ｖｂｉ１）はこのターゲット定電圧Ｖｔｇよりも低い電圧である（同じ電圧ではない）ことから、コンパレータ３４２ｇは、高電位の制御パルス信号Ｖｃｔの出力を継続する（つまり、直列回路ＳＣから出力部３４２ｂへのターゲット定電圧Ｖｔｇの印加を継続させる）。

また、交流成分Ｓｄ_ａｃが低電圧期間Ｔ_Ｌから高電圧期間Ｔ_Ｈに切り替わるとき（交流成分Ｓｄ_ａｃの立ち上がり時）には、シングルエンド信号Ｖｄの電圧は、交流成分Ｓｄ_ａｃの電圧の上昇に伴って電圧（－Ｖｐ＋Ｖｔｇ）から上昇して、基準電圧Ｖｒｅ１を上回る。したがって、コンパレータ３４２ｇは、図１２に示すように、制御パルス信号Ｖｃｔを低電位から高電位に移行させる。この場合、直列回路ＳＣではスイッチ３４２ｆがオン状態に移行する。このため、直列回路ＳＣによる出力部３４２ｂへのターゲット定電圧Ｖｔｇの印加が開始されて、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒｅ１より高いターゲット定電圧Ｖｔｇに維持される。

信号生成部３１４は、一例として、図１１に示すように、１つのコンパレータ４１４ａおよび１つの基準電源４１４ｂを有して構成されている。また、基準電源４１４ｂは、正極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇから直流定電圧Ｖｂｉ２が減算された電圧（Ｖｔｇ－Ｖｂｉ２）を閾値電圧Ｖｔｈとして負極側から出力する。直流定電圧Ｖｂｉ２はピークｔｏピーク電圧Ｖｐの例えば数％から十数％の電圧値に規定されているため、閾値電圧Ｖｔｈは、ターゲット定電圧Ｖｔｇよりも若干低い電圧に規定されている。

コンパレータ４１４ａは、出力部３４２ｂに非反転入力端子が接続され、かつ閾値電圧Ｖｔｈが反転入力端子に入力されて、出力部３４２ｂから出力されるシングルエンド信号Ｖｄを閾値電圧Ｖｔｈと比較して二値化することにより、出力端子から符号特定用信号Ｓｅを出力する。上記したように、閾値電圧Ｖｔｈがターゲット定電圧Ｖｔｇよりも若干低い電圧に規定されていることから、このコンパレータ４１４ａを備えた信号生成部３１４は、図１２に示すように、シングルエンド信号Ｖｄ（ピークｔｏピーク電圧が電圧Ｖｐで、かつその高電位側電圧がターゲット定電圧Ｖｔｇに規定された信号）を閾値電圧Ｖｔｈで確実に二値化して、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「０」の期間において高電位（コンパレータ４１４ａの最大出力電圧）となり、この符号Ｃｓが「１」の期間において低電位（コンパレータ４１４ａの最小出力電圧）となる符号特定用信号Ｓｅを生成して出力する。

図１１に示す構成の波形整形部３１３および信号生成部３１４では、上記の構成により、例えば、ターゲット定電圧Ｖｔｇを、グランドＧの電位（ゼロボルト）を超え、かつ正電源電圧Ｖｃｃ未満の正の所定の電圧としたときには、波形整形部３１３は、ピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧がこの正のターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄを出力する。

また、図９に示す構成の波形整形部３１３については、図１３に示す構成の波形整形部３１３のように、直列接続された２本の抵抗３４２ｉ，３４２ｊで構成されて、一端部（抵抗３４２ｉ側の端部）がコンパレータ３４２ｇの出力端子に接続されると共に他端部（抵抗３４２ｊ側の端部）に基準電圧Ｖｒｅ２（第２基準電圧）が印加されて、基準電圧Ｖｒｅ２および制御パルス信号Ｖｃｔの電圧で規定される分圧電圧をコンパレータ３４２ｇの非反転入力端子に基準電圧Ｖｒｅ１として出力する抵抗分圧回路３４２ｋを備えて、コンパレータ３４２ｇにヒステリシス特性を持たせる構成（コンパレータ３４２ｇをヒステリシスコンパレータとして動作させる構成）に変更することもできる。なお、図９に示す波形整形部３１３と同一の構成については同一の符号を付して重複する説明を省略する。

この抵抗分圧回路３４２ｋでは、抵抗３４２ｉの抵抗値が抵抗３４２ｊの抵抗値に対して十分に大きな値（例えば、抵抗３４２ｊが数十ｋΩのときには抵抗３４２ｉは数ＭΩ程度）に規定されている。また、この抵抗分圧回路３４２ｋでは、負極側がターゲット定電圧Ｖｔｇに接続された基準電源３４２ｈから出力される電圧（Ｖｔｇ＋Ｖｂｉ１）を基準電圧Ｖｒｅ２（ターゲット定電圧Ｖｔｇの近傍の電圧（この例では、ターゲット定電圧Ｖｔｇよりも若干高い電圧））として使用しているが、これに限定されるものではなく、図示はしないが、ターゲット定電圧Ｖｔｇの近傍の電圧の他の例であるターゲット定電圧Ｖｔｇよりも低い（若干低い）電圧を基準電圧Ｖｒｅ２として使用する構成や、ターゲット定電圧Ｖｔｇ自体を基準電圧Ｖｒｅ２として使用する構成を採用することもできる。

この構成により、図１３に示す構成の波形整形部３１３では、交流成分Ｓｄ_ａｃが低電圧期間Ｔ_Ｌから高電圧期間Ｔ_Ｈに切り替わるとき（交流成分Ｓｄ_ａｃの立ち上がり時）には、直列回路ＳＣから低インピーダンスでターゲット定電圧Ｖｔｇが印加されている出力部３４２ｂの電圧（コンデンサ３４２ｃの他端部の電圧。つまり、シングルエンド信号Ｖｄの電圧）が、この交流成分Ｓｄ_ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的に上昇して、基準電圧Ｖｒｅ１を上回る。この場合、抵抗分圧回路３４２ｋは、高電位の制御パルス信号Ｖｃｔと基準電圧Ｖｒｅ２との差分電圧（Ｖｃｔ－Ｖｒｅ２）を分圧して得られる電圧Ｖｄｖを基準電圧Ｖｒｅ２に加算して、基準電圧（分圧電圧）Ｖｒｅ１として出力する。したがって、このコンパレータ３４２ｇでは、図９に示すコンパレータ３４２ｇと比較して、出力部３４２ｂの電圧が交流成分Ｓｄ_ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的により高く上昇したときに基準電圧Ｖｒｅ１を上回って、制御パルス信号Ｖｃｔを高電位から低電位に移行させる。

また、交流成分Ｓｄ_ａｃが高電圧期間Ｔ_Ｈから低電圧期間Ｔ_Ｌに切り替わるとき（交流成分Ｓｄ_ａｃの立ち下がり時）には、シングルエンド信号Ｖｄの電圧は、交流成分Ｓｄ_ａｃの電圧の低下に伴って電圧（Ｖｐ＋Ｖｔｇ）から低下して、基準電圧Ｖｒｅ１を下回る。この場合、抵抗分圧回路３４２ｋは、低電位の制御パルス信号Ｖｃｔと基準電圧Ｖｒｅ２との差分電圧（Ｖｃｔ－Ｖｒｅ２）を分圧して得られる電圧Ｖｄｖを基準電圧Ｖｒｅ２に加算して、基準電圧（分圧電圧）Ｖｒｅ１として出力する。したがって、このコンパレータ３４２ｇでは、図９に示すコンパレータ３４２ｇと比較して、出力部３４２ｂの電圧が交流成分Ｓｄ_ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的により低く低下したときに基準電圧Ｖｒｅ１を下回って、制御パルス信号Ｖｃｔを低電位から高電位に移行させる。

このようにして、図１３に示す構成の波形整形部３１３では、コンパレータ３４２ｇがヒステリシス特性を有した状態で動作して、制御パルス信号Ｖｃｔを出力するため、入力部３４２ａに入力される差分信号Ｓｄに多少のノイズが重畳している状態であっても、このノイズの影響を低減しつつ、制御パルス信号Ｖｃｔを生成することが可能となっている。

また、図１１に示す構成の波形整形部３１３については、図１４に示す構成の波形整形部３１３のように、直列接続された２本の抵抗３４２ｉ，３４２ｊで構成されて、一端部（抵抗３４２ｉ側の端部）がコンパレータ３４２ｇの出力端子に接続されると共に他端部（抵抗３４２ｊ側の端部）がコンデンサ３４２ｃの他端部（および出力部３４２ｂ）に接続されて、シングルエンド信号Ｖｄの電圧および制御パルス信号Ｖｃｔの電圧で規定される分圧パルス信号Ｖｄｐをコンパレータ３４２ｇの非反転入力端子に出力する抵抗分圧回路３４２ｋを備えて、コンパレータ３４２ｇにヒステリシス特性を持たせる構成に変更することもできる。なお、図１１に示す波形整形部３１３と同一の構成については同一の符号を付して重複する説明を省略する。また、この抵抗分圧回路３４２ｋは、図１３に示す波形整形部３１３の抵抗分圧回路３４２ｋと同一に構成されている。

この構成により、図１４に示す構成の波形整形部３１３では、交流成分Ｓｄ_ａｃが高電圧期間Ｔ_Ｈから低電圧期間Ｔ_Ｌに切り替わるとき（交流成分Ｓｄ_ａｃの立ち下がり時）には、直列回路ＳＣから低インピーダンスでターゲット定電圧Ｖｔｇが印加されている出力部３４２ｂの電圧（コンデンサ３４２ｃの他端部の電圧。つまり、シングルエンド信号Ｖｄの電圧）が、この交流成分Ｓｄ_ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的に低下して、基準電圧Ｖｒｅ１を下回る。この場合、抵抗分圧回路３４２ｋは、高電位の制御パルス信号Ｖｃｔとシングルエンド信号Ｖｄの電圧との差分電圧を分圧して得られる分圧パルス信号Ｖｄｐをコンパレータ３４２ｇの非反転入力端子に出力する。したがって、このコンパレータ３４２ｇでは、図１１に示すコンパレータ３４２ｇと比較して、シングルエンド信号Ｖｄの電圧（出力部３４２ｂの電圧）が交流成分Ｓｄ_ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的により低く低下したときに、非反転入力端子への分圧パルス信号Ｖｄｐが基準電圧Ｖｒｅ１を下回って、制御パルス信号Ｖｃｔを高電位から低電位に移行させる。

また、交流成分Ｓｄ_ａｃが低電圧期間Ｔ_Ｌから高電圧期間Ｔ_Ｈに切り替わるとき（交流成分Ｓｄ_ａｃの立ち上がり時）には、シングルエンド信号Ｖｄの電圧は、交流成分Ｓｄ_ａｃの電圧の上昇に伴って電圧（－Ｖｐ＋Ｖｔｇ）から上昇して、基準電圧Ｖｒｅ１を上回る。この場合、抵抗分圧回路３４２ｋは、低電位の制御パルス信号Ｖｃｔとシングルエンド信号Ｖｄの電圧との差分電圧を分圧して得られる分圧パルス信号Ｖｄｐをコンパレータ３４２ｇの非反転入力端子に出力する。したがって、このコンパレータ３４２ｇでは、図１１に示すコンパレータ３４２ｇと比較して、シングルエンド信号Ｖｄの電圧（出力部３４２ｂの電圧）が電圧（－Ｖｐ＋Ｖｔｇ）から瞬間的により高く上昇したときに、非反転入力端子への分圧パルス信号Ｖｄｐが基準電圧Ｖｒｅ１を上回って、制御パルス信号Ｖｃｔを低電位から高電位に移行させる。

このようにして、図１４に示す構成の波形整形部３１３においても、コンパレータ３４２ｇがヒステリシス特性を有した状態で動作して、制御パルス信号Ｖｃｔを出力するため、入力部３４２ａに入力される差分信号Ｓｄに多少のノイズが重畳している状態であっても、このノイズの影響を低減しつつ、制御パルス信号Ｖｃｔを生成することが可能となっている。

なお、上記した図９，１１，１３，１４に示す各波形整形部３１３では、コンパレータ３４２ｇとは別体に配設したスイッチ３４２ｆを用いて直列回路ＳＣを構成しているが、例えば図１５に示すように、ＰＮＰ型オープンコレクタのトランジスタを出力段として内蔵するコンパレータをコンパレータ３４２ｇとして使用する構成を、図９，１３に示す各波形整形部３１３に採用することもできる。この構成を採用した各波形整形部３１３では、図１５に示すように、この出力段のトランジスタのエミッタ端子に第２インピーダンス素子３４２ｅを介してターゲット定電圧Ｖｔｇを供給し、このトランジスタのコレクタ端子が接続される出力端子を出力部３４２ｂに接続する。これにより、コンパレータ３４２ｇに内蔵されたトランジスタを直列回路ＳＣを構成するスイッチ３４２ｆとして機能させることができる。

また、例えば図１２に示すように、ＮＰＮ型オープンコレクタのトランジスタを出力段として内蔵するコンパレータをコンパレータ３４２ｇとして使用する構成を、図１１，１４に示す各波形整形部３１３に採用することもできる。この構成を採用した各波形整形部３１３では、図１６に示すように、このトランジスタのエミッタ端子に第２インピーダンス素子３４２ｅを介してターゲット定電圧Ｖｔｇを供給し、このトランジスタのコレクタ端子が接続される出力端子を出力部３４２ｂに接続する。これにより、コンパレータ３４２ｇに内蔵されたトランジスタを直列回路ＳＣを構成するスイッチ３４２ｆとして機能させることができる。

この図１５，１６に示す構成を採用することにより、スイッチ３４２ｆを省略できる分だけ、波形整形部３１３の部品点数を削減することができる。

また、上記した図９，１３に示す各波形整形部３１３における直列回路ＳＣのスイッチ３４２ｆとして、３ステートロジックＩＣを使用することもできる。一例として図１３に示す波形整形部３１３のスイッチ３４２ｆとして３ステートロジックＩＣ（以下、ロジックＩＣ３４２ｆともいう）を使用した構成の波形整形部３１３を図１７に示す。なお、図１３に示す波形整形部３１３と同一の構成については同一の符号を付して重複する説明を省略する。この図１７に示す波形整形部３１３では、ロジックＩＣ３４２ｆにおけるローレベルに対応する電圧をターゲット定電圧Ｖｔｇとして規定し、このターゲット定電圧ＶｔｇをロジックＩＣ３４２ｆの入力端子に入力し、ロジックＩＣ３４２ｆの出力端子を第２インピーダンス素子３４２ｅを介して出力部３４２ｂに接続し、ロジックＩＣ３４２ｆの制御入力端子に制御パルス信号Ｖｃｔを入力する。ロジックＩＣ３４２ｆは、制御入力端子が正論理（ハイアクティブ。制御パルス信号Ｖｃｔが高電位のときにターゲット定電圧Ｖｔｇを出力し、制御パルス信号Ｖｃｔが低電位のときに出力をハイインピーダンス状態にする構成）のロジックＩＣで構成されている。

この直列回路ＳＣは、ロジックＩＣ３４２ｆが制御パルス信号Ｖｃｔの高電位のときにターゲット定電圧Ｖｔｇを出力部３４２ｂに出力し、制御パルス信号Ｖｃｔの低電位のときに出力をハイインピーダンス状態に移行させることにより、ターゲット定電圧Ｖｔｇの出力部３４２ｂへの出力を停止する。

この図１７に示す波形整形部３１３は、図１３に示す波形整形部３１３と同様に動作して、図１０に示すように、差分信号Ｓｄを、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間Ｔ_Ｌの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部３４２ｂから出力する。これにより、この波形整形部３１３は、図１０に示すように、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位になるシングルエンド信号Ｖｄを出力する。

また、上記した図１１，１４に示す各波形整形部３１３における直列回路ＳＣのスイッチ３４２ｆとしても、３ステートロジックＩＣを使用することができる。一例として図１４に示す波形整形部３１３のスイッチ３４２ｆとして、ロジックＩＣ３４２ｆ（図１７に示すロジックＩＣ３４２ｆと同じ正論理のロジックＩＣ）を使用した構成の波形整形部３１３を図１８に示す。なお、図１４に示す波形整形部３１３と同一の構成については同一の符号を付して重複する説明を省略する。この図１８に示す波形整形部３１３では、ロジックＩＣ３４２ｆにおけるハイレベルに対応する電圧をターゲット定電圧Ｖｔｇとして規定し、このターゲット定電圧ＶｔｇをロジックＩＣ３４２ｆの入力端子に入力し、ロジックＩＣ３４２ｆの出力端子を第２インピーダンス素子３４２ｅを介して出力部３４２ｂに接続し、ロジックＩＣ３４２ｆの制御入力端子に制御パルス信号Ｖｃｔを入力する。

この図１８に示す波形整形部３１３は、図１４に示す波形整形部３１３と同様に動作して、図１２に示すように、差分信号Ｓｄを、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間Ｔ_Ｈの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部３４２ｂから出力する。これにより、この波形整形部３１３は、図１２に示すように、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位（ターゲット定電圧Ｖｔｇ）になるシングルエンド信号Ｖｄを出力する。

この図１７，１８に示す構成を採用することにより、集積回路に内蔵されている出力バッファをロジックＩＣ３４２ｆとして使用することができる。

また、図９，１３，１７に示す波形整形部３１３と同様に、差分信号Ｓｄを、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間Ｔ_Ｌの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部３４２ｂから出力する波形整形部としては、図１９に示す波形整形部３１３を採用することもできる。この波形整形部３１３は、上記した図１７に示す波形整形部３１３と同様に、直列回路ＳＣのスイッチ３４２ｆとして３ステートロジックＩＣを使用する構成であることから、図１７に示す波形整形部３１３と比較しつつ説明する。なお、図１７に示す波形整形部３１３と同一の構成については同一の符号を付して重複する説明を省略する。

図１９に示す波形整形部３１３は、差分信号Ｓｄが入力される入力部３４２ａ、シングルエンド信号Ｖｄが出力される出力部３４２ｂ、コンデンサ３４２ｃ、第１インピーダンス素子３４２ｄ、第２インピーダンス素子３４２ｅおよびスイッチ３４２ｆとしての３ステートロジックＩＣ（以下、ロジックＩＣ３４２ｆともいう）で構成された直列回路ＳＣ、並びにダイオードを含まずに加算器３４２ｍなどで構成されると共にスイッチ３４２ｆをオン状態からオフ状態へ、またオフ状態からオン状態へ移行させる制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣを備えている。

スイッチ制御回路ＳＷＣは、加算器３４２ｍに加えて、抵抗分圧回路３４２ｎおよびバイアス電圧源３４２ｐを備えて構成されている。抵抗分圧回路３４２ｎは、直列接続された抵抗を有して構成されると共に、一端部が出力部３４２ｂに接続されると共に他端部にターゲット定電圧Ｖｔｇが印加されて、出力部３４２ｂから出力されるシングルエンド信号Ｖｄを分圧して分圧パルス信号Ｖｄｐとして加算器３４２ｍに出力する。本例の抵抗分圧回路３４２ｋは、一例として直列接続された２つの抵抗３４２ｎ１，３４２ｎ２で構成されているが、図示はしないが、さらに多くの抵抗を組み合わせて構成してもよい。バイアス電圧源３４２ｐは、負極側がターゲット定電圧Ｖｔｇに接続されることにより、生成した直流定電圧（バイアス電圧）Ｖｂｉ３（≠０ボルト）をターゲット定電圧Ｖｔｇに加算して、加算器３４２ｍに出力する。この場合、抵抗分圧回路３４２ｎおよびバイアス電圧源３４２ｐは、加算器３４２ｍから出力される制御パルス信号Ｖｃｔの振幅および直流レベルが後述するロジックＩＣ３４２ｆの制御入力端子の入力仕様に合致するように、その分圧比や電圧値が予め規定されている。

加算器３４２ｍは、分圧パルス信号Ｖｄｐと、直流定電圧Ｖｂｉ３およびターゲット定電圧Ｖｔｇの加算電圧（Ｖｂｉ３＋Ｖｔｇ）とを入力すると共に電圧加算して、制御パルス信号Ｖｃｔ（＝Ｖｄｐ＋Ｖｂｉ３＋Ｖｔｇ）を出力する。この制御パルス信号Ｖｃｔは、シングルエンド信号Ｖｄを分圧して得られる分圧パルス信号Ｖｄｐと同位相の信号であることから、交流成分Ｓｄ_ａｃにおける低電圧期間Ｔ_Ｌに低電圧となり、交流成分Ｓｄ_ａｃにおける高電圧期間Ｔ_Ｈに高電圧となる信号である。つまり、この図１９における制御パルス信号Ｖｃｔは、図１０に示す制御パルス信号Ｖｃｔとは逆位相の信号となっている。

このため、図１９の波形整形部３１３における直列回路ＳＣは、上記した図１７の波形整形部３１３における直列回路ＳＣを構成するロジックＩＣ３４２ｆ（制御入力端子が正論理（ハイアクティブ。制御パルス信号Ｖｃｔが高電位のときにターゲット定電圧Ｖｔｇを出力する構成）のロジックＩＣ）とは異なり、制御入力端子が負論理（ローアクティブ。制御パルス信号Ｖｃｔが低電位のときにターゲット定電圧Ｖｔｇを出力する構成）のロジックＩＣ３４２ｆで構成されている。

この図１９に示す波形整形部３１３は、図９，１３，１７に示す波形整形部３１３と同様に動作して、図１０に示すように、差分信号Ｓｄを、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間Ｔ_Ｌの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部３４２ｂから出力する。これにより、この波形整形部３１３は、図１０に示すように、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位になるシングルエンド信号Ｖｄを出力する。なお、この図１９に示す波形整形部３１３では、抵抗分圧回路３４２ｎは、シングルエンド信号Ｖｄを分圧する上記の機能に加えて、ターゲット定電圧Ｖｔｇをコンデンサ３４２ｃの他端部（および出力部３４２ｂ）に供給する機能（第１インピーダンス素子３４２ｄと同様の機能）を備えている。このため、第１インピーダンス素子３４２ｄを省くことも可能である。

また、図１９に示す波形整形部３１３の直列回路ＳＣを構成するロジックＩＣ３４２ｆとして、上記したような制御入力端子が負論理（ローアクティブ）のロジックＩＣを使用する構成に代えて、図示はしないが、制御入力端子が正論理（ハイアクティブ）のロジックＩＣを使用する構成としてもよい。この波形整形部によれば、図１２に示す制御パルス信号Ｖｃｔに基づいて、直列回路ＳＣを構成するロジックＩＣ３４２ｆが制御パルス信号Ｖｃｔの高電位のときにターゲット定電圧Ｖｔｇの印加を実行し、制御パルス信号Ｖｃｔの低電位のときにターゲット定電圧Ｖｔｇの印加を停止することから、図１２に示すように、差分信号Ｓｄを、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間Ｔ_Ｈの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部３４２ｂから出力することができる。これにより、この波形整形部は、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位（ターゲット定電圧Ｖｔｇ）になるシングルエンド信号Ｖｄを出力する。

また、図１９に示す波形整形部３１３や上記した不図示の波形整形部において、抵抗分圧回路３４２ｎから出力される分圧パルス信号Ｖｄｐの振幅および直流レベルがロジックＩＣ３４２ｆの制御入力端子の入力仕様に合致するものであるときには、加算器３４２ｍおよびバイアス電圧源３４２ｐを省いて、図２０に示す波形整形部３１３のように、抵抗分圧回路３４２ｎだけでスイッチ制御回路ＳＷＣを構成することもできる。この波形整形部３１３では、抵抗分圧回路３４２ｎから出力される分圧パルス信号Ｖｄｐがそのまま制御パルス信号Ｖｃｔとして、ロジックＩＣ３４２ｆの制御入力端子に供給される。

図２０に示す波形整形部３１３は、直列回路ＳＣを構成するロジックＩＣ３４２ｆとして、制御入力端子が正論理（ハイアクティブ）のロジックＩＣを使用する構成のため、図１２に示すように、差分信号Ｓｄを、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間Ｔ_Ｈの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部３４２ｂから出力する。

なお、図示はしないが、図２０に示す波形整形部３１３の直列回路ＳＣを構成するロジックＩＣ３４２ｆとして、制御入力端子が負論理（ローアクティブ）のロジックＩＣを使用して波形整形部を構成することもできる。この波形整形部は、図１０に示すように、差分信号Ｓｄを、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間Ｔ_Ｌの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部３４２ｂから出力する。

また、上記した各波形整形部３１３において使用されるターゲット定電圧Ｖｔｇは、波形整形部３１３に不図示の直流定電圧源を配置して、この直流定電圧源から出力される直流定電圧を使用することもできるし、図９において破線で示すように、波形整形部３１３の外部から入力された電圧データＤｖをＤ／Ａ変換して、この電圧データＤｖで示される電圧値の直流電圧を出力するＤ／Ａ変換器３５１を波形整形部３１３に配置して、このＤ／Ａ変換器３５１から出力される直流電圧をターゲット定電圧Ｖｔｇとして使用する構成とすることもできる。なお、一例として図９に示す波形整形部３１３を例に挙げたが、図１１，図１３～２０および後述する図２１，２２の各波形整形部３１３についても同様である。このＤ／Ａ変換器３５１を波形整形部３１３に配置する構成を採用したときには、電圧データＤｖを変更することで、シングルエンド信号Ｖｄにおいてターゲット定電圧Ｖｔｇに規定される高電位側電圧（高電圧期間Ｔ_Ｈの電圧）や低電位側電圧（低電圧期間Ｔ_Ｌの電圧）を変更することができる。したがって、信号生成部３１４がシングルエンド信号Ｖｄから符号特定用信号Ｓｅを確実に生成し得るように調整することができる。

また、上記した各波形整形部３１３では、ダイオードを含まない構成を採用しているが、図２１，２２に示す波形整形部３１３のように、ダイオードを含む構成とすることもできる。

まず、図２１に示す波形整形部３１３は、上記した図９の波形整形部３１３と同様にして、差分信号Ｓｄを入力すると共に、この差分信号Ｓｄを、差分信号Ｓｄの交流成分のピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間Ｔ_Ｌの電圧。ボトム電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する。また、図２１に示す波形整形部３１３は、図９に示す波形整形部３１３と比較して、差分信号Ｓｄが入力される入力部３４２ａ、シングルエンド信号Ｖｄが出力される出力部３４２ｂ、コンデンサ３４２ｃおよび第１インピーダンス素子３４２ｄを備えている点で共通し、直列回路ＳＣおよびスイッチ制御回路ＳＷＣに代えて１つのダイオード３４２ｘを備えている点で相違している。このダイオード３４２ｘは、カソード端子が出力部３４２ｂに接続されると共に、アノード端子にターゲット定電圧Ｖｔｇが印加されている。

この図２１に示す波形整形部３１３では、ダイオード３４２ｘが単体で、直列回路ＳＣおよびスイッチ制御回路ＳＷＣと同等に動作して、図１０に示すように、入力部３４２ａに入力される差分信号Ｓｄの交流成分Ｓｄ_ａｃにおける低電圧期間Ｔ_Ｌにオン状態に移行して、ターゲット定電圧Ｖｔｇを出力部３４２ｂに印加し、交流成分Ｓｄ_ａｃにおける高電圧期間Ｔ_Ｈにオフ状態に移行して、ターゲット定電圧Ｖｔｇの出力部３４２ｂへの印加を停止する。これにより、この波形整形部３１３は、ダイオード３４２ｘの順方向電圧を無視し得るものとしたときに、差分信号Ｓｄを上記したシングルエンド信号Ｖｄに整形（波形整形）して出力する。

次に、図２２に示す波形整形部３１３は、上記した図１１の波形整形部３１３と同様にして、差分信号Ｓｄを入力すると共に、この差分信号Ｓｄを、差分信号Ｓｄの交流成分のピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間Ｔ_Ｈの電圧。トップ電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する。図２２に示す波形整形部３１３は、図１１に示す波形整形部３１３と比較して、差分信号Ｓｄが入力される入力部３４２ａ、シングルエンド信号Ｖｄが出力される出力部３４２ｂ、コンデンサ３４２ｃおよび第１インピーダンス素子３４２ｄを備えている点で共通し、直列回路ＳＣおよびスイッチ制御回路ＳＷＣに代えて１つのダイオード３４２ｘを備えている点で相違している。このダイオード３４２ｘは、アノード端子が出力部３４２ｂに接続されると共に、カソード端子にターゲット定電圧Ｖｔｇが印加されている。

この図２２に示す波形整形部３１３では、ダイオード３４２ｘが単体で、直列回路ＳＣおよびスイッチ制御回路ＳＷＣと同等に動作して、図１２に示すように、入力部３４２ａに入力される差分信号Ｓｄの交流成分Ｓｄ_ａｃにおける高電圧期間Ｔ_Ｈにオン状態に移行して、ターゲット定電圧Ｖｔｇを出力部３４２ｂに印加し、交流成分Ｓｄ_ａｃにおける低電圧期間Ｔ_Ｌにオフ状態に移行して、ターゲット定電圧Ｖｔｇの出力部３４２ｂへの印加を停止する。これにより、この波形整形部３１３は、差分信号Ｓｄを上記したシングルエンド信号Ｖｄに整形（波形整形）して出力する。

図６の符号化装置３は、同図中の信号生成装置２から出力された符号特定用信号Ｓｅに基づき、ロジック信号Ｓａに対応する符号Ｃｓ（図１０，１２参照）を特定する符号化処理を実行し、特定した符号Ｃｓの列（すなわち、シリアルバスＳＢを伝送されているＣＡＮフレームと同じＣＡＮフレーム）を、信号読取システム１に接続されている各種ＣＡＮ通信対応機器に出力する。具体的には、符号化装置３は、符号化処理において、符号特定用信号Ｓｅの高電位期間においては、シリアルバスＳＢを介して伝送されているＣＡＮフレームを構成する符号Ｃｓが「０」であると特定し、かつ符号特定用信号Ｓｅの低電位期間においては、このＣＡＮフレームを構成する符号Ｃｓが「１」であると特定すると共に、特定した符号Ｃｓで構成される符号列を、シリアルバスＳＢを介して伝送されているＣＡＮフレームと特定して、各種ＣＡＮ通信対応機器に出力する。この場合、符号化装置３は、ＣＡＮ通信対応機器と有線伝送路を介して接続されているときには、特定したＣＡＮフレームを有線通信でＣＡＮ通信対応機器に出力（送信）し、ＣＡＮ通信対応機器と無線伝送路を介して接続されているときには、特定したＣＡＮフレームを無線通信でＣＡＮ通信対応機器に出力（送信）する。

次に、信号読取システム３０１の使用例、およびその際の信号読取システム３０１の動作について、図面を参照して説明する。

まず、図６に示すように、自動車に敷設されているシリアルバスＳＢにおける被覆導線Ｌａ，Ｌｂの被覆部に電極２１が接触（当接）するように電極部１１ａ，１１ｂを被覆導線Ｌａ，Ｌｂにそれぞれ装着すると共に、シリアルバスＳＢから読み取ったＣＡＮフレーム（符号Ｃｓの列）を出力すべきＣＡＮ通信対応機器を符号化装置３に接続する。

この場合、本例の信号読取システム３０１では、被覆導線Ｌａ，Ｌｂ自体を加工する（絶縁被覆を剥がす）ことなく、電極部１１ａ，１１ｂを装着するだけでシリアルバスＳＢからロジック信号Ｓａを読み取ることができるため、シリアルバスＳＢにコネクタが配設されていない場合においても使用することができる。また、コネクタが配設されていたとしても、シリアルバスＳＢに対する接続場所（電極部１１ａ，１１ｂの装着場所）がコネクタの配設場所に限定されずに、被覆導線Ｌａ，Ｌｂの長手方向における任意の場所に接続する（電極部１１ａ，１１ｂを装着する）ことが可能となっている。

この状態において、自動車に搭載された図外のＣＡＮ通信対応機器（制御情報を示すＣＡＮフレームを出力するコントローラや、任意の計測結果を示すＣＡＮフレームを出力する検出器等）からシリアルバスＳＢにロジック信号Ｓａが出力されたときに、信号生成装置３０２では、被覆導線Ｌａに装着された電極部１１ａとシールドケーブル５０を介して接続されたインピーダンス素子（抵抗２３３ｂを含む素子）には、被覆導線Ｌａに伝送されている電圧信号Ｖａの電圧Ｖａに応じて電圧が変化する第１電圧信号Ｖｃ１が発生し、また被覆導線Ｌｂに装着された電極部１１ｂとシールドケーブル５０を介して接続されたインピーダンス素子（抵抗２３３ｅを含む素子）には、被覆導線Ｌｂに伝送されている電圧信号Ｖｂの電圧Ｖｂに応じて電圧が変化する第２電圧信号Ｖｃ２が発生する。

信号生成装置３０２では、検出部２１２が、この第１電圧信号Ｖｃ１およびこの第２電圧信号Ｖｃ２を入力すると共に、これらの電圧信号Ｖｃ１，Ｖｃ２の差分電圧（Ｖｃ１－Ｖｃ２）に応じて電圧が変化する差分信号Ｓｄを出力し、波形整形部３１３が、この差分信号Ｓｄに基づいてシングルエンド信号Ｖｄを出力する。

この場合、信号生成装置３０２では、波形整形部３１３が図９，１３，１５，１７，１９，２１のうちのいずれかに示す回路構成のときには、図１０に示すように、シリアルバスＳＢに伝送されているＣＡＮフレームを構成する符号Ｃｓが「１」の期間には信号の電圧が低電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位になるシングルエンド信号Ｖｄ（つまり、低電位期間の信号の電圧（信号のボトム電圧）がターゲット定電圧Ｖｔｇに規定されるように波形整形された信号）を出力する。また、波形整形部３１３が図１１，１４，１６，１８，２０，２２のうちのいずれかに示す回路構成のときには、図１２に示すように、シリアルバスＳＢに伝送されているＣＡＮフレームを構成する符号Ｃｓが「０」の期間には信号の電圧が高電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「１」の期間には信号の電圧が低電位になるシングルエンド信号Ｖｄ（つまり、高電位期間の信号の電圧（信号のトップ電圧）がターゲット定電圧Ｖｔｇに規定されるように波形整形された信号）を出力する。

また、信号生成装置３０２では、波形整形部３１３が図９，１３，１５，１７，１９，２１のうちのいずれかに示す回路構成のときには、この波形整形部３１３の回路構成に対応して図９に示す回路に構成された信号生成部３１４が、図１０に示すように、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「０」の期間において「高電位期間」となり、この符号Ｃｓが「１」の期間において「低電位期間」となる符号特定用信号Ｓｅを生成して出力する。また、波形整形部３１３が図１１，１４，１６，１８，２０，２２のうちのいずれかに示す回路構成のときには、この波形整形部３１３の回路構成に対応して図１１に示す回路に構成された信号生成部３１４が、図１２に示すように、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「０」の期間において「高電位期間」となり、この符号Ｃｓが「１」の期間において「低電位期間」となる符号特定用信号Ｓｅを生成して出力する。

また、符号化装置３では、信号生成装置３０２によって生成されて出力された符号特定用信号Ｓｅに基づき、シリアルバスＳＢを介して伝送されているＣＡＮフレームを構成する符号Ｃｓを特定すると共に、特定した符号Ｃｓで構成される符号列を、シリアルバスＳＢを介して伝送されているＣＡＮフレームと特定して、各種ＣＡＮ通信対応機器に出力する。これにより、このＣＡＮ通信対応機器では、信号読取システム３０１から出力された（信号読取システム１によってシリアルバスＳＢから読み取られた）ＣＡＮフレーム（符号Ｃｓの列）に対応して予め規定されている各種の処理が実行される。

このように、この信号生成装置３０２では、一対の被覆導線Ｌａ，Ｌｂにおける被覆部にそれぞれ接触させられる（被覆導線Ｌａ，Ｌｂにおける金属部分（芯線）に接触することなく非接触の状態（金属非接触の状態）で被覆導線Ｌａ，Ｌｂの被覆部に接触させられる）一対の電極２１とシールドケーブル５０，５０を介して接続されることで、一方の被覆導線Ｌａに伝送されている電圧Ｖａに応じて電圧が変化する第１電圧信号Ｖｃ１がインピーダンス素子（抵抗２３３ｂを含む素子）に発生し、他方の被覆導線Ｌｂに伝送されている電圧Ｖｂに応じて電圧が変化する第２電圧信号Ｖｃ２がインピーダンス素子（抵抗２３３ｅを含む素子）に発生し、検出部２１２が各電圧信号Ｖｃ１，Ｖｃ２の差分電圧（Ｖｃ１－Ｖｃ２）に応じて電圧が変化する差分信号Ｓｄを出力し、波形整形部３１３がこの差分信号Ｓｄに基づいてシングルエンド信号Ｖｄを出力し、信号生成部３１４がシングルエンド信号Ｖｄを閾値電圧Ｖｔｈと比較して二値化することにより、シリアルバスＳＢを介して伝送されるロジック信号Ｓａに対応する符号Ｃｓを特定可能な符号特定用信号Ｓｅを生成する。また、この信号読取システム３０１では、上記の信号生成装置３０２と、信号生成装置３０２によって生成された符号特定用信号Ｓｅに基づいてロジック信号Ｓａに対応する符号Ｃｓを特定する符号化装置３とを備えている。

したがって、この信号生成装置３０２および信号読取システム３０１によれば、一対の被覆導線Ｌａ，Ｌｂにおける長手方向の任意の部位において被覆導線Ｌの被覆部に電極部１１ａ，１１ｂの各電極２１を接触させる簡易な作業を行うことで、シリアルバスＳＢを介して伝送されているロジック信号Ｓａによって示されている符号Ｃｓを特定可能な符号特定用信号Ｓｅを生成し、生成した符号特定用信号Ｓｅに基づいてロジック信号Ｓａによって示されている符号Ｃｓを特定することができ、さらには特定した符号Ｃｓの列で構成されるＣＡＮフレームを特定することができる。これにより、シリアルバスＳＢにコネクタが配設されていなくても、またシリアルバスＳＢにコネクタが配設されている場合においても、シリアルバスＳＢの任意の場所においてロジック信号Ｓａを読み取って、符号Ｃｓ、および符号Ｃｓで構成されるＣＡＮフレームを特定することができる。

また、この信号生成装置３０２では、第１電圧信号Ｖｃ１および第２電圧信号Ｖｃ２を入力すると共に差分電圧（Ｖｃ１－Ｖｃ２）に応じて電圧が変化する差分信号Ｓｄを出力する検出部２１２、およびこの差分信号Ｓｄを、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間Ｔ_Ｈの電圧）および低電位側電圧（低電圧期間Ｔ_Ｌの電圧）のうちのいずれか一方がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する波形整形部３１３を備えて構成されている。

したがって、この信号生成装置３０２によれば、波形整形部３１３に配置される信号生成部３１４において、上記のターゲット定電圧Ｖｔｇを基準として規定された閾値電圧Ｖｔｈと比較することで、シングルエンド信号Ｖｄを確実に二値化して符号特定用信号Ｓｅを生成することができる。これにより、この信号読取システム３０１によれば、この符号特定用信号Ｓｅに基づいて、ロジック信号Ｓａによって示されている符号Ｃｓをより確実に特定することができ、さらには特定した符号Ｃｓの列で構成されるＣＡＮフレームをより確実に特定することができる。

また、この信号生成装置３０２では、波形整形部３１３が、コンデンサ３４２ｃ、第１インピーダンス素子３４２ｄ、直列回路ＳＣ、および差分信号Ｓｄの交流成分Ｓｄ_ａｃにおける低電圧期間Ｔ_Ｌに直列回路ＳＣのスイッチ３４２ｆをオン状態に移行させると共に、この交流成分Ｓｄ_ａｃにおける高電圧期間Ｔ_Ｈにスイッチ３４２ｆをオフ状態に移行させるスイッチ制御回路ＳＷＣとを備える構成か、またはコンデンサ３４２ｃ、第１インピーダンス素子３４２ｄ、直列回路ＳＣ、および差分信号Ｓｄの交流成分Ｓｄ_ａｃにおける高電圧期間Ｔ_Ｈに直列回路ＳＣのスイッチ３４２ｆをオン状態に移行させると共に、この交流成分Ｓｄ_ａｃにおける低電圧期間Ｔ_Ｌにスイッチ３４２ｆをオフ状態に移行させるスイッチ制御回路ＳＷＣとを備える構成のいずれかの構成とすることができる。

したがって、この構成を採用した信号生成装置３０２によれば、順方向電圧の影響を受けるダイオード３４２ｘを用いて構成された波形整形部３１３を有する構成とは異なり、波形整形部３１３が、差分信号Ｓｄを、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間Ｔ_Ｈの電圧）および低電位側電圧（低電圧期間Ｔ_Ｌの電圧）のうちのいずれか一方が確実にターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力することができる。このため、この信号生成装置３０２によれば、波形整形部３１３の後段に配置される信号生成部３１４において、上記のターゲット定電圧Ｖｔｇを基準として規定された閾値電圧Ｖｔｈと比較することで、シングルエンド信号Ｖｄを一層確実に二値化して符号特定用信号Ｓｅを生成することができる。これにより、この信号読取システム３０１によれば、この符号特定用信号Ｓｅに基づいて、ロジック信号Ｓａによって示されている符号Ｃｓを一層確実に特定することができ、さらには特定した符号Ｃｓの列で構成されるＣＡＮフレームをより確実に特定することができる。

また、この信号生成装置３０２を構成する上記した図９に示す波形整形部３１３では、スイッチ制御回路ＳＷＣは、コンデンサ３４２ｃの他端部に反転入力端子が接続され、かつターゲット定電圧Ｖｔｇよりも高い（若干高い）基準電圧Ｖｒｅ１が非反転入力端子に入力されて、出力端子から制御パルス信号Ｖｃｔを出力するコンパレータ３４２ｇを有して構成されている。したがって、この波形整形部３１３によれば、シングルエンド信号Ｖｄの低電位側電圧（低電圧期間Ｔ_Ｌの電圧）がターゲット定電圧Ｖｔｇに規定されている状態において、シングルエンド信号Ｖｄにノイズが重畳した場合であっても、そのノイズのレベルが基準電圧Ｖｒｅ１に達するまで（基準電圧Ｖｒｅ１に上昇するまで）は、スイッチ制御回路ＳＷＣが制御パルス信号Ｖｃｔを高電位に維持して（つまり、スイッチ３４２ｆをオン状態に維持して）、直列回路ＳＣに対してコンデンサ３４２ｃの他端部（および出力部３４２ｂ）へのターゲット定電圧Ｖｔｇの印加を継続させることができる。したがって、この波形整形部３１３を備えた信号生成装置３０２および信号読取システム３０１によれば、ノイズによる誤動作を軽減することができる。

また、この信号生成装置３０２を構成する上記した図１１に示す波形整形部３１３では、スイッチ制御回路ＳＷＣは、コンデンサ３４２ｃの他端部に非反転入力端子が接続され、かつターゲット定電圧Ｖｔｇよりも低い（若干低い）基準電圧Ｖｒｅ１が反転入力端子に入力されて、出力端子から制御パルス信号Ｖｃｔを出力するコンパレータ３４２ｇを有して構成されている。このため、この波形整形部３１３によれば、シングルエンド信号Ｖｄの高電位側電圧（高電圧期間Ｔ_Ｈの電圧）がターゲット定電圧Ｖｔｇに規定されている状態において、シングルエンド信号Ｖｄにノイズが重畳した場合であっても、そのノイズのレベルが基準電圧Ｖｒｅ１に達するまで（基準電圧Ｖｒｅ１に低下するまで）は、スイッチ制御回路ＳＷＣが制御パルス信号Ｖｃｔを高電位に維持して（つまり、スイッチ３４２ｆをオン状態に維持して）、直列回路ＳＣに対してコンデンサ３４２ｃの他端部（および出力部３４２ｂ）へのターゲット定電圧Ｖｔｇの印加を継続させることができる。したがって、この波形整形部３１３を備えた信号生成装置３０２および信号読取システム３０１によれば、ノイズによる誤動作を軽減することができる。

これにより、これらの波形整形部３１３を備えた信号生成装置３０２および信号読取システム３０１によれば、ノイズの存在下においても、符号特定用信号Ｓｅを安定して生成でき、またこの符号特定用信号Ｓｅに基づいて符号Ｃｓおよび符号Ｃｓで構成されるＣＡＮフレームを安定して特定して出力することができる。

また、この信号生成装置２を構成する上記した図１３，１４に示す波形整形部３１３では、スイッチ制御回路ＳＷＣを構成するコンパレータ３４２ｇがヒステリシス特性を有している（コンパレータ３４２ｇがヒステリシスコンパレータとして動作する）。このため、これらの波形整形部３１３によれば、シングルエンド信号Ｖｄが低電位側電圧（低電圧期間Ｔ_Ｌの電圧）のとき、およびシングルエンド信号Ｖｄが高電位側電圧（高電圧期間Ｔ_Ｈの電圧）のときのいずれのときに、シングルエンド信号Ｖｄにノイズが重畳した場合であっても、そのノイズのレベルが上記のヒステリシス特性で規定されるレベル未満のときには、スイッチ制御回路ＳＷＣが制御パルス信号Ｖｃｔの電位を現在の電位に維持すること（つまり、スイッチ３４２ｆがオン状態のときにはこの状態を維持し、またスイッチ３４２ｆがオフ状態のときにはこの状態を維持すること）ができることから、シングルエンド信号Ｖｄの電圧を現在の状態に維持することができる。したがって、この波形整形部３１３を備えた信号生成装置３０２によれば、ノイズによる誤動作を一層軽減することができる。

これにより、これらの波形整形部３１３を備えた信号生成装置３０２および信号読取システム３０１によれば、ノイズの存在下においても、符号特定用信号Ｓｅを一層安定して生成でき、またこの符号特定用信号Ｓｅに基づいて符号Ｃｓおよび符号Ｃｓで構成されるＣＡＮフレームを一層安定して特定して出力することができる。

また、上記した図１９，２０に示す波形整形部３１３のいずれかを備えた信号生成装置３０２によれば、コンパレータを使用しない構成においても、検出部２１２から出力される差分信号Ｓｄを、差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間Ｔ_Ｌの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに確実に整形したり、また差分信号Ｓｄの交流成分Ｓｄ_ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間Ｔ_Ｈの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに確実に整形したりして、出力部３４２ｂから出力することができる。これにより、この波形整形部３１３を備えた信号生成装置３０２によれば、設計の自由度を高めることができる。

また、この信号生成装置２を構成する上記した図１７～図２０に示す波形整形部３１３では、直列回路ＳＣを構成するスイッチ３４２ｆが、スリーステートバッファとしての３ステートロジックＩＣ（ロジックＩＣ３４２ｆ）で構成されている。したがって、この各波形整形部３１３によれば、集積回路に内蔵されている出力バッファ（または入出力バッファ（双方向バッファ））をロジックＩＣ３４２ｆとして使用することができる。

また、この信号生成装置３０２によれば、波形整形部３１３にＤ／Ａ変換器３５１を配置して、Ｄ／Ａ変換器３５１からターゲット定電圧Ｖｔｇを出力させる構成とすることにより、Ｄ／Ａ変換器３５１への電圧データＤｖを変更することで、このターゲット定電圧Ｖｔｇを変更できるため、シングルエンド信号Ｖｄにおいてターゲット定電圧Ｖｔｇに規定される高電位側電圧（高電圧期間Ｔ_Ｈの電圧）や低電位側電圧（低電圧期間Ｔ_Ｌの電圧）を信号生成部３１４の入力仕様に応じて変更することができる。つまり、この信号生成装置３０２によれば、信号生成部３１４がシングルエンド信号Ｖｄから符号特定用信号Ｓｅを確実に生成し得るように上記の高電位側電圧や低電位側電圧を調整することができる。

また、この信号生成装置２によれば、検出部２１２における一次巻線１３１ａ側の回路を図８に示す構成とすることにより、つまり、差動増幅回路を構成するオペアンプ２３２ａの抵抗２３３ｈａに直列にコンデンサ２３４ａを接続し、かつオペアンプ２３２ｂの抵抗２３３ｈｂに直列にコンデンサ２３４ｂを接続して、オペアンプ２３２ａ，２３２ｂを交流増幅器として機能させる構成とすることにより、オペアンプ２３２ａ，２３２ｂの各出力端子から出力される出力信号が各電圧信号Ｖｃ１，Ｖｃ２の直流成分に起因して飽和する事態の発生を大幅に軽減することができる。

また、図５に示す検出部２１２の後段に、同図中の信号生成部１３に代えて、上記した波形整形部３１３および信号生成部３１４を配置した例について図６～図２２を用いて説明したが、図２に示す検出部１２の後段に、同図中の信号生成部１３に代えて、波形整形部３１３および信号生成部３１４を配置してもよいし、また、図４に示す検出部１１２の後段に、同図中の信号生成部１３に代えて、波形整形部３１３および信号生成部３１４を配置してもよい。

また、図６～図２２を用いて説明した上記の信号読取システム３０１では、信号生成装置３０２が、「高電位期間」および「低電位期間」の配列パターンがシリアルバスＳＢを介して伝送されているロジック信号Ｓａのロジックパターンと一致する符号特定用信号Ｓｅを生成して出力すると共に、符号化装置３が、符号特定用信号Ｓｅにおける高電位期間を２進数データの「０」とし、かつ符号特定用信号Ｓｅにおける低電位期間を２進数データの「１」とする符号化処理を実行して符号列Ｃｓ（ＣＡＮフレーム）を特定する構成を採用したが、図示はしないが、信号生成装置３０２が、「高電位期間」および「低電位期間」の配列パターンがシリアルバスＳＢを介して伝送されているロジック信号Ｓａのロジックパターンと反転する符号特定用信号Ｓｆ（上記した信号読取システム１，１０１，２０１での符号特定用信号Ｓｆに相当する信号）を生成して出力すると共に、符号化装置３が、符号特定用信号Ｓｆにおける低電位期間を２進数データの「０」とし、かつ符号特定用信号Ｓｆにおける高電位期間を２進数データの「１」とする符号化処理を実行して符号列Ｃｓ（ＣＡＮフレーム）を特定する構成を採用することもできる。

また、上記の信号生成装置２，１０２，２０２，３０２では、電極部１１ａ，１１ｂを備える構成を採用しているが、電極部１１ａ，１１ｂを別体とする構成を採用して、信号生成装置２を使用する際に、信号生成装置２に電極部１１ａ，１１ｂをシールドケーブル５０，５０を介して接続するようにしてもよい。

また、図９，１１，１３，１４に示す上記の波形整形部３１３では、直列回路ＳＣのスイッチ３４２ｆが正論理で動作するように構成されているが、この構成に限定されず、負論理（ローアクティブ）で動作する（つまり、制御パルス信号Ｖｃｔが低電位のときにオン状態に移行し、制御パルス信号Ｖｃｔが高電位のときにオフ状態に移行するように動作する）構成であってもよい。なお、スイッチ３４２ｆを負論理で動作する構成とした場合には、制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成も変更する必要がある。以下では、図９，１１，１３，１４に示す上記の波形整形部３１３のスイッチ３４２ｆを負論理で動作する構成としたときの波形整形部の構成について、対応する波形整形部３１３の図面（図９，１１，１３，１４）を参照しつつ、スイッチ制御回路の構成を含めて説明する。

まず、図９に示す波形整形部３１３を参照しつつ、この波形整形部３１３のスイッチ３４２ｆを負論理で動作する構成としたときの波形整形部の構成について説明する。なお、この波形整形部は、図９に示す波形整形部３１３と比較して、スイッチ３４２ｆが負論理で動作する構成に加えて、上記したように制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成が相違すること以外は図９に示す波形整形部３１３と同一である。このため、この波形整形部のスイッチ制御回路について主として説明する。

このスイッチ制御回路も、図示はしないが、図９に示す波形整形部３１３と同様のコンパレータ３４２ｇおよび基準電源３４２ｈを有して構成されている。一方、図９に示す波形整形部３１３では、コンパレータ３４２ｇの反転入力端子がコンデンサ３４２ｃの他端部に接続され、非反転入力端子に基準電源３４２ｈからの基準電圧Ｖｒｅ１が入力される構成であるのに対して、このスイッチ制御回路では、図示はしないが、コンパレータ３４２ｇの非反転入力端子がコンデンサ３４２ｃの他端部に接続され、反転入力端子に基準電圧Ｖｒｅ１（ターゲット定電圧Ｖｔｇよりも高い電圧）が入力される構成となっている。

この構成により、負論理のスイッチ３４２ｆを駆動するスイッチ制御回路は、コンデンサ３４２ｃの他端部の電圧（つまり、シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒｅ１を上回る状態から低下して基準電圧Ｖｒｅ１を下回った時点で、高電位から低電位に移行し、逆に、コンデンサ３４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒｅ１を下回る状態から上昇して基準電圧Ｖｒｅ１を上回った時点で、低電位から高電位に移行する制御パルス信号Ｖｃｔ（図１０に示す制御パルス信号Ｖｃｔの高電位の期間において低電位となり、低電位の期間において高電位となる信号）を生成して、負論理のスイッチ３４２ｆに出力する。その結果として、負論理のスイッチ３４２ｆは、図９に示す波形整形部３１３の正論理のスイッチ３４２ｆと同じタイミングでオン状態からオフ状態に、またオフ状態からオン状態に移行する。つまり、負論理のスイッチ３４２ｆおよびこのスイッチ３４２ｆ用に構成された上記のスイッチ制御回路を備えた波形生成部は、図９に示す波形整形部３１３（正論理のスイッチ３４２ｆを備えた波形整形部）と同等に機能する。

次に、図１１に示す波形整形部３１３を参照しつつ、この波形整形部３１３のスイッチ３４２ｆを負論理で動作する構成としたときの波形整形部の構成について説明する。なお、この波形整形部は、図１１に示す波形整形部３１３と比較して、スイッチ３４２ｆが負論理で動作する構成に加えて、上記したように制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成が相違すること以外は図１１に示す波形整形部３１３と同一である。このため、この波形整形部のスイッチ制御回路について主として説明する。

このスイッチ制御回路も、図示はしないが、図１１に示す波形整形部３１３と同様のコンパレータ３４２ｇおよび基準電源３４２ｈを有して構成されている。一方、図１１に示す波形整形部３１３では、コンパレータ３４２ｇの非反転入力端子がコンデンサ３４２ｃの他端部に接続され、反転入力端子に基準電源３４２ｈからの基準電圧Ｖｒｅ１が入力される構成であるのに対して、このスイッチ制御回路では、図示はしないが、コンパレータ３４２ｇの反転入力端子がコンデンサ３４２ｃの他端部に接続され、非反転入力端子に基準電圧Ｖｒｅ１（ターゲット定電圧Ｖｔｇよりも低い電圧）が入力される構成となっている。

この構成により、負論理のスイッチ３４２ｆを駆動するスイッチ制御回路は、コンデンサ３４２ｃの他端部の電圧（つまり、シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒｅ１を上回る状態から低下して基準電圧Ｖｒｅ１を下回った時点で、低電位から高電位に移行し、逆に、コンデンサ３４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒｅ１を下回る状態から上昇して基準電圧Ｖｒｅ１を上回った時点で、高電位から低電位に移行する制御パルス信号Ｖｃｔ（図１２に示す制御パルス信号Ｖｃｔの高電位の期間において低電位となり、低電位の期間において高電位となる信号）を生成して、負論理のスイッチ３４２ｆに出力する。その結果として、負論理のスイッチ３４２ｆは、図１１に示す波形整形部３１３の正論理のスイッチ３４２ｆと同じタイミングでオン状態からオフ状態に、またオフ状態からオン状態に移行する。つまり、負論理のスイッチ３４２ｆおよびこのスイッチ３４２ｆ用に構成された上記のスイッチ制御回路を備えた波形生成回路は、図１１に示す波形整形部３１３（正論理のスイッチ３４２ｆを備えた波形整形部）と同等に機能する。

続いて、図１３に示す波形整形部３１３を参照しつつ、この波形整形部３１３のスイッチ３４２ｆを負論理で動作する構成としたときの波形整形部の構成について説明する。なお、この波形整形部は、図１３に示す波形整形部３１３と比較して、スイッチ３４２ｆが負論理で動作する構成に加えて、上記したように制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成が相違すること以外は図１３に示す波形整形部３１３と同一である。このため、この波形整形部のスイッチ制御回路について主として説明する。

このスイッチ制御回路も、図示はしないが、図１３に示す波形整形部３１３と同様のコンパレータ３４２ｇ、抵抗分圧回路３４２ｋおよび基準電源３４２ｈを有して構成されている。一方、図１３に示す波形整形部３１３では、コンパレータ３４２ｇは、その反転入力端子がコンデンサ３４２ｃの他端部に接続され、また抵抗分圧回路３４２ｋは、一端部がコンパレータ３４２ｇの出力端子に接続されると共に他端部に基準電圧Ｖｒｅ２が印加されて、基準電圧Ｖｒｅ２および制御パルス信号Ｖｃｔの電圧で規定される分圧電圧をコンパレータ３４２ｇの非反転入力端子に基準電圧Ｖｒｅ１として出力する構成であるのに対して、このスイッチ制御回路では、図示はしないが、コンパレータ３４２ｇは、その反転入力端子に基準電圧Ｖｒｅ２が印加され、また抵抗分圧回路３４２ｋは、一端部がコンパレータ３４２ｇの出力端子に接続されると共に他端部がコンデンサ３４２ｃの他端部に接続されて、シングルエンド信号Ｖｄの電圧および制御パルス信号Ｖｃｔの電圧で規定される分圧パルス信号をコンパレータ３４２ｇの非反転入力端子に出力する構成となっている。

この構成により、負論理のスイッチ３４２ｆを駆動するスイッチ制御回路は、コンデンサ３４２ｃの他端部の電圧（つまり、シングルエンド信号Ｖｄの電圧）が低下するのに伴って低下する分圧パルス信号の電圧が基準電圧Ｖｒｅ１を上回る状態から下回る状態に移行した時点で、高電位から低電位に移行し、逆に、コンデンサ３４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が上昇するのに伴って上昇する分圧パルス信号の電圧が基準電圧Ｖｒｅ１を下回る状態から上回る状態に移行した時点で、低電位から高電位に移行する制御パルス信号Ｖｃｔ（図１０に示す制御パルス信号Ｖｃｔの高電位の期間において低電位となり、低電位の期間において高電位となる信号）を生成して、負論理のスイッチ３４２ｆに出力する。その結果として、負論理のスイッチ３４２ｆは、図１３に示す波形整形部３１３の正論理のスイッチ３４２ｆと同じタイミングでオン状態からオフ状態に、またオフ状態からオン状態に移行する。つまり、負論理のスイッチ３４２ｆおよびこのスイッチ３４２ｆ用に構成された上記のスイッチ制御回路を備えた波形生成回路は、図１３に示す波形整形部３１３（正論理のスイッチ３４２ｆを備えた波形整形部）と同等に機能する。

次いで、図１４に示す波形整形部３１３を参照しつつ、この波形整形部３１３のスイッチ３４２ｆを負論理で動作する構成としたときの波形整形部の構成について説明する。なお、この波形整形部は、図１４に示す波形整形部３１３と比較して、スイッチ３４２ｆが負論理で動作する構成に加えて、上記したように制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成が相違すること以外は図１４に示す波形整形部３１３と同一である。このため、この波形整形部のスイッチ制御回路について主として説明する。

このスイッチ制御回路も、図示はしないが、図１４に示す波形整形部３１３と同様のコンパレータ３４２ｇ、抵抗分圧回路３４２ｋおよび基準電源３４２ｈを有して構成されている。一方、図１４に示す波形整形部３１３では、コンパレータ３４２ｇは、その反転入力端子に基準電圧Ｖｒｅ１が印加され、また抵抗分圧回路３４２ｋは、一端部がコンパレータ３４２ｇの出力端子に接続されると共に他端部がコンデンサ３４２ｃの他端部に接続されて、シングルエンド信号Ｖｄの電圧および制御パルス信号Ｖｃｔの電圧で規定される分圧パルス信号をコンパレータ３４２ｇの非反転入力端子に出力する構成であるのに対して、このスイッチ制御回路では、図示はしないが、コンパレータ３４２ｇは、その反転入力端子がコンデンサ３４２ｃの他端部に接続され、また抵抗分圧回路３４２ｋは、一端部がコンパレータ３４２ｇの出力端子に接続されると共に他端部に基準電圧Ｖｒｅ２が印加されて、基準電圧Ｖｒｅ２および制御パルス信号Ｖｃｔの電圧で規定される分圧電圧をコンパレータ３４２ｇの非反転入力端子に基準電圧Ｖｒｅ１として出力する構成となっている。

この構成により、負論理のスイッチ３４２ｆを駆動するスイッチ制御回路は、コンデンサ３４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒｅ１を上回る状態から低下して基準電圧Ｖｒｅ１を下回った時点で、低電位から高電位に移行し、逆に、コンデンサ３４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒｅ１を下回る状態から上昇して基準電圧Ｖｒｅ１を上回った時点で、高電位から低電位に移行する制御パルス信号Ｖｃｔ（図１２に示す制御パルス信号Ｖｃｔの高電位の期間において低電位となり、低電位の期間において高電位となる信号）を生成して、負論理のスイッチ３４２ｆに出力する。その結果として、負論理のスイッチ３４２ｆは、図１４に示す波形整形部３１３の正論理のスイッチ３４２ｆと同じタイミングでオン状態からオフ状態に、またオフ状態からオン状態に移行する。つまり、負論理のスイッチ３４２ｆおよびこのスイッチ３４２ｆ用に構成された上記のスイッチ制御回路を備えた波形生成部は、図１４に示す波形整形部３１３（正論理のスイッチ３４２ｆを備えた波形整形部）と同等に機能する。

このように、図９，１１，１３，１４に示す波形整形部３１３のスイッチ３４２ｆを負論理で動作するスイッチに代える構成を採用することもできる。

また、上記の信号生成装置２では、波形整形部３１３から出力されるシングルエンド信号Ｖｄを二値化して符号特定用信号Ｓｅとして出力する信号生成部３１４を備える構成を採用しているが、符号化装置３がシングルエンド信号Ｖｄをそのまま符号特定用信号Ｓｅとして処理し得る構成のとき（例えば、符号化装置３が信号生成部３１４に相当する装置を内蔵する構成のとき）には、信号生成装置２がシングルエンド信号Ｖｄをそのまま符号特定用信号Ｓｅとして出力する構成（信号生成部３１４を備えない構成）とすることもできる。

また、上記の信号読取システム３０１では、信号生成装置２が、「高電位期間」および「低電位期間」の配列パターンがシリアルバスＳＢを介して伝送されているロジック信号Ｓａのロジックパターン（つまり、電位差（Ｖａ－Ｖｂ）の大小のパターン）と一致する符号特定用信号Ｓｅを生成して出力すると共に、符号化装置３が、符号列特定用信号Ｓｅにおける高電位期間を２進数データの「０」とし、かつ符号列特定用信号Ｓｅにおける低電位期間を２進数データの「１」とする符号化処理を実行して符号列Ｃｓ（ＣＡＮフレーム）を特定する構成を採用したが、図示はしないが、信号生成装置２が、「高電位期間」および「低電位期間」の配列パターンがシリアルバスＳＢを介して伝送されているロジック信号Ｓａのロジックパターン（電位差（Ｖａ－Ｖｂ）の大小のパターン）と反転する符号特定用信号（上記した符号列特定用信号Ｓｅと位相が反転した信号。図３に示す符号列特定用信号Ｓｆと同位相の信号）を生成して出力すると共に、符号化装置３が、この符号列特定用信号における低電位期間を２進数データの「０」とし、かつ符号列特定用信号における高電位期間を２進数データの「１」とする符号化処理を実行して符号列Ｃｓ（ＣＡＮフレーム）を特定する構成を採用することもできる。

また、自動車に配設されたシリアルバスＳＢからロジック信号Ｓａ（ＣＡＮフレーム）を読み取って各種ＣＡＮ通信対応機器に符号列Ｃｓを出力する使用形態を例に挙げて説明したが、「信号生成装置」および「信号読取システム」の用途は自動車の分野に限定されず、シリアルバスＳＢを介して伝送されるロジック信号Ｓａ（ＣＡＮフレーム）を利用する各種の分野（工場内設備用のネットワークや、耕作地内ネットワーク等の分野）において使用することができる。

また、シリアルバスＳＢ等の「通信路」から読み取る「ロジック信号」は、ＣＡＮプロトコルに準拠したロジックパターンのロジック信号Ｓａに限定されず、「ＣＡＮＦＤ」、「ＦｌｅｘＲａｙ（登録商標）」などの各種通信プロトコルに準拠した各種の「２線差動電圧方式のロジック信号」や、「ＬＶＤＳ」による小振幅低消費電力通信が可能な各種通信プロトコルに準拠した各種の「２線差動電圧方式のロジック信号」を対象とすることができる。この場合、前述の「ＣＡＮ通信用のシリアルバス」では、「高電位側信号線（CANH）／低電位側信号線（CANL）」が「ロジック信号を伝送するための一対の被覆導線」に相当するのに対し、「ＦｌｅｘＲａｙ通信用のシリアルバス」では、「正側信号線（BP）／負側信号線（BM）」が「ロジック信号を伝送するための一対の被覆導線」に相当し、「ＬＶＤＳによる通信を行うシリアルバス」では、「正論理側信号線／負論理側信号線」が「ロジック信号を伝送するための一対の被覆導線」に相当する。また、この信号読取システムは、上記のロジック信号に対応する符号および符号列を特定する機能を備えていることから、結果として、通信路に伝送されているロジック信号を検出するアナライザとしても機能し、さらに検出した符号列をメモリに記憶するように構成されているときには記録装置（レコーダ）としても機能する。

１，１０１，２０１，３０１信号読取システム
２，１０２，２０２，３０２信号生成装置
３符号化装置
１２，１１２，２１２検出部
１３，３１４信号生成部
２１電極
３１，１３１トランス
３２，１３２，２３２ａ，２３２ｂオペアンプ
３３ａ抵抗
４１ａ，４１ｂ，１４１ａ，１４１ｂ一次側端子
４２ａ，４２ｂ，１４２ａ，１４２ｂ二次側端子
４３センタータップ
３１３波形整形部
Ｌａ，Ｌｂ被覆導線
Ｃｓ符号列
ＳＢシリアルバス
Ｓａロジック信号
Ｓｂ，Ｓｂ１，Ｓｂ２信号
Ｓｃ，Ｓｃ１，Ｓｃ２出力信号
Ｓｄ差分信号
Ｓｅ，Ｓｆ符号特定用信号
Ｖｒ１，Ｖｒ２基準値
Ｖｒｅ１，Ｖｒｅ２基準電圧

Claims

通信路を介して伝送される２線差動電圧方式のロジック信号に基づき、当該ロジック信号に対応する符号列を特定可能な符号特定用信号を生成する信号生成装置であって、
一次巻線および二次巻線を有するトランスと当該二次巻線の各端子間に接続された抵抗とを備えて、前記通信路において前記ロジック信号を伝送するための一対の被覆導線における被覆部にそれぞれ接触させられる一対の電極と当該一対の被覆導線との間の結合容量を介して当該一対の電極によって検出された各信号を前記一次巻線の各端子に入力すると共に前記二次巻線の各端子から出力される出力信号に基づいて前記ロジック信号における高電位期間および低電位期間の配列パターンであるロジックパターンに従って変化する前記各被覆導線間の電位差の変化を示す差分信号を検出する検出部と、
前記差分信号の立ち上がり時の電圧が第１基準値以上となったときを高電位期間の開始とし、かつ当該差分信号の立ち下がり時の電圧が第２基準値以下となったときを低電位期間の開始とする第１の信号、および前記差分信号の立ち上がり時の電圧が前記第１基準値以上となったときを低電位期間の開始とし、かつ当該差分信号の立ち下がり時の電圧が前記第２基準値以下となったときを高電位期間の開始とする第２の信号の予め規定された一方を前記符号特定用信号として生成する信号生成部とを備えている信号生成装置。
前記検出部は、前記トランスの二次回路側の基準電位に接続されたセンタータップを二次巻線に有する前記トランスと、当該トランスの前記二次巻線の各端子から出力された前記出力信号を入力して前記差分信号を出力する差動増幅回路とを備えている請求項１記載の信号生成装置。
前記検出部は、前記各電極のいずれか一方と前記トランスにおける前記一次巻線の各端子の一方との間に接続されたバッファ増幅回路と、前記各電極の他方と前記トランスにおける前記一次巻線の各端子の他方との間に接続されたバッファ増幅回路とを備えている請求項１または２記載の信号生成装置。
通信路を介して伝送される２線差動電圧方式のロジック信号に基づき、当該ロジック信号に対応する符号列を特定可能な符号特定用信号を生成する信号生成装置であって、
一次巻線および二次巻線を有するトランスと当該二次巻線の各端子間に接続された抵抗とを備えて、前記通信路において前記ロジック信号を伝送するための一対の被覆導線における被覆部にそれぞれ接触させられる一対の電極と当該一対の被覆導線との間の結合容量を介して当該一対の電極によって検出された各信号を前記一次巻線の各端子に入力すると共に前記二次巻線の各端子から出力される出力信号に基づいて前記ロジック信号における高電位期間および低電位期間の配列パターンであるロジックパターンに従って変化する前記各被覆導線間の電位差の変化を示す差分信号を検出する検出部と、
前記差分信号を、当該差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ低電圧期間の電圧がターゲット定電圧に規定されたシングルエンド信号に整形して出力する波形整形部とを備えて、当該シングルエンド信号に基づいて前記符号特定用信号を生成する信号生成装置。
通信路を介して伝送される２線差動電圧方式のロジック信号に基づき、当該ロジック信号に対応する符号列を特定可能な符号特定用信号を生成する信号生成装置であって、
一次巻線および二次巻線を有するトランスと当該二次巻線の各端子間に接続された抵抗とを備えて、前記通信路において前記ロジック信号を伝送するための一対の被覆導線における被覆部にそれぞれ接触させられる一対の電極と当該一対の被覆導線との間の結合容量を介して当該一対の電極によって検出された各信号を前記一次巻線の各端子に入力すると共に前記二次巻線の各端子から出力される出力信号に基づいて前記ロジック信号における高電位期間および低電位期間の配列パターンであるロジックパターンに従って変化する前記各被覆導線間の電位差の変化を示す差分信号を検出する検出部と、
前記差分信号を、当該差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ高電圧期間の電圧がターゲット定電圧に規定されたシングルエンド信号に整形して出力する波形整形部とを備えて、当該シングルエンド信号に基づいて前記符号特定用信号を生成する信号生成装置。
前記波形整形部は、
前記差分信号が入力される入力部に一端部が接続されると共に出力部に他端部が接続されたコンデンサと、
一端部が前記コンデンサの前記他端部に接続されると共に他端部にターゲット定電圧が印加されて、当該ターゲット定電圧を当該コンデンサの当該他端部に供給する第１インピーダンス素子と、
直列接続された第２インピーダンス素子およびスイッチで構成されると共に、一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加された直列回路と、
前記差分信号の交流成分における低電圧期間に前記スイッチをオン状態に移行させると共に、当該交流成分における高電圧期間に前記スイッチをオフ状態に移行させる制御パルス信号を出力するスイッチ制御回路とを備えて、前記シングルエンド信号を前記出力部から出力する請求項４記載の信号生成装置。
前記波形整形部は、
前記差分信号が入力される入力部に一端部が接続されると共に出力部に他端部が接続されたコンデンサと、
一端部が前記コンデンサの前記他端部に接続されると共に他端部にターゲット定電圧が印加されて、当該ターゲット定電圧を当該コンデンサの当該他端部に供給する第１インピーダンス素子と、
直列接続された第２インピーダンス素子およびスイッチで構成されると共に、一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加された直列回路と、
前記差分信号の交流成分における高電圧期間に前記スイッチをオン状態に移行させると共に、当該交流成分における低電圧期間に前記スイッチをオフ状態に移行させる制御パルス信号を出力するスイッチ制御回路とを備えて、前記シングルエンド信号を前記出力部から出力する請求項５記載の信号生成装置。
前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、前記コンデンサの前記他端部に反転入力端子が接続され、かつ前記ターゲット定電圧よりも高い基準電圧が非反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている請求項６記載の信号生成装置。
前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、前記コンデンサの前記他端部に非反転入力端子が接続され、かつ前記ターゲット定電圧よりも高い基準電圧が反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている請求項６記載の信号生成装置。
前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、前記コンデンサの前記他端部に非反転入力端子が接続され、かつ前記ターゲット定電圧よりも低い基準電圧が反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている請求項７記載の信号生成装置。
前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、前記コンデンサの前記他端部に反転入力端子が接続され、かつ前記ターゲット定電圧よりも低い基準電圧が非反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている請求項７記載の信号生成装置。
前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、
反転入力端子が前記コンデンサの前記他端部に接続されると共に出力端子から前記制御パルス信号を出力するコンパレータと、
一端部が前記出力端子に接続されると共に他端部に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されて、当該いずれかの電圧および前記制御パルス信号の電圧で規定される分圧電圧を前記コンパレータの非反転入力端子に基準電圧として出力する抵抗分圧回路とを備えている請求項６記載の信号生成装置。
前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、
反転入力端子に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されると共に出力端子から前記制御パルス信号を出力するコンパレータと、
一端部が前記出力端子に接続されると共に他端部が前記コンデンサの前記他端部に接続されて、前記シングルエンド信号の電圧および前記制御パルス信号の電圧で規定される分圧パルス信号を前記コンパレータの非反転入力端子に出力する抵抗分圧回路とを備えている請求項６記載の信号生成装置。
前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、
反転入力端子に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されると共に出力端子から前記制御パルス信号を出力するコンパレータと、
一端部が前記出力端子に接続されると共に他端部が前記コンデンサの前記他端部に接続されて、前記シングルエンド信号の電圧および前記制御パルス信号の電圧で規定される分圧パルス信号を前記コンパレータの非反転入力端子に出力する抵抗分圧回路とを備えている請求項７記載の信号生成装置。
前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、
反転入力端子が前記コンデンサの前記他端部に接続されると共に出力端子から前記制御パルス信号を出力するコンパレータと、
一端部が前記出力端子に接続されると共に他端部に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されて、当該いずれかの電圧および前記制御パルス信号の電圧で規定される分圧電圧を前記コンパレータの非反転入力端子に基準電圧として出力する抵抗分圧回路とを備えている請求項７記載の信号生成装置。
前記スイッチ制御回路は、
一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加されて、前記シングルエンド信号を分圧して分圧パルス信号として出力する抵抗分圧回路と、
前記ターゲット定電圧を基準としてバイアス電圧を生成するバイアス電圧源と、
前記分圧パルス信号に前記バイアス電圧を電圧加算して前記制御パルス信号として出力する加算器とを備えている請求項６記載の信号生成装置。
前記スイッチは、前記制御パルス信号によって制御されて、前記オン状態のときには前記ターゲット定電圧を出力端子から前記第２インピーダンス素子を介して前記出力部に出力し、前記オフ状態のときには前記出力端子をハイインピーダンス状態に移行させるスリーステートバッファで構成されている請求項６から１６のいずれかに記載の信号生成装置。
前記シングルエンド信号を閾値電圧と比較して二値化することにより前記符号特定用信号を生成する信号生成部を備えている請求項４から１７のいずれかに記載の信号生成装置。
外部から入力された電圧データをＤ／Ａ変換して、当該電圧データで示される電圧値の前記ターゲット定電圧を出力するＤ／Ａ変換器を備えている請求項４から１８のいずれかに記載の信号生成装置。
請求項１から１９のいずれかに記載の信号生成装置と、
前記信号生成装置によって生成された前記符号特定用信号に基づいて前記ロジック信号に対応する前記符号列を特定する符号化装置とを備えている信号読取システム。