CN112470224B - 具有耦合在数字线之间的垂直薄膜晶体管的存储器阵列 - Google Patents

具有耦合在数字线之间的垂直薄膜晶体管的存储器阵列 Download PDF

Info

Publication number
CN112470224B
CN112470224B CN201980049411.0A CN201980049411A CN112470224B CN 112470224 B CN112470224 B CN 112470224B CN 201980049411 A CN201980049411 A CN 201980049411A CN 112470224 B CN112470224 B CN 112470224B
Authority
CN
China
Prior art keywords
level
digit line
coupled
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980049411.0A
Other languages
English (en)
Other versions
CN112470224A (zh
Inventor
S·J·德尔纳
C·L·英戈尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112470224A publication Critical patent/CN112470224A/zh
Application granted granted Critical
Publication of CN112470224B publication Critical patent/CN112470224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

在本文所揭示的实例中，一种存储器阵列可具有耦合到第一层级处的第一数字线的存储器单元的第一群组及耦合到所述第一层级处的第二数字线的存储器单元的第二群组。第三数字线可位于第二层级处且可耦合到主感测放大器。第一垂直薄膜晶体管TFT可位于所述第一层级与所述第二层级之间的第三层级处且可耦合在所述第一数字线与所述第三数字线之间。第二垂直TFT可位于所述第三层级处且可耦合在所述第二数字线与所述第三数字线之间。局部感测放大器可耦合到所述第一数字线及所述第二数字线。

Description

具有耦合在数字线之间的垂直薄膜晶体管的存储器阵列
技术领域
本发明大体上涉及存储器装置，且更特定来说，本发明涉及具有耦合在数字线之间的垂直薄膜晶体管的存储器阵列。
存储器常实施在例如计算机、蜂窝电话、手持装置等等的电子系统中。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器需要电力来保存其数据且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)及同步动态随机存取存储器(SDRAM)。非易失性存储器可在未供电时通过保存存储数据来提供持久数据且可包含NAND快闪存储器、NOR快闪存储器、氮化物只读存储器(NROM)、相变存储器(例如相变随机存取存储器)、电阻式存储器(例如电阻式随机存取存储器)、交叉点存储器、铁电随机存取存储器(FeRAM)或其类似者。
在一些实例中，DRAM存储器阵列可包含耦合到相应数字线的DRAM存储器单元的相应群组。来自每一群组的相应存储器单元通常可耦合到例如字线的相应存取线。在一些实例中，DRAM存储器单元可包含通过晶体管(例如存取晶体管)来耦合到数字线的存储装置(例如电容器)。存取晶体管可由耦合到存取晶体管的存取线激活(例如为了选择单元)。电容器可将相应单元的数据值(例如逻辑“1”或“0”)存储为电容器上的电荷。
发明内容
在一方面中，本发明提供一种用于存储数据的设备，其包括：存储器阵列，其包括耦合到第一层级处的第一数字线的存储器单元的第一群组及耦合到所述第一层级处的第二数字线的存储器单元的第二群组；第三数字线，其位于第二层级处；局部感测放大器，其耦合到所述第一数字线及所述第二数字线；第一垂直薄膜晶体管，其位于所述第一层级与所述第二层级之间的第三层级处且耦合在所述第一数字线与所述第三数字线之间；第二垂直薄膜晶体管，其位于所述第三层级处且耦合在所述第二数字线与所述第三数字线之间；及主感测放大器，其耦合到所述第三数字线。
在另一方面中，本发明进一步提供一种用于存储数据的设备，其包括：存储器阵列，其包括耦合到第一层级处的第一数字线的存储器单元的第一群组及耦合到所述第一层级处的第二数字线的存储器单元的第二群组；总线，其位于所述第一数字线与所述第二数字线之间的所述第一层级处；第三数字线，其位于第二层级处；及局部感测放大器，其包括：第一垂直薄膜晶体管，其位于所述第一层级与所述第二层级之间的第三层级处，所述第一垂直薄膜晶体管经配置以将所述总线选择性耦合到所述第三数字线，及第二垂直薄膜晶体管，其位于所述第三层级处，所述第二垂直薄膜晶体管经配置以将所述总线选择性耦合到所述第三数字线。
在又一方面中，本发明进一步提供一种用于存储数据的设备，其包括：存储器阵列，其包括耦合到第一层级处的第一数字线的存储器单元的第一群组及耦合到所述第一层级处的第二数字线的存储器单元的第二群组；总线，其位于所述第一数字线与所述第二数字线之间的所述第一层级处；第三数字线，其位于第二层级处；第一垂直薄膜感测放大器晶体管，其位于所述第一层级与所述第二层级之间的第三层级处且耦合在所述总线与所述第三数字线之间，所述第一垂直薄膜感测放大器晶体管包括耦合到所述第一数字线的第一控制栅极；及第二垂直薄膜感测放大器晶体管，其位于所述第三层级处且耦合在所述总线与所述第三数字线之间，所述第二垂直薄膜感测放大器晶体管包括耦合到所述第二数字线的第二控制栅极。
在再一方面中，本发明进一步提供一种用于存储数据的设备，其包括：阶层式数字线结构，其包括第一层级处的第一数字线及不同于所述第一层级的第二层级处的第二数字线；存储器单元，其包括平面晶体管及存储元件，所述平面晶体管包括水平布置且耦合在所述第一数字线与所述存储元件之间的源极及漏极；及垂直晶体管，其包括垂直布置且耦合在所述第一数字线与所述第二数字线之间的源极及漏极。
附图说明
图1是根据本发明的若干实施例的设备的框图。
图2是根据本发明的若干实施例的存储器阵列的示意图。
图3是根据本发明的若干实施例的存储器阵列的一部分的横截面图。
图4A是根据本发明的若干实施例的垂直薄膜晶体管的横截面图。
图4B是根据本发明的若干实施例的图4A中的垂直薄膜晶体管的俯视图。
图5是根据本发明的若干实施例的与局部感测放大器相关联的电路的示意图。
图6是根据本发明的若干实施例的存储器阵列的一部分的横截面图。
具体实施方式
在本文所揭示的实例中，存储器阵列可具有耦合到相应数字线(例如局部数字线)的存储器单元的相应群组。额外数字线(例如阶层式数字线)可位于不同于局部数字线的层级(例如不同垂直层级)处且可耦合到主感测放大器。例如，阶层式数字线可位于局部数字线的垂直层级上方的垂直层级处。可称为多路复用晶体管的相应(例如垂直)薄膜晶体管(TFT)可位于局部数字线的层级与阶层式数字线的层级之间的层级(例如垂直层级)处且可耦合在阶层式数字线与相应局部数字线之间。局部感测放大器可耦合到相邻局部数字线。
通过垂直TFT来选择性耦合到阶层式数字线的局部数字线可称为阶层式架构。可应用阶层式架构来实现(例如)高速操作。
局部数字线与阶层式数字线之间的层级处的垂直TFT可比使用局部数字线下方的平面晶体管来将局部数字线耦合到阶层式数字线的先前方法减少空间需求。局部感测放大器可放大阶层式数字线中的信号(其会随沿阶层式数字线的距离减弱)且可允许较长阶层式数字线且因此允许更多局部数字线及更多存储器单元群组。
图1是根据本发明的若干实施例的设备的框图。例如，设备可为例如计算系统100的电子系统。计算系统100可包含耦合到主机103的存储器装置102。主机103可包含处理装置104，处理装置104可包含主机处理器。主机103可为主机系统，例如个人膝上型计算机、桌面计算机、数码相机、移动电话或存储器卡读取器及各种其它类型的主机。
存储器装置102可为DRAM存储器装置、FeRAM存储器装置及其它类型的存储器装置。存储器装置102包含存储器单元(例如DRAM存储器单元、铁电存储器单元及其它类型的存储器单元)的存储器阵列105。例如，存储器阵列105可包含本文中所揭示的存储器阵列。存储器装置102包含地址电路106，其耦合到阵列105且经配置以从主机103接收地址信号(例如地址)以寻址阵列105中的位置。
感测电路107可用于从阵列读取数据且将输出数据耦合到I/O电路108。I/O电路依双向方式操作以从处理器103接收数据且将此数据传到阵列105。在一些实例中，感测电路107可包含本文中所讨论额主感测放大器。存储器装置102包含控制电路109以响应于由主机103产生的指令而管理从阵列的数据存储及检索。在一些实例中，控制电路109可包含状态机及/或序列发生器。
图2说明根据本发明的若干实施例的实例性存储器阵列205的示意图。例如，存储器阵列205可为DRAM存储器阵列、FeRAM存储器阵列及其它阵列。在一些实例中，存储器阵列205可为存储器阵列105的至少一部分。
存储器阵列205可包含共同耦合到可沿图2中的x方向延伸的存取线214的存储器单元212。存储器单元的相应群组216-1可耦合到相应数字线218-1，且存储器单元的相应群组216-2可耦合到相应数字线218-2。数字线218可沿图2中的y方向延伸。相应局部感测放大器220可耦合到相应数字线218-1及218-2。相应存取线214可耦合到相应存取线驱动器221。在一些实例中，局部感测放大器220可共同耦合到总线223。在一些实例中，数字线218可称为局部数字线。
每一存储器单元212可包含存取装置(例如存取晶体管225)及电容器227。电容器227可通过相应存取晶体管225(其控制栅极可耦合到相应存取线214)来耦合到相应数字线218。例如，相应存取晶体管225可响应于从相应存取线214接收存取信号而将电容器227选择性耦合到相应数字线218。在一些实例中，铁电材料可位于电容器极板之间。
存取晶体管225可为以与相应数字线218的节距形成且定位于数字线218下方(即，下面)(例如在图2中所展示的z方向上)的平面晶体管。例如，存取晶体管225可与相应数字线218对准且直接垂直位于相应数字线218下方。在一些实例中，共同耦合到相应感测放大器220的一对数字线218-1及218-2(例如互补数字线)可与额外(例如阶层式)数字线(图2中未展示)(例如图3中的数字线350或图6中的数字线650)对准且选择性耦合到所述额外数字线。例如，数字线对218-1及218-2可与额外存取线对准且直接垂直位于额外存取线下方。例如，共同耦合到相应感测放大器220的每一对数字线218-1及218-2可与相应存取晶体管225以节距间隔且耦合到相应存取晶体管225且与额外存取线以节距间隔且选择性耦合到额外存取线。
图3是根据本发明的若干实施例的存储器阵列(例如存储器阵列305)的一部分的横截面图。例如，存储器阵列305可为存储器阵列105及/或存储器阵列205的一部分。在图3中，z方向垂直于x及y方向且可称为垂直方向。
数字线318-1及318-2可形成于层级(例如垂直层级)330处。数字线318-1及318-2可选择性耦合到形成于层级352处的数字线350，层级352可垂直位于层级330上方(例如在z方向上)。可对应于局部感测放大器220的局部感测放大器320可耦合到数字线318-1及318-2。局部感测放大器320可耦合在数字线350与总线323之间，总线323可对应于总线223。例如，总线323可形成于层级330处且可位于数字线318-1与318-2之间。
如本文中所使用，术语“层级”用于指代垂直方向上(例如z方向上)的大体平面区域。因此，形成于特定层级处的元件可指代具有形成于垂直方向上的特定平面区域内之至少一部分的元件。不同层级可指代不重叠(在垂直方向上)的平面区域。因此，形成于不同层级处的元件指代垂直方向上不重叠的元件。
数字线350可耦合到主感测放大器355。在一些实例中，局部感测放大器320可放大来自数字线318-1或318-2的信号(例如电压及/或电流信号)，其对应于由局部感测放大器320从耦合到数字线318-1或318-2的存储器单元感测的数据值。接着，局部感测放大器320可将放大信号传输到数字线350以由主感测放大器355感测而经由例如I/O电路108的I/O电路输出。在一些实例中，参考信号(例如参考电压及/或电流)可在感测期间供应到感测放大器355。
感测放大器320包含垂直层级360处的垂直TFT 357-1及357-2(例如，其可称为垂直感测放大器TFT)。垂直TFT 357-1及357-2耦合在总线323与数字线350之间。垂直TFT357-1及357-2经配置以将总线323选择性耦合到数字线350。
垂直TFT 357可包含控制栅极，其可为耦合到总线323的源极/漏极与耦合到数字线350的源极/漏极之间的层级360处的控制线358的一部分。TFT 357-1及357-2的控制栅极可选择性耦合到数字线318-1及318-2。层级360可高于层级330且低于层级352以位于层级330与352之间。
垂直TFT可定义为具有不同层级处的相应源极/漏极及相应源极/漏极的相应层级之间的层级处的控制栅极的TFT，且当激活TFT时，电流沿相应源极/漏极之间的z方向通过控制栅极。在一些实例中，垂直TFT可称为例如垂直TFT开关的开关。
层级360处的垂直TFT 362-1可耦合在总线364-1与数字线318-1之间，且层级360处的垂直TFT 362-2可耦合在总线364-2与数字线318-2之间。例如，垂直TFT 362-1可经配置以将总线364-1选择性耦合到数字线318-1，且垂直TFT 362-2可经配置以将总线364-2选择性耦合到数字线318-2。总线364可位于层级365处。层级365可高于层级360且低于层级352以位于层级352与360之间。总线364可称为接地总线，因为总线364可耦合到接地。
垂直TFT 362-1及362-2可称为垂直预充电TFT，因为垂直TFT 362-1及362-2可将数字线318-1及318-2分别选择性耦合到总线364-1及364-2以使数字线318-1及318-2预充电(例如接地)。在一些实例中，可存在并联电耦合在总线364-1与数字线318-1之间的两个或更多个垂直TFT 362-1及并联电耦合在总线364-2与数字线318-2之间的两个或更多个垂直TFT 362-2。垂直TFT 362可包含控制栅极，其可为耦合到总线364的源极/漏极与耦合到数字线318的源极/漏极之间的层级360处的控制线367的一部分。在一些实例中，TFT 357可具有低于垂直TFT 362的阈值电压。
层级360处的垂直TFT 370-1可耦合在数字线350与数字线318-1之间，且层级360处的垂直TFT 370-2可耦合在数字线350与数字线318-2之间。例如，垂直TFT 370-1可经配置以将数字线350选择性耦合到数字线318-1，且垂直TFT 370-2可经配置以将数字线350选择性耦合到数字线318-2。在一些实例中，可存在并联电耦合在数字线350与数字线318-1之间的两个或更多个垂直TFT 370-1及并联电耦合在数字线350与数字线318-2之间的两个或更多个垂直TFT 370-2。垂直TFT 370可包含控制栅极，其可为耦合到数字线350的源极/漏极与耦合到数字线318的源极/漏极之间的层级360处的控制线372的一部分。在一些实例中，TFT 357可具有低于垂直TFT 370的阈值电压。垂直TFT 370可称为(例如)垂直多路复用TFT。
存取晶体管325(例如存取晶体管325-1及325-2)可对应于存取晶体管225且可位于可低于层级330的层级331处。在一些实例中，每一存取晶体管325可包含源极/漏极区域333-1与333-2之间的控制栅极。例如，控制栅极可为可对应于存取线214的存取线314的一部分。源极/漏极区域333可沿存取线314的长度在x方向上延伸。应注意，控制线358、367及372及总线364还可沿存取线314的长度在x方向上延伸。在一些实例中，存取晶体管325可称为平面晶体管，因为存取晶体管325的源极/漏极333-1及333-2可位于共同层级处的共同平面中。本文中所揭示的垂直TFT可具有与(例如)存取晶体管325相比有所放宽的泄漏要求。
每一相应源极/漏极区域333-1可耦合到可对应于电容器227的相应电容器327。电容器327-1及327-2中的每一者可包含可形如容器的电容器极板334。可通过存取晶体管325-1来选择性耦合到数字线318-1的电容器327-1的电容器极板334可电容耦合到共同极板335-1，且可通过存取晶体管325-2来选择性耦合到数字线318-2的电容器327-2的电容器极板334可电容耦合到共同极板335-2。极板335可沿存取线314的长度在x方向上延伸。不同电压电平可施加于极板335以将不同数据值存储(例如编程)于电容器327中。
耦合到相应存取晶体管325-1的电容器327-1可为选择性耦合到数字线318-1的存储器单元群组(例如，其对应于图2中的群组216-1)的相应存储器单元(例如，其对应于图2中的存储器单元212)。耦合到相应存取晶体管325-2的电容器327-2可为选择性耦合到数字线318-2的存储器单元群组(例如，其对应于图2中的群组216-2)的相应存储器单元(例如，其对应于存储器单元212)。
图4A是根据本发明的若干实施例的垂直TFT的横截面图。图4B是根据本发明的若干实施例的图4A中的垂直TFT的俯视图。在图4A中，垂直TFT 475耦合在结构477与结构478之间。例如，垂直TFT 475可经配置以将结构477选择性电耦合到结构478。垂直TFT 475可为本文中所揭示的垂直TFT中的任一者(例如图3中的TFT 357、362或370)且可为n沟道或p沟道垂直TFT。结构477可为数字线350或总线364，且结构478可为数字线318或总线323。
TFT 475可包含控制栅极479，其可为控制线480的一部分，控制线480可为图3中的控制线358、367或372。控制栅极479可完全包绕栅极电介质481，栅极电介质481可完全包绕可为多晶硅的垂直半导体结构482的一部分483。在激活TFT 475之后，沟道可形成于部分483中。部分483可位于半导体结构482中的TFT 475的源极/漏极484-1与484-2之间。例如，源极/漏极484-1可耦合到结构477且源极/漏极484-2可耦合到结构478。例如，源极/漏极484-1及484-2可位于不同垂直层级处且电流可垂直流动于源极/漏极484-1与484-2之间。
图5是根据本发明的若干实施例的与局部感测放大器(例如局部感测放大器520)相关联的电路(例如电路585)的示意图。例如，局部感测放大器520可为局部感测放大器320。
局部感测放大器520可包含分别对应于图3中的垂直TFT 357-1及357-2的垂直TFT557-1及557-2。TFT 557-1及557-2的源极/漏极584-2可耦合到可对应于图3中的总线323的节点523。TFT 557-1及557-2的源极/漏极584-1可耦合到可对应于图3中的数字线350的节点550。TFT 557-1及557-2的控制栅极558(例如，其可对应于图3中的控制线358)可分别耦合到可分别对应于图3中的数字线318-1及318-2的节点518-1及518-2。
电路585可包含分别对应于图3中的垂直TFT 362-1及362-2的垂直TFT 562-1及562-2。TFT 562-1的源极/漏极可耦合到节点518-1及TFT 557-1的控制栅极558。TFT 562-2的源极/漏极可耦合到节点518-2及TFT 557-2的控制栅极558。TFT 562-1的另一源极/漏极可耦合到可对应于图3中的总线364-1的节点564-1。TFT 562-2的另一源极/漏极可耦合到可对应于图3中的总线364-2的节点564-2。TFT 562-1及562-2的控制栅极567(例如，其可对应于图3中的控制线367)可耦合到激活节点586。在一些实例中，节点564可接地。
在一些实例中，TFT 557-1及557-2可为n沟道TFT且TFT 562-1及562-2可为n沟道TFT。例如，感测放大器520可为n型感测放大器。例如，在操作期间，可响应于激活TFT 562-1而使节点518-1及因此TFT 557-1的控制栅极558预充电到接地，或且因此可响应于激活TFT562-2而使节点518-2及因此TFT 557-2的控制栅极558预充电到接地。当控制栅极558接地时，可将负电压电平施加于节点523且因此施加于源极/漏极584-2，且可将例如电源供应电压(例如VCC)的正电压电平施加于节点550。例如，施加于节点523的负电压电平可激活(例如接通)感测放大器520。例如，节点523可将电力供应到感测放大器520。在其中TFT 557-1及557-2可为p沟道TFT(例如，感测放大器520可为p型感测放大器)且TFT 562-1及562-2可为p沟道TFT的情况中，当控制栅极558接地时，可将正电压电平施加于节点523且因此施加于源极/漏极584-2，且可将例如负VCC的负电压电平施加于节点550。
图6是根据本发明的若干实施例的存储器阵列(例如存储器阵列605)的一部分的横截面图。例如，存储器阵列605可为存储器阵列105及/或存储器阵列205的一部分。
数字线(例如局部数字线)618-1及618-2可位于层级630处。数字线618-1及618-2可选择性耦合到数字线650，数字线650位于可垂直位于层级630上方的层级652处。可对应于局部感测放大器220的局部感测放大器620可耦合到数字线618-1及618-2。局部感测放大器620可耦合到可对应于总线223的总线623。例如，总线623可位于层级687处，层级687高于层级660且低于层级652以位于层级660与层级652之间。
感测放大器620包含垂直层级660处的垂直TFT 657-1及657-2(例如，其可称为垂直感测放大器TFT)。垂直TFT 657-1耦合在数字线618-1与总线623之间，且垂直TFT 657-2耦合在数字线618-2与总线623之间。垂直TFT 657-1经配置以将数字线618-1选择性耦合到总线623，且垂直TFT 657-2经配置以将数字线618-2选择性耦合到总线623。
垂直TFT 657可包含控制栅极，其可为耦合到总线623的源极/漏极与耦合到数字线618的源极/漏极之间的层级660处的控制线658的一部分。TFT 657-1的控制栅极可耦合到数字线618-2，且TFT 657-2的控制栅极可耦合到数字线618-1。层级660可高于层级630且低于层级652以位于层级630与652之间。
层级660处的垂直TFT 670-1可耦合在数字线650与数字线618-1之间，且层级660处的垂直TFT 670-2可耦合在数字线650与数字线618-2之间。例如，垂直TFT 670-1可经配置以将数字线650选择性耦合到数字线618-1，且垂直TFT 670-2可经配置以将数字线650选择性耦合到数字线618-2。在一些实例中，可存在并联电耦合在数字线650与数字线618-1之间的两个或更多个垂直TFT 670-1及并联耦合在数字线650与数字线618-2之间的两个或更多个垂直TFT 670-2。垂直TFT 670可包含控制栅极，其可为耦合到数字线650的源极/漏极与耦合到数字线618的源极/漏极之间的层级660处的控制线672的一部分。在一些实例中，垂直TFT 670可称为垂直多路复用TFT。
数字线650可耦合到主感测放大器655。在一些实例中，局部感测放大器620可放大来自数字线618-1或618-2的信号(例如电压及/或电流信号)，其对应于由局部感测放大器620从耦合到数字线618-1或数字线618-2的存储器单元感测的数据值。来自数字线618-1的放大信号可通过激活TFT 670-1来传输到数字线650，且来自数字线618-2的放大信号可通过激活TFT 670-2来传输到数字线650。放大信号可由主感测放大器655感测以经由例如I/O电路108的I/O电路来输出。在一些实例中，可在感测期间将参考信号(例如参考电压及/或电流)供应到感测放大器655。在一些实例中，可使数字线618-1及618-2及数字线650预充电到例如VCC的电压电平。
在一些实例中，可使数字线618-1及618-2及数字线650预充电到电压VCC/2。在此类实例中，可称为垂直跨接TFT的垂直TFT 688可耦合在数字线618-1与618-2之间。例如，垂直TFT 688可经配置以将数字线618-1选择性耦合到数字线618-2。此外，数字线618-2可耦合到主感测放大器655及数字线650以将电压VCC/2作为参考电压提供到主感测放大器655。
在一些实例中，可激活垂直TFT 688以通过数字线618-2来将数字线618-1选择性电耦合到主感测放大器655，同时感测耦合到数字线618-1的存储器单元，或垂直TFT 688可保持不激活，使得数字线618-1不电耦合到数字线618-2且因此不电耦合到主感测放大器655，同时感测耦合到数字线618-2的存储器单元。垂直TFT 688可包含控制栅极，其可为耦合到数字线618-1的源极/漏极与通过层级691处的线690来耦合到数字线618-2的源极/漏极之间的层级660处的控制线689的一部分。例如，层级691可低于层级652且高于层级687以位于层级652与687之间。
在一些实例中，数字线618-1及618-2可彼此成直线。例如，在x方向上的单个位置处沿y方向延伸的单个直线可与数字线618-1及618-2的中心轴线共线。替代地，数字线618-1及618-2可经交错使得数字线618-1及618-2的中心轴线位于x方向上的不同位置处且使得数字线618-1及618-2的部分在y方向上的位置范围内重叠。
存取晶体管625(例如存取晶体管625-1及625-2)可对应于存取晶体管225且可位于可低于层级630的层级631处。在一些实例中，每一存取晶体管625可包含源极/漏极区域633-1与633-2之间的控制栅极。例如，控制栅极可为可对应于存取线214的存取线614的一部分。源极/漏极区域633可沿存取线614的长度在x方向上延伸。应注意，控制线658、672及689及总线623还可沿存取线614的长度在x方向上延伸。
相应源极/漏极区域633-1可耦合到可对应于电容器227的相应电容器627。电容器627-1及627-2中的每一者可包含可形如容器的电容器极板634。可通过存取晶体管625-1来选择性耦合到数字线618-1的电容器627-1的电容器极板634可电容耦合到共同极板635-1，且可通过存取晶体管625-2来选择性耦合到数字线618-2的电容器627-2的电容器极板634可电容耦合到共同极板635-2。极板635可沿存取线614的长度在x方向上延伸。
耦合到相应存取晶体管625-1的电容器627-1可为选择性耦合到数字线618-1的存储器单元群组(例如，其对应于图2中的群组216-1)的相应存储器单元(例如，其对应于图2中的存储器单元212)。耦合到相应存取晶体管625-2的电容器627-2可为选择性耦合到数字线618-2的存储器单元群组(例如，其对应于图2中的群组216-2)的相应存储器单元(例如，其对应于存储器单元212)。
如本文中所使用，“一”可指代某物中的一或多者，且某物的“若干者”可指代此类事物中的一或多者。例如，若干存储器单元可指代一或多个存储器单元。“多个”某物意指两个或更多个。如本文中所使用，术语“耦合”可包含无介入元件(例如，通过直接物理接触)的“电耦合”、“直接耦合”及/或“直接连接”或具有介入元件的“间接耦合及/或连接”。术语“耦合”可进一步包含彼此合作或相互作用(例如，成因果关系)的两个或更多个元件。应意识到，术语“垂直(vertical)”考虑归因于常规制造、测量或组装变化的从“完全”垂直的变化。应意识到，术语“垂直(perpendicular)”考虑归因于常规制造、测量及/或组装变化的从“完全”垂直的变化。
本文中的图形遵循编号惯例，其中首位或前几位数字对应于图号且剩余数字识别图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。应了解，可新增、交换及/或消除本文各种实施例中所展示的元件以提供本发明的若干额外实施例。另外，图中所提供的元件的比例及相对尺度希望说明本发明的各种实施例且不希望具限制性。
尽管本文中已说明及描述特定实施例，但所属领域的技术人员应了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本发明希望覆盖本发明的各种实施例的调适或变化。应了解，已依说明而非限制方式进行以上描述。所属领域的技术人员将在检阅以上描述之后明白上述实施例的组合及本文中未具体描述的其它实施例。本发明的各种实施例的范围包含其中使用上述结构及方法的其它应用。因此，应参考所附权利要求书及此权利要求书授权的等效物的全范围来确定本发明的各种实施例的范围。

Claims (23)

1.一种用于存储数据的设备(100)，其包括：
存储器阵列(305)，其包括耦合到第一层级(330)处的第一数字线(318-1)的存储器单元的第一群组(216-1)及耦合到所述第一层级(330)处的第二数字线(318-2)的存储器单元的第二群组(216-2)；
第三数字线(350)，其位于第二层级(352)处；
局部感测放大器(320)，其耦合到所述第一数字线及所述第二数字线；
第一垂直薄膜晶体管(370-1)，其位于所述第一层级与所述第二层级之间的第三层级(360)处且耦合在所述第一数字线与所述第三数字线之间；
第二垂直薄膜晶体管(370-2)，其位于所述第三层级处且耦合在所述第二数字线与所述第三数字线之间；
主感测放大器(355)，其耦合到所述第三数字线；及
总线(323)，其位于所述第一层级处，其中所述局部感测放大器包括：
第三垂直薄膜晶体管(357-1)，其位于所述第三层级处且耦合在所述总线与所述第三数字线之间，所述第三垂直薄膜晶体管的控制栅极耦合到所述第一数字线；及
第四垂直薄膜晶体管(357-2)，其位于所述第三层级处且耦合在所述总线与所述第三数字线之间，所述第四垂直薄膜晶体管的控制栅极耦合到所述第二数字线。
2.根据权利要求1所述的设备，其中所述总线是第一总线，所述设备进一步包括：
第二总线及第三总线(364-1、364-2)，其位于所述第二层级与所述第三层级之间的层级(365)处；
第五垂直薄膜晶体管(362-1)，其位于所述第三层级处且耦合在所述第一数字线与所述第二总线之间；及
第六垂直薄膜晶体管(362-2)，其位于所述第三层级处且耦合在所述第二数字线与所述第三总线之间。
3.根据权利要求1所述的设备，其进一步包括耦合在所述第一数字线与所述第二数字线之间的所述第三层级处的所述第三垂直薄膜晶体管(357-1)。
4.根据权利要求3所述的设备，其中所述第一数字线耦合到所述主感测放大器。
5.根据权利要求1所述的设备，其中所述第一垂直薄膜晶体管和所述第二垂直薄膜晶体管是n沟道晶体管。
6.根据权利要求1所述的设备，其中所述第一垂直薄膜晶体管和所述第二垂直薄膜晶体管是p沟道晶体管。
7.根据权利要求1到4中任一权利要求所述的设备，其中存储器单元的所述第一群组及所述第二群组各自包括动态随机存取存储器单元。
8.一种用于存储数据的设备，其包括：存储器阵列，其包括耦合到第一层级处的第一数字线的存储器单元的第一群组及耦合到所述第一层级处的第二数字线的存储器单元的第二群组；
第三数字线，其位于第二层级处；
局部感测放大器，其耦合到所述第一数字线及所述第二数字线；
第一垂直薄膜晶体管，其位于所述第一层级与所述第二层级之间的第三层级处且耦合在所述第一数字线与所述第三数字线之间；
第二垂直薄膜晶体管，其位于所述第三层级处且耦合在所述第二数字线与所述第三数字线之间；及
主感测放大器，其耦合到所述第三数字线，其中
所述第一群组的所述存储器单元的每一者包括通过第四层级(331)处的相应第一存取装置(325-1)来选择性耦合到所述第一数字线的电容器(327-1)；
所述第二群组的所述存储器单元的每一者包括通过所述第四层级处的相应第二存取装置(325-2)来选择性耦合到所述第二数字线的电容器(327-2)；
所述第一层级高于所述第四层级且位于所述第三层级与所述第四层级之间；及
所述第二层级高于所述第三层级且所述第三层级高于所述第一层级。
9.根据权利要求8所述的设备，其中所述第一存取装置和所述第二存取装置是第一平面存取装置和第二平面存取装置。
10.一种用于存储数据的设备，其包括：
存储器阵列(305)，其包括耦合到第一层级(330)处的第一数字线(318-1)的存储器单元的第一群组(216-1)及耦合到所述第一层级处的第二数字线(318-2)的存储器单元的第二群组(216-2)；
总线(323)，其位于所述第一数字线与所述第二数字线之间的所述第一层级处；
第三数字线(350)，其位于第二层级(352)处；
局部感测放大器(320)，其包括：
第一垂直薄膜晶体管(357-1)，其位于所述第一层级与所述第二层级之间的第三层级(360)处，所述第一垂直薄膜晶体管经配置以将所述总线选择性耦合到所述第三数字线，及
第二垂直薄膜晶体管(357-2)，其位于所述第三层级处，所述第二垂直薄膜晶体管经配置以将所述总线选择性耦合到所述第三数字线。
11.根据权利要求10所述的设备，其中
所述第一数字线耦合到所述第一垂直薄膜晶体管的控制栅极；及
所述第二数字线耦合到所述第二垂直薄膜晶体管的控制栅极。
12.根据权利要求10所述的设备，其中所述第三数字线耦合到主感测放大器(355)。
13.根据权利要求10到12中任一权利要求所述的设备，其进一步包括：
第三垂直薄膜晶体管(370-1)，其位于所述第三层级处且耦合在所述第一数字线与所述第三数字线之间，所述第三垂直薄膜晶体管经配置以将所述第一数字线选择性耦合到所述第三数字线；及
第四垂直薄膜晶体管(370-2)，其位于所述第三层级处且耦合在所述第二数字线与所述第三数字线之间，所述第四垂直薄膜晶体管经配置以将所述第二数字线选择性耦合到所述第三数字线。
14.根据权利要求13所述的设备，其中所述第一垂直薄膜晶体管及所述第二垂直薄膜晶体管具有低于所述第三垂直薄膜晶体管及所述第四垂直薄膜晶体管的阈值电压。
15.根据权利要求10到12中任一权利要求所述的设备，其中所述总线是第一总线，所述设备进一步包括：
第三垂直薄膜晶体管(362-1)，其位于所述第三层级处且耦合在第二总线(364-1)与所述第一数字线之间，所述第三垂直薄膜晶体管经配置以将所述第二总线选择性耦合到所述第一数字线；及
第四垂直薄膜晶体管(362-2)，其位于所述第三层级处且耦合在第三总线(364-2)与所述第二数字线之间，所述第四垂直薄膜晶体管经配置以将所述第三总线选择性耦合到所述第二数字线。
16.根据权利要求15所述的设备，其中所述第二总线和所述第三总线经配置以耦合到接地。
17.根据权利要求16所述的设备，其中所述第一总线经配置以耦合到负电压电平且所述第三数字线经配置以耦合到正电压电平。
18.根据权利要求16所述的设备，其中所述第一总线经配置以耦合到正电压电平且所述第三数字线经配置以耦合到负电压电平。
19.根据权利要求15所述的设备，其中所述第二总线及所述第三总线各自位于所述第二层级与所述第三层级之间的层级(365)处。
20.一种用于存储数据的设备，其包括：
存储器阵列(305)，其包括耦合到第一层级(330)处的第一数字线(318-1)的存储器单元的第一群组(216-1)及耦合到所述第一层级处的第二数字线(318-2)的存储器单元的第二群组(216-2)；
总线(323)，其位于所述第一数字线与所述第二数字线之间的所述第一层级处；
第三数字线(350)，其位于第二层级(352)处；
第一垂直薄膜感测放大器晶体管(357-1)，其位于所述第一层级与所述第二层级之间的第三层级(360)处且耦合在所述总线与所述第三数字线之间，所述第一垂直薄膜感测放大器晶体管包括耦合到所述第一数字线的第一控制栅极；
第一垂直薄膜晶体管开关，其位于所述第三层级处且通过所述第一数字线耦合到所述第一控制栅极，所述第一垂直薄膜晶体管开关经配置以将所述第一控制栅极选择性耦合到接地；
第二垂直薄膜感测放大器晶体管(357-2)，其位于所述第三层级处且耦合在所述总线与所述第三数字线之间，所述第二垂直薄膜感测放大器晶体管包括耦合到所述第二数字线的第二控制栅极；及
第二垂直薄膜晶体管开关，其位于所述第三层级处且通过所述第二数字线耦合到所述第二控制栅极，所述第二垂直薄膜晶体管开关经配置以将所述第二控制栅极选择性耦合到接地。
21.根据权利要求20所述的设备，其进一步包括：
第三垂直薄膜晶体管开关，其位于所述第三层级处且耦合在所述第一数字线与所述第三数字线之间；及
第四垂直薄膜晶体管开关，其位于所述第三层级处且耦合在所述第二数字线与所述第三数字线之间。
22.根据权利要求20所述的设备，其中：
所述第一层级、所述第二层级、所述第三层级是垂直层级；及
所述第二层级高于所述第三层级且所述第三层级高于所述第一层级。
23.一种用于存储数据的设备，其包括：
存储器阵列，其包括耦合到第一层级处的第一数字线的存储器单元的第一群组及耦合到所述第一层级处的第二数字线的存储器单元的第二群组；
第三数字线，其位于第二层级处；
局部感测放大器，其耦合到所述第一数字线及所述第二数字线；
第一垂直薄膜晶体管，其位于所述第一层级与所述第二层级之间的第三层级处且耦合在所述第一数字线与所述第三数字线之间；
第二垂直薄膜晶体管，其位于所述第三层级处且耦合在所述第二数字线与所述第三数字线之间；
主感测放大器，其耦合到所述第三数字线；及
总线，其位于所述第二层级和所述第三层级之间的第四层级处，其中所述局部感测放大器包括：
第四垂直薄膜晶体管，其位于所述第三层级处且耦合在所述第一数字线和所述总线之间；及
第五垂直薄膜晶体管，其位于所述第三层级处且耦合在所述第二数字线和所述总线之间。
CN201980049411.0A 2018-08-23 2019-05-09 具有耦合在数字线之间的垂直薄膜晶体管的存储器阵列 Active CN112470224B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/110,349 2018-08-23
US16/110,349 US10916295B2 (en) 2018-08-23 2018-08-23 Memory arrays with vertical thin film transistors coupled between digit lines
PCT/US2019/031461 WO2020040832A1 (en) 2018-08-23 2019-05-09 Memory arrays with vertical thin film transistors coupled between digit lines

Publications (2)

Publication Number Publication Date
CN112470224A CN112470224A (zh) 2021-03-09
CN112470224B true CN112470224B (zh) 2024-03-08

Family

ID=69586214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980049411.0A Active CN112470224B (zh) 2018-08-23 2019-05-09 具有耦合在数字线之间的垂直薄膜晶体管的存储器阵列

Country Status (4)

Country Link
US (2) US10916295B2 (zh)
CN (1) CN112470224B (zh)
TW (1) TWI705555B (zh)
WO (1) WO2020040832A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11366976B2 (en) * 2019-05-09 2022-06-21 Micron Technology, Inc. Updating manufactured product life cycle data in a database based on scanning of encoded images
US10916548B1 (en) * 2019-07-25 2021-02-09 Micron Technology, Inc. Memory arrays with vertical access transistors
US11563010B2 (en) * 2019-10-29 2023-01-24 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
US11074964B1 (en) * 2020-03-20 2021-07-27 Micron Technology, Inc. Integrated assemblies comprising digit lines configured to have shunted ends during a precharge operation
US11393845B2 (en) * 2020-08-28 2022-07-19 Micron Technology, Inc. Microelectronic devices, and related memory devices and electronic systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102625948A (zh) * 2009-08-25 2012-08-01 美光科技公司 3d存储器装置解码及布线系统与方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456521B1 (en) 2001-03-21 2002-09-24 International Business Machines Corporation Hierarchical bitline DRAM architecture system
US7291878B2 (en) 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
JP2005078741A (ja) * 2003-09-02 2005-03-24 Renesas Technology Corp 半導体記憶装置
FR2919112A1 (fr) 2007-07-16 2009-01-23 St Microelectronics Crolles 2 Circuit integre comprenant un transistor et un condensateur et procede de fabrication
US20090175066A1 (en) 2008-01-08 2009-07-09 Juhan Kim High-speed DRAM including hierarchical read circuits
US8188537B2 (en) 2008-01-29 2012-05-29 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5086851B2 (ja) * 2008-03-14 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
US8489413B1 (en) * 2008-05-12 2013-07-16 Disability Reporting Services, Inc. System and method for facilitating applications for disability benefits
KR101567024B1 (ko) * 2009-05-15 2015-11-09 삼성전자주식회사 반도체 기억 소자
JP2011040706A (ja) * 2009-07-15 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
US8619471B2 (en) * 2011-07-27 2013-12-31 Micron Technology, Inc. Apparatuses and methods including memory array data line selection
JP2013065638A (ja) * 2011-09-15 2013-04-11 Elpida Memory Inc 半導体装置
US9269425B2 (en) * 2011-12-30 2016-02-23 Sandisk 3D Llc Low forming voltage non-volatile storage device
US8603891B2 (en) 2012-01-20 2013-12-10 Micron Technology, Inc. Methods for forming vertical memory devices and apparatuses
WO2014138124A1 (en) * 2013-03-04 2014-09-12 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9472252B2 (en) 2013-03-15 2016-10-18 Micron Technology, Inc. Apparatuses and methods for improving retention performance of hierarchical digit lines
TWI597729B (zh) * 2015-09-08 2017-09-01 旺宏電子股份有限公司 具備子區塊抹除架構之記憶體及方法
TWI572018B (zh) * 2015-10-28 2017-02-21 旺宏電子股份有限公司 記憶體元件及其製作方法
TWI582964B (zh) * 2015-12-30 2017-05-11 旺宏電子股份有限公司 記憶體元件及其製作方法
TWI584416B (zh) * 2016-10-06 2017-05-21 旺宏電子股份有限公司 記憶體元件及其應用

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102625948A (zh) * 2009-08-25 2012-08-01 美光科技公司 3d存储器装置解码及布线系统与方法

Also Published As

Publication number Publication date
US11380388B2 (en) 2022-07-05
CN112470224A (zh) 2021-03-09
TW202010098A (zh) 2020-03-01
US20200066327A1 (en) 2020-02-27
WO2020040832A1 (en) 2020-02-27
US10916295B2 (en) 2021-02-09
US20210125661A1 (en) 2021-04-29
TWI705555B (zh) 2020-09-21

Similar Documents

Publication Publication Date Title
CN112470224B (zh) 具有耦合在数字线之间的垂直薄膜晶体管的存储器阵列
CN112309455B (zh) 具有竖直存取晶体管的存储器阵列
US10692565B2 (en) Sense amplifier having offset cancellation
US11200937B2 (en) Reprogrammable non-volatile ferroelectric latch for use with a memory controller
CN109155141B (zh) 用于操作存储器装置的方法和设备及数据处理系统
CN109690680B (zh) 包含二晶体管一电容器的存储器及用于存取所述存储器的设备与方法
US4025907A (en) Interlaced memory matrix array having single transistor cells
US8817554B2 (en) Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell
JP4994135B2 (ja) センス増幅回路およびセンス増幅方法
CN110959176B (zh) 用于存储器装置中的锁存的偏移消除
JP2002093153A5 (zh)
US20220139429A1 (en) Sense amplifier and semiconductor memory device including the sense amplifier
US20220277784A1 (en) Multiplexors under an array of memory cells
US6438042B1 (en) Arrangement of bitline boosting capacitor in semiconductor memory device
US8542547B2 (en) Semiconductor device and data processing system
KR20210003947A (ko) 메모리에서 감지 동작
CN114388015B (zh) 读出电路结构
US9627020B1 (en) Semiconductor device
KR20030001829A (ko) 프리차지 시간이 향상되는 반도체 메모리 장치
KR20020058591A (ko) 반도체 메모리 장치의 비트 라인 등화 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant