CN112466952A - 半导体器件及制造方法 - Google Patents
半导体器件及制造方法 Download PDFInfo
- Publication number
- CN112466952A CN112466952A CN202011363671.6A CN202011363671A CN112466952A CN 112466952 A CN112466952 A CN 112466952A CN 202011363671 A CN202011363671 A CN 202011363671A CN 112466952 A CN112466952 A CN 112466952A
- Authority
- CN
- China
- Prior art keywords
- layer
- ferroelectric
- silicon
- semiconductor device
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 63
- 239000010703 silicon Substances 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910000449 hafnium oxide Inorganic materials 0.000 claims abstract description 21
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract 4
- 239000010410 layer Substances 0.000 claims description 225
- 238000000151 deposition Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 230000010287 polarization Effects 0.000 abstract description 14
- 238000003860 storage Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- -1 phosphorous ions Chemical class 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
Abstract
本发明提供了一种半导体器件，包括铁电层衬底、栅极、源极、漏极、浅沟槽隔离结构和侧墙，所述铁电层衬底自下而上包括第一硅层、第一氧化层、铁电层、第二氧化层和第二硅层。所述介电层的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种，降低了亚阈值摆幅，所述铁电层的材料为铁电性材料，能够利用底电极写入不同极化方向对沟道开启进行控制，读出时采用表面栅，降低对所述铁电层的影响，写入时采用底部栅，用作存储器件时的写入与读出分离，提高了器件的可靠性。本发明还提供了一种半导体器件的制造方法。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及制造方法。
背景技术
目前人工智能、物联网等领域芯片依赖大数据存算，迫切需要运算更快，功耗更低，成本更低的芯片。因此，科学界提出了在存储和逻辑器件技术上的一个全新的计算框架模式，即将存储和逻辑运算集于一体的电路架构，存算一体(logic in memory or LiM)。铁电场效应晶体管是最有可能实现在同一个晶体管中实现逻辑运算或存储的场效应晶体管器件。其原理在于栅极中使用铁电材料，利用极化方向调节沟道电势，根据写入时极化方向不同，将在读出时得到不同Vt的两组Id-Vg曲线，实现0或1的状态。然而，在读出时，栅极的铁电层再次受到电压刺激，容易造成铁电极化失效、退化甚至翻转，使得存储特性逐步失效。
因此，有必要提供一种新型的半导体器件及制造方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种半导体器件及制造方法，实现半导体用作存储器件时的写入与读出分离，提高器件可靠性。
为实现上述目的，本发明的所述半导体器件，包括铁电层衬底、栅极、源极、漏极、浅沟槽隔离结构和侧墙，所述铁电层衬底自下而上包括第一硅层、第一氧化层、铁电层、第二氧化层和第二硅层，所述栅极、所述源极、所述漏极和所述浅沟槽隔离结构设置于所述衬底上，所述侧墙环绕所述栅极设置，且所述栅极自下而上包括层间介质层、介电层、保护层和多晶硅层，其中，所述铁电层的材料为铁电性材料，所述介电层的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种。
本发明的有益效果在于：所述介电层的材料包括铁电性材料、二氧化铪基高介电常数材料或二氧化铪基材料中的一种，可降低亚阈值摆幅，所述铁电层的材料为铁电性材料，能够利用底电极写入不同极化方向对沟道开启进行控制，读出时采用表面栅，降低对所述铁电层的影响，写入时采用底部栅，用作存储器件时的写入与读出分离，提高了器件的可靠性。
优选地，所述源极嵌于所述衬底内，且与所述铁电层相接触。
优选地，所述漏极嵌于所述衬底内，且与所述铁电层相接触。
优选地，所述铁电性材料为二氧化铪。
优选地，所述铁电性材料为钙钛矿结构材料。
优选地，所述浅沟槽隔离结构嵌于所述衬底内，且贯穿所述第二硅层、所述第二氧化层、所述铁电层和所述第一氧化层。
优选地，所述保护层的材料为氮化钛。
优选地，所述层间介质层的厚度为0～1nm，所述介电层的厚度为0～10nm，所述保护层的厚度为1～3nm，所述多晶硅层的厚度为10～30nm。
本发明还提供了一种半导体器件制造方法，包括以下步骤：
S1：获取铁电层衬底，然后在所述铁电层衬底上依次形成浅沟槽隔离结构以及阱区，其中，所述铁电层衬底自下而上包括第一硅层、第一氧化层、铁电层、第二氧化层和第二硅层，所述铁电层的材料为铁电性材料；
S2：在所述阱区上生长栅氧化层，然后在所述栅氧化层上依次沉积层间介质层、介电层、保护层、多晶硅层以及硬掩膜层，以形成栅极刻蚀结构，其中，所述介电层的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种；
S3：对所述栅极刻蚀结构进行刻蚀以及去除所述硬掩膜层，以形成栅极；
S4：环绕所述栅极形成侧墙，然后在所述阱区上生成源极和漏极。
所述半导体器件制造方法的有益效果在于：所述介电层的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种，可有效降低了亚阈值摆幅，所述铁电层的材料为铁电性材料，使得制造出来的半导体器件，能够利用底电极写入不同极化方向对沟道开启进行控制，读出时采用表面栅，降低对所述铁电层的影响，写入时采用底部栅，用作存储器件时的写入与读出分离，提高了器件的可靠性。
优选地，所述步骤S1包括以下步骤：
S1a：对所述第一硅层的表面进行氧化，以使所述第一硅层的表面形成所述第一氧化层，以及对所述第二硅层的表面进行氧化，以使所述第二硅层的表面形成所述第二氧化层；
S2a：在所述第一氧化层上沉积所述铁电层；
S3a：将所述铁电层和所述第二氧化层键合，然后剥离部分所述第一硅层或所述第二硅层，以得到所述铁电层衬底。
进一步优选地，所述步骤S1a中，还包括向所述第一硅层或所述第二硅层注入离子，以便于剥离部分所述第一硅层或所述第二硅层。
附图说明
图1为本发明半导体器件制造方法的流程图；
图2为本发明半导体器件的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种半导体器件制造方法，参照图1，所述半导体器件制造方法包括以下步骤：
S1：获取铁电层衬底，然后在所述铁电层衬底上依次形成浅沟槽隔离结构以及阱区，其中，所述铁电层衬底自下而上包括第一硅层、第一氧化层、铁电层、第二氧化层和第二硅层，所述铁电层的材料为铁电性材料；
S2：在所述阱区上生长栅氧化层，然后在所述栅氧化层上依次沉积层间介质层、介电层、保护层、多晶硅层以及硬掩膜层，以形成栅极刻蚀结构，其中，所述介电层的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种；
S3：对所述栅极刻蚀结构进行刻蚀以及去除所述硬掩膜层，以形成栅极；
S4：环绕所述栅极形成侧墙，然后在所述阱区上生成源极和漏极。
一些实施例中，所述步骤S1包括以下步骤：
S1a：对所述第一硅层的表面进行氧化，以使所述第一硅层的表面形成所述第一氧化层，以及对所述第二硅层的表面进行氧化，以使所述第二硅层的表面形成所述第二氧化层；
S2a：在所述第一氧化层上沉积所述铁电层；
S3a：将所述铁电层和所述第二氧化层键合，然后剥离部分所述第一硅层或所述第二硅层，以得到所述铁电层衬底。
一些实施例中，所述步骤S1a中，还包括向所述第一硅层或所述第二硅层注入离子，以便于剥离部分所述第一硅层或所述第二硅层。具体地，所述离子为氢离子。
一些实施例中，所述步骤S1中，对所述第二硅层背向所述铁电层的一面进行热氧化，形成一层厚度为20nm的二氧化硅；采用化学气相沉积的方式在所述二氧化硅上形成一层厚度为250nm的氮化硅；在所述氮化硅上形一层厚度为0.5～1μm的光刻胶；对所述氮化硅、二氧化硅和第二硅层进行刻蚀，以形成浅沟槽；去除光刻胶，然后通过化学气相沉积的方式沉积0.5～1μm的二氧化硅，并通过化学机械研磨的方式去除多余的二氧化硅，直至到达氮化硅；在180℃的温度下通过热磷酸湿法刻蚀去除氮化硅，以形成所述浅沟槽隔离结构。
一些实施例中，所述步骤S1中，采用光刻胶交替隔离的方法，向部分所述第二硅层内注入高能磷离子，以形成N型区域，向部分所述第二硅层内注入高能硼离子，以形成P型区域，然后进行退火，以使所述N型区域形成N阱区，所述P型区域形成P阱区。
一些实施例中，所述步骤S2中，还包括在所述N阱区和所述P阱区上生长厚度为25nm的牺牲氧化层，用于捕获所述N阱区和所述P阱区表面硅的缺陷；通过氢氟酸溶液湿法刻蚀去除所述牺牲氧化层，以剩余洁净的硅表面。
一些实施例中，所述步骤S2中，所述栅氧化层的厚度为2～10nm，用作半导体的栅绝缘层。
一些实施例中，所述步骤S2和S3中，通过化学气相沉积的方式在所述栅氧化层上依次沉积层间介质层、介电层、多晶硅层以及硬掩膜层，然后对层间介质层、介电层和多晶硅层进行刻蚀，去除所述硬掩膜层后形成栅极。
一些实施例中，所述步骤S4中，采用光刻胶交替隔离的方式，向所述P阱区注入低能量、浅深度和低掺杂的砷离子，向所述N阱区注入低能量、浅深度和低掺杂的BF2+离子；然后通过化学气相沉积的方式沉积一层厚度为120～180nm的氮化硅；在180℃的温度下通过热磷酸湿法刻蚀去多余的氮化硅，留下环绕所述栅极的氮化硅作为侧墙；采用光刻胶交替隔离的方式，向所述P阱区注入浅深度和重掺杂的砷离子，以形成重掺杂的源区和漏区，即源极和漏极，向所述N阱区注入浅深度和重掺杂的BF2+离子，以形成重掺杂的源区和漏区，即源极和漏极。
一些实施例中，所述步骤S4中，还包括在所述多晶硅层生长氧化层，用于缓冲隔离多晶硅和后续工艺中的氮化硅。
一些实施例中，所述步骤S1中，还包括刻蚀所述浅沟槽隔离结构背向所述栅极一侧的所述第二硅层、所述第二氧化层、所述铁电层以及所述第一氧化层，然后在所述第一硅层的上侧沉积硅，注入离子以形成连接所述第一硅层的电极。
一些实施例中，所述半导体器件制造方法还包括在氢氟酸内浸泡，以去除栅极、源极和漏极表面的氧化物，以暴露出源极、源极和漏极表面的硅；通过化学气相沉积的方式沉积一层厚度为20～40nm的钛，采用快速加热工艺，在800℃和氮气气氛的条件下，使得钛与硅接触的区域形成钛化硅，而其他区域的钛无变化；通过湿法刻蚀，采用氢氧化铵和过氧化氢刻蚀去掉剩余的钛，而保留钛化硅，以形成硅与金属之间的欧姆接触；通过化学气相沉积一层厚度为1μm的硼磷硅玻璃，并通过化学机械研磨在硼磷硅玻璃上形成一个光滑的表面；采用光刻胶定义接触孔，对硼磷硅玻璃进行刻蚀，以获得孔状结构；通过溅射工艺在硼磷硅玻璃的外漏面上沉积一层厚度为20nm的氮化钛；通过化学气相沉积的方式沉积钨，以填充满所述孔状结构和硼磷硅玻璃的表面，其中，所述孔状结构内钨的厚度大于或等于所述孔状结构的半径；通过化学机械研磨去除表面的钨和氮化钛，其中，钨填充满所述孔状结构；通过溅射工艺，沉积第一层金属，并采用光刻胶遮挡的方式对所述第一层金属进行刻蚀，以形成多个第一层金属；采用与所述第一层金属相同的工艺生成第二层金属、第三层金属直至第n层金属，n为大于1的自然数。
图2为本发明一些实施例中半导体器件的结构示意图。所述半导体器件10包括铁电层衬底11、栅极12、源极13、漏极14、浅沟槽隔离结构15和侧墙16，所述铁电层衬底11自下而上包括第一硅层111、第一氧化层112、铁电层113、第二氧化层114和第二硅层115，所述栅极12、所述源极13、所述漏极14和所述浅沟槽隔离结构15设置于所述衬底11上，所述侧墙16环绕所述栅极12设置，且所述栅极12自下而上包括层间介质层121、介电层122、保护层123和多晶硅层124，其中，所述铁电层113的材料为铁电性材料，所述介电层122的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种。
一些实施例中，参照图2，所述源极13嵌于所述衬底11内，且与所述铁电层113相接触；所述漏极14嵌于所述衬底11内，且与所述铁电层113相接触；所述浅沟槽隔离结构15嵌于所述衬底11内，且贯穿所述第二硅层115、所述第二氧化层114、所述铁电层113和所述第一氧化层112。
一些实施例中，参照图2，所述浅沟槽隔离结构15的右侧去除所述第二硅层115、所述第二氧化层114、所述铁电层113和第一氧化层112，并在所述第一硅层111的上侧形成连接所述第一硅层111的电极。
一些实施例中，所述铁电性材料为二氧化铪。又一些实施例中，所述铁电性材料为钙钛矿结构材料。
一些实施例中，所述保护层的材料为氮化钛，所述层间介质层的厚度为0～1nm，所述介电层的厚度为0～10nm，所述保护层的厚度为1～3nm，所述多晶硅层的厚度为10～30nm。具体地，所述层间介质层的厚度为1nm，所述介电层的厚度为10nm，所述保护层的厚度为3nm，所述多晶硅层的厚度为30nm。
一些实施例中，所述半导体器件中，所述源端和所述漏端接正偏压，所述铁电层衬底接地，则所述铁电层写入向下的极化，以写入1；基于所述铁电层为写入向下的极化状态，读出时，沟道的空穴被吸引到下表面，电子更容易聚集在栅极下侧，因此Id-Vg曲线的阈值电压Vt较小，出现低Vt，以读出1；所述源端和所述漏端接负偏压，所述铁电层衬底接地，则所述铁电层写入向上的极化，以写入0；基于所述铁电层为写入向上的极化状态，读出时，沟道里的电子被吸引到下表面，电子不容易聚集在栅极下侧，因此Id-Vg出现高Vt，以读出0。
又一些实施例中，所述半导体器件中，所述源端和所述漏端接地，所述铁电层或所述栅极接负偏压，则所述铁电层写入向下的极化，以写入1；基于所述铁电层为写入向下的极化状态，读出时，沟道的空穴被吸引到下表面，电子更容易聚集在栅极下侧，因此Id-Vg曲线的阈值电压Vt较小，出现低Vt，以读出1；所述源端和所述漏端接地，所述铁电层或所述栅极接正偏压，则所述铁电层写入向上的极化，以写入0；基于所述铁电层为写入向上的极化状态，读出时，沟道里的电子被吸引到下表面，电子不容易聚集在栅极下侧，因此Id-Vg出现高Vt，以读出0。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (11)
1.一种半导体器件，其特征在于，包括铁电层衬底、栅极、源极、漏极、浅沟槽隔离结构和侧墙，所述铁电层衬底自下而上包括第一硅层、第一氧化层、铁电层、第二氧化层和第二硅层，所述栅极、所述源极、所述漏极和所述浅沟槽隔离结构设置于所述衬底上，所述侧墙环绕所述栅极设置，且所述栅极自下而上包括层间介质层、介电层、保护层和多晶硅层，其中，所述铁电层的材料为铁电性材料，所述介电层的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种。
2.根据权利要求1所述的半导体器件，其特征在于，所述源极嵌于所述衬底内，且与所述铁电层相接触。
3.根据权利要求1所述的半导体器件，其特征在于，所述漏极嵌于所述衬底内，且与所述铁电层相接触。
4.根据权利要求1所述的半导体器件，其特征在于，所述铁电性材料为二氧化铪。
5.根据权利要求1所述的半导体器件，其特征在于，所述铁电性材料为钙钛矿结构材料。
6.根据权利要求1所述的半导体器件，其特征在于，所述浅沟槽隔离结构嵌于所述衬底内，且贯穿所述第二硅层、所述第二氧化层、所述铁电层和所述第一氧化层。
7.根据权利要求1所述的半导体器件，其特征在于，所述保护层的材料为氮化钛。
8.根据权利要求1所述的半导体器件，其特征在于，所述层间介质层的厚度为0～1nm，所述介电层的厚度为0～10nm，所述保护层的厚度为1～3nm，所述多晶硅层的厚度为10～30nm。
9.一种如权利要求1～8所述任一半导体器件的制造方法，其特征在于，包括以下步骤：
S1：获取铁电层衬底，然后在所述铁电层衬底上依次形成浅沟槽隔离结构以及阱区，其中，所述铁电层衬底自下而上包括第一硅层、第一氧化层、铁电层、第二氧化层和第二硅层，所述铁电层的材料为铁电性材料；
S2：在所述阱区上生长栅氧化层，然后在所述栅氧化层上依次沉积层间介质层、介电层、保护层、多晶硅层以及硬掩膜层，以形成栅极刻蚀结构，其中，所述介电层的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种；
S3：对所述栅极刻蚀结构进行刻蚀以及去除所述硬掩膜层，以形成栅极；
S4：环绕所述栅极形成侧墙，然后在所述阱区上生成源极和漏极。
10.根据权利要求9所述的制造方法，其特征在于，所述步骤S1包括以下步骤：
S1a：对所述第一硅层的表面进行氧化，以使所述第一硅层的表面形成所述第一氧化层，以及对所述第二硅层的表面进行氧化，以使所述第二硅层的表面形成所述第二氧化层；
S2a：在所述第一氧化层上沉积所述铁电层；
S3a：将所述铁电层和所述第二氧化层键合，然后剥离部分所述第一硅层或所述第二硅层，以得到所述铁电层衬底。
11.根据权利要求10所述的制造方法，其特征在于，所述步骤S1a中，还包括向所述第一硅层或所述第二硅层注入离子，以便于剥离部分所述第一硅层或所述第二硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011363671.6A CN112466952A (zh) | 2020-11-27 | 2020-11-27 | 半导体器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011363671.6A CN112466952A (zh) | 2020-11-27 | 2020-11-27 | 半导体器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112466952A true CN112466952A (zh) | 2021-03-09 |
Family
ID=74809210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011363671.6A Pending CN112466952A (zh) | 2020-11-27 | 2020-11-27 | 半导体器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112466952A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017663A (ja) * | 2001-06-29 | 2003-01-17 | Rohm Co Ltd | 強誘電体メモリ |
| CN102265392A (zh) * | 2009-02-24 | 2011-11-30 | 松下电器产业株式会社 | 半导体存储单元及其制造方法以及半导体存储装置 |
| CN104752501A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN107123652A (zh) * | 2016-02-24 | 2017-09-01 | 瑞萨电子株式会社 | 半导体装置以及用于制造半导体装置的方法 |
| CN108417574A (zh) * | 2018-03-12 | 2018-08-17 | 复旦大学 | 基于soi的铁电存储器的制造方法 |
| CN108807416A (zh) * | 2017-05-03 | 2018-11-13 | 格芯公司 | 包括基于埋置铁电材料的储存机制的非易失性晶体管元件 |
| US10332969B2 (en) * | 2017-10-16 | 2019-06-25 | Globalfoundries Inc. | Negative capacitance matching in gate electrode structures |
| CN110718454A (zh) * | 2018-07-13 | 2020-01-21 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其形成方法 |
| CN111048521A (zh) * | 2018-10-11 | 2020-04-21 | 爱思开海力士有限公司 | 具有铁电材料的半导体器件以及制造其的方法 |
| US20200176457A1 (en) * | 2017-09-29 | 2020-06-04 | Intel Corporation | Double-gated ferroelectric field-effect transistor |
| CN111312820A (zh) * | 2019-11-29 | 2020-06-19 | 中国科学院微电子研究所 | 一种铁电场效应晶体管、三维存储器及其制作方法 |
-
2020
- 2020-11-27 CN CN202011363671.6A patent/CN112466952A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017663A (ja) * | 2001-06-29 | 2003-01-17 | Rohm Co Ltd | 強誘電体メモリ |
| CN102265392A (zh) * | 2009-02-24 | 2011-11-30 | 松下电器产业株式会社 | 半导体存储单元及其制造方法以及半导体存储装置 |
| CN104752501A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN107123652A (zh) * | 2016-02-24 | 2017-09-01 | 瑞萨电子株式会社 | 半导体装置以及用于制造半导体装置的方法 |
| CN108807416A (zh) * | 2017-05-03 | 2018-11-13 | 格芯公司 | 包括基于埋置铁电材料的储存机制的非易失性晶体管元件 |
| US20200176457A1 (en) * | 2017-09-29 | 2020-06-04 | Intel Corporation | Double-gated ferroelectric field-effect transistor |
| US10332969B2 (en) * | 2017-10-16 | 2019-06-25 | Globalfoundries Inc. | Negative capacitance matching in gate electrode structures |
| CN108417574A (zh) * | 2018-03-12 | 2018-08-17 | 复旦大学 | 基于soi的铁电存储器的制造方法 |
| CN110718454A (zh) * | 2018-07-13 | 2020-01-21 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其形成方法 |
| CN111048521A (zh) * | 2018-10-11 | 2020-04-21 | 爱思开海力士有限公司 | 具有铁电材料的半导体器件以及制造其的方法 |
| CN111312820A (zh) * | 2019-11-29 | 2020-06-19 | 中国科学院微电子研究所 | 一种铁电场效应晶体管、三维存储器及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| YIN, XUNZHAO；NI, KAI；REIS, DAYANE.: "An Ultra-Dense 2FeFET TCAM Design Based on a Multi-Domain FeFET Model", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420250B1 (en) | Methods of forming portions of transistor structures, methods of forming array peripheral circuitry, and structures comprising transistor gates | |
| KR100318574B1 (ko) | 반도체장치 | |
| US7880231B2 (en) | Integration of a floating body memory on SOI with logic transistors on bulk substrate | |
| US8338893B2 (en) | Method and resulting structure DRAM cell with selected inverse narrow width effect | |
| JPH11510967A (ja) | 量子ドット型ｍｏｓトランジスタおよびその製造方法 | |
| JPH08264669A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| KR100317741B1 (ko) | 반도체장치 | |
| US20180197868A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7132751B2 (en) | Memory cell using silicon carbide | |
| US10103174B2 (en) | Semiconductor-on-insulator (SOI) device and related methods for making same using non-oxidizing thermal treatment | |
| US6448126B1 (en) | Method of forming an embedded memory | |
| US8183634B2 (en) | Stack-type semiconductor device | |
| CN112490290A (zh) | 半导体器件及制造方法 | |
| US7898016B2 (en) | CMOS semiconductor non-volatile memory device | |
| KR20170055031A (ko) | 터널링 전계효과 트랜지스터를 이용한 1t 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이 | |
| US20230019366A1 (en) | Semiconductor structure and method for forming same | |
| US7781803B2 (en) | Semiconductor memory device | |
| CN112466952A (zh) | 半导体器件及制造方法 | |
| KR100861301B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20090032894A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR20020066966A (ko) | 강유전성 메모리 트랜지스터의 작성방법 | |
| US6887761B1 (en) | Vertical semiconductor devices | |
| WO2023000655A1 (zh) | 半导体结构及其形成方法 | |
| KR100875039B1 (ko) | 반도체 소자의 제조 방법 | |
| CN114220741A (zh) | 一种分栅结构的半浮栅晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210309 |
|
| RJ01 | Rejection of invention patent application after publication |