CN112425059A - 逆变器电路装置 - Google Patents

逆变器电路装置 Download PDF

Info

Publication number
CN112425059A
CN112425059A CN201980027685.XA CN201980027685A CN112425059A CN 112425059 A CN112425059 A CN 112425059A CN 201980027685 A CN201980027685 A CN 201980027685A CN 112425059 A CN112425059 A CN 112425059A
Authority
CN
China
Prior art keywords
terminal
transistor
circuit
current
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980027685.XA
Other languages
English (en)
Other versions
CN112425059B (zh
Inventor
胡安·米格尔·加维尔莱罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMS CO LTD
Original Assignee
AMS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMS CO LTD filed Critical AMS CO LTD
Publication of CN112425059A publication Critical patent/CN112425059A/zh
Application granted granted Critical
Publication of CN112425059B publication Critical patent/CN112425059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/66—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal
    • H02M7/68—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters
    • H02M7/72—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/79—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/797—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/0087—Converters characterised by their input or output configuration adapted for receiving as input a current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30006—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push and the pull stages of the SEPP amplifier are both current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01812—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种连接IO链路主设备与从设备的逆变器电路装置，包括AB类晶体管电路(Qnc2、Qpc2)，该AB类晶体管电路的电流由电流镜(Qpo1、Qno1、Qpo2、Qno2)复制到从设备的端子(OUT1)。偏置电路(Rb1、Qb1、...、Qnc1、Qpc1)为AB类晶体管(Qnc2、Qpc2)提供偏置电压。比较器(C)在主设备端子与从设备端子(C/Q、OUT1)之间形成反馈。该电路提供双向逆变，以使从设备与IO链路兼容。

Description

逆变器电路装置
技术领域
本公开内容涉及提供双向逆变器功能的电路装置。具体地，本公开内容涉及一种电路装置，该电路装置在第一端子与第二端子之间提供双向逆变，用于将根据欧洲规范EN61131第9部分的主电路与不符合该规范的从电路连接。
背景技术
欧洲规范EN 61131第9部分——通常也称为IO链路——涉及在工业环境中通过具有至少三根线的电缆来将从设备连接到主设备的需求。从设备通常是通过IO链路的对等通信来与主设备进行接口的传感器或执行器，其中主设备可以插入到更高级别控制系统的现场总线中。IO链路主设备包括推挽式配置中的可切换电流源，并且IO链路从设备包括诸如集电极开路PNP晶体管的可切换高侧电流源。电流信号通过信号线来传输，其中主设备或从设备通过集电极开路PNP晶体管来供应高侧电流，或者主设备通过下拉电阻器来吸收下拉电流。
市场上可用的传感器设备使用低侧电流开关例如集电极开路NPN晶体管，而不是使用高侧电流开关，使得这些传感器设备与IO链路不兼容，并且无法与IO链路主设备进行即时通信。
需要提供一种在与IO链路兼容的主设备和与IO链路不兼容的从设备之间建立接口的电路。具体地，需要一种在具有使用推挽式电路的输出级的IO链路主设备与具有低侧集电极开路开关晶体管的从设备之间进行接口的电路。
本公开内容的目的是提供一种执行与IO链路兼容的主设备和与IO链路不兼容的从设备之间的接口的设备。
本公开内容的另一目的是提供一种接口电路，该接口电路使得能够将具有低侧开关的传感器设备连接到具有高侧开关的IO链路主设备。
发明内容
上述目的中的一个或更多个是由一种逆变器电路装置来实现的，该逆变器电路装置包括：第一端子、第二端子、用于第一电源电位的端子以及用于第二电源电位的端子；上拉电阻器，其连接至第一端子并且连接至用于第一电源电位的端子；AB类晶体管电路，其连接至第二端子；第一电流镜，其具有连接至用于第一电源电位的端子并且连接至AB类晶体管电路的一端的输入路径以及连接至第一端子的输出路径；第二电流镜，其具有连接至用于第二电源电位的端子并且连接至AB类晶体管电路的另一端的输入路径以及连接至第一端子的输出路径；偏置电路，其包括偏置电流源、用于相对于第一电位的第一偏置电位的端子以及用于相对于第二电源电位的第二偏置电位的端子，其中，用于第一偏置电压和第二偏置电压的端子连接至AB类晶体管电路；以及比较器，其连接至第一端子，该比较器的输出端通过第三电流镜连接至第二端子。
逆变器电路装置包括第一端子OUT1，该第一端子连接至从设备的输出端子。从设备可以包括连接在输出端子与地端子之间的低侧可切换电流源。低侧电流源可以是集电极开路NPN晶体管。该逆变器电路装置包括第二端子C/Q，该第二端子连接至主设备的输出端子。主设备至少包括以推挽式配置连接至正电源电位端子的高侧可切换电流源和连接至地端子的低侧可切换电流源。逆变器电路装置实现接口电路的功能，该接口电路将信号与在IO链路主设备和与IO链路不兼容的从设备之间的逻辑行为连接起来。该电路装置执行双向逆变器的功能。
更详细地，接口电路包括在第一端子OUT1处的上拉电阻器。C/Q端子连接至AB类晶体管电路，其中，两个互补双极NPN和PNP晶体管的发射极都连接至C/Q端子。通过AB类晶体管的电流通过相应的电流镜电路反馈到OUT1端子。
偏置电路向AB类晶体管的基极端子供应各自的偏置电压。偏置电压使得仅AB类晶体管之一能够导通。例如，偏置电压是高于或低于电源电压的一个或两个二极管电位。对于高侧AB类晶体管，偏置电压为高于地电位的一个或两个二极管电位。对于低侧AB类晶体管，偏置电压为低于正电源电位的一个或两个二极管电位。偏置电压由电流源生成，该电流源产生限定的电流，该电流由一个或更多个电流镜电路镜像到连接至地电位或电源电位并包括至少一个二极管的路径中。二极管连接至AB级晶体管的基极端子。AB类晶体管的AB类行为使功耗和由设备的功耗产生的温度影响最小化。
在OUT1端子处提供比较器。该比较器输出端供应通过电阻器的电流，该电流被镜像到端子C/Q。比较器的同相输入端连接至端子OUT1，并且比较器的反相输入端连接至分压器，该分压器可以生成中点电压，例如为电源电压的一半。如果端子OUT1处的信号为高，则比较器的输出端被驱动为高，例如驱动到电源电位，使得在电阻器中不产生输出电流。如果端子OUT1处的信号为低，则比较器的输出端被驱动为低，例如驱动到地电位，使得在电阻器中产生电流，该电流被镜像到端子C/Q。
更详细地，偏置电路包括连接至正电源电位的偏置电流源，该偏置电流源可以是具有已知的限定值的电阻器，使得其产生通过二极管的限定电流。二极管是电流镜的输入路径。与AB类晶体管之一相关联的另一电流镜通过附加的电流镜电路来接收偏置电流，其中，AB类晶体管形成相关联的电流镜的输出路径。与高侧AB类晶体管相关联的电流镜连接至地电位，并且与低侧AB类晶体管相关联的电流镜连接至电源电位。所述电流镜的输入路径的发射极可以分别直接连接至地电位和电源电位，或者可以通过附加的二极管器件来产生分别高于地电位和低于电源电位的一个或更多个二极管电压的偏置电压。
由比较器输出产生的待供应至端子C/Q的电流必须在由主设备的电流限定的范围内。该电流必须高于通过主设备低侧电阻器的下拉电流。此外，该电流还必须低于通过低侧开关并通过主设备的低侧下拉电阻器的电流之和。能够通过连接至比较器的输出端的电阻器来确定适当的电流量。
当将根据本公开内容的逆变器电路装置连接在IO链路兼容的主设备的输出端子与具有低侧集电极开路NPN晶体管作为低侧开关而非IO链路兼容的高侧开关的IO链路不兼容的从设备的输出端子之间时，使得不兼容的从设备能够与IO链路主设备协作。从设备可以是传感器或执行器。特别地，从设备可以是电感式接近传感器，其输出端可以包括具有上拉电阻器的低侧NPN晶体管。传感器可以是具有高电压默认输出的传感器。该设备能够在设备输出处使用NPN晶体管经由IO链路协议来进行通信。逆变器电路装置可以包括在从设备中，或者可以是连接至从设备的输出端的单独的印刷电路板装置。
应当理解，前面的一般性描述和下面的详细描述都仅仅是示例性的，并且旨在提供理解权利要求的性质和特征的概述或框架。包括有附图以提供进一步的理解，并且附图被并入本说明书中并构成本说明书的一部分。附图示出了一个或更多个实施例，并且与说明书一起用于解释各种实施例的原理和操作。附图中的不同图中的相同元素由相同的附图标记来表示。
附图说明
在附图中：
图1示出了根据本公开内容的原理的电路的顶层框图；以及
图2示出了连接在图1的装置的从设备和主设备之间的逆变器电路的详细示意图。
具体实施方式
现在将在下文中参照示出本公开内容的实施例的附图来更全面地描述本公开内容。然而，本公开内容可以以许多不同的形式来实施，并且不应被解释为限于在本文中阐述的实施例。相反，提供这些实施例是为了使得本公开内容可以将本公开内容的范围完全传达给本领域技术人员。附图不一定按比例绘制，而是被配置为清楚地示出本公开内容。
顶层框图
图1的顶层框图示出了包括IO链路兼容输出级的主设备130。输出端子131设置有可切换高侧电流源132，该可切换高侧电流源响应于切换信号(开/关)而供应电流IQHM。低侧电流源133从端子131吸收电流ILLM到地电位。低侧电流源可以是电阻器。另一可切换低侧电流源134响应于切换信号(开/关)而吸收电流IQLM到地电位。可切换高侧电流源和可切换低侧电流源以推挽式配置工作，并且可以分别利用pnp和npn晶体管来实现。
从设备110可以是传感器或执行器。从设备110可以尤其是接近传感器。接近传感器包括连接在输出端111与地电位之间的可切换低侧电流源112。可切换电流源112响应于切换信号(开/关)吸收电流IQLD。低侧电流源可以是集电极开路NPN晶体管，该晶体管的集电极连接到输出端子111，并且该晶体管的发射极连接到地电位。NPN晶体管的基极被控制为导通或断开，表示从设备的功能。可替选地，低侧电流源可以是漏极开路NMOS晶体管。
在端子111与131之间设置有接口电路120，该接口电路与在主设备130与从设备110的输出端子之间——即在端子131与111之间——的物理层相匹配。接口电路120是双向逆变器，其使得IO链路主设备与具有低侧开关例如集电极开路NPN晶体管作为输出级的从设备兼容。电路120将端子C/Q处的主设备输入/输出电流反相到用于从设备输入/输出的端子OUT1，并且同时利用A/B类晶体管电流比较器来限制C/Q电压范围。这些比较器根据C/Q电流极性从高侧或低侧来关断适当的电流。如下面将更详细说明的，通过正确选择电流大小，当端子OUT1被驱动为低时，该电路还能够超越端子C/Q处的主下拉电流。在空闲状态下，接口电路在端子OUT1处提供上拉电阻器，使得端子OUT1保持在逻辑“1”，并且主设备下拉电流将端子C/Q保持在“0”。
逆变器电路的详细示意图
在图2中描绘了电路120的详细结构。电路120的示意图包括连接到端子OUT1和正电源电位V电源的端子的上拉电阻器R3。在示例中，正电源电位V电源可以是24V，并且电阻器R3可以在200Ω的范围内。电路120的端子C/Q连接到AB类晶体管Qnc2和Qpc2。NPN晶体管Qnc2的发射极连接到PNP晶体管Qpc2的发射极并且连接到端子C/Q。晶体管Qnc2和Qpc2的集电极连接到相应的电流镜，该电流镜将通过这些晶体管的电流复制到端子OUT1。具体地，PNP晶体管Qpo1连接在NPN晶体管Qnc2的集电极与电源电位V电源之间。晶体管Qpo1被配置为二极管，并且连接到包括PNP晶体管Qpo2的电流镜的输出路径，该PNP晶体管Qpo2的集电极连接到端子OUT1。NPN晶体管Qno1连接到PNP晶体管Qpc2的集电极并且连接到地电位V地。晶体管Qno1被配置为二极管，并且将电流复制到电流镜的输出路径，该电流镜包括连接在端子OUT1与地电位V地之间的NPN晶体管Qno2。
在示意图的右手侧处示出的偏置电路包括电流源，该电流源以供应电流Ib的电阻器Rb1的形式连接到电源电位V电源。电流Ib流过二极管连接的晶体管Qb1，该晶体管将电流复制到连接在电源电位V电源和地电位V地之间的电流镜装置中。该电流镜装置包括高侧电流镜和低侧电流镜。高侧电流镜包括二极管连接的PNP晶体管Qb4和输出PNP晶体管Qb5，这两个晶体管连接到电源电位V电源。低侧电流镜包括NPN晶体管Qb2和NPN晶体管Qb3，这两个晶体管的基极连接在一起并且都连接到电流源晶体管Qb1，所有晶体管都连接到地电位V地。因此，电流Ib也流过晶体管Qb5和Qb3。
进一步连接到晶体管Qb5的是另一电流镜，该电流镜包括被配置为二极管的NPN晶体管Qnc1，该NPN晶体管的发射极通过二极管D1连接到地电位V地。该电流镜的输出侧包括高侧AB类晶体管Qnc2。晶体管Qnc1、Qnc2的公共基极承载偏置电位Vbn。在低侧部分处，晶体管Qb3连接到另一电流镜，该电流镜包括被配置为二极管的PNP晶体管Qpc1，该PNP晶体管的发射极通过二极管D2连接到电源电位V电源。该电流镜的输出侧包括低侧AB类晶体管Qpc2。晶体管Qpc1、Qpc2的公共基极承载偏置电位Vbp。偏置电位Vbn、Vbp分别相对于地电位V地和电源电位V电源固定在两个二极管电压处。可以省略二极管D1、D2，使得偏置电压Vbn、Vbp固定在高于或低于电位V地、V电源的一个二极管电压处。
端子OUT1与C/Q之间的反馈路径包括比较器C。比较器C的同相输入“+”连接到端子OUT1。比较器C的反相输入“-”连接到分压器，该分压器连接在电源电压V电源与地电位V地之间。分压器是对称的，因为它包括两个相同的电阻器R2，该电阻器的中点连接到比较器C的反相输入。分压器向比较器供应阈值电压，以将端子OUT1处的电压与该阈值电压进行比较。比较器C的输出端连接到电阻器R1，该电阻器是包括二极管连接的PNP晶体管Qd2和输出PNP晶体管Qd1的电流镜电路的一部分。晶体管Qd2、Qd1的发射极连接到电源电位V电源。晶体管Qd1的集电极连接到端子C/Q并供应电流Id。
可以在晶体管Qb4、Qb2的集电极之间以及在晶体管Qno1、Qpc2的集电极和Qpo1、Qnc2的集电极之间设置电阻器(附图中未示出)。这些电阻器降低了各个集电极电压。
逆变器电路的操作
图2中所描述的电路的操作如下。晶体管Qb1和电阻器Rb1限定了偏置电流Ib，该偏置电流用于偏置端子C/Q处的电流比较器。由晶体管Qb1、Qb2和Qb3形成的电流镜以及由晶体管Qb4和Qb5形成的电流镜复制通过晶体管Qpc1和Qnc1的该电流。
通过二极管D1和晶体管Qnc1的电流Ib限定电位Vbn，并且通过二极管D2和晶体管Qpc1的电流Ib限定电位Vbp。仅当端子C/Q处的电压低于Vbn-Vbenc2(Vbenc2：晶体管Qnc2的基极发射极电压)时，电流才能流过晶体管Qnc2。仅当端子C/Q处的电压高于Vbp+Vebpc2(Vbepc2：晶体管Qpc2的基极发射极电压)时，电流才能流过晶体管Qpc2。因此，没有电流能够同时流过这两个晶体管Qnc2和Qpc2，从而实现AB类行为。避免了从电源通过这些晶体管到地的静态电流。
比较器C比较端子OUT1处的电压与电源电压的一半V电源/2。如果端子OUT1处的电压高于该阈值，则将比较器C的输出电压设置为VC＝V电源，使得没有电流通过电阻器R1。如果端子OUT1处的电压低于该阈值，则将比较器C的输出电压设置为VC＝V地，使得通过晶体管Qd1和Qd2的电流镜将流过电阻器R1的电流注入到端子C/Q处。当端子OUT1处的电位为低时，通过电阻器R1的电流为
Id＝(V电源–Vbed2-VC)/R1
当端子OUT1处的电位为高时，电流Id＝0。比较器C的功能能够总结为如下：
OUT1＝H，VC＝V电源，Id＝0
OUT1＝L，VC＝V地，Id＝(V电源–Vbed2-VC)/R1
IO链路主设备利用电流ILLM来下拉端子C/Q处的电位。在空闲状态下，主设备或从设备均不产生其他电流。因此，端子C/Q被拉低，并且电流ILLM流过晶体管Qnc2。该电流在端子OUT1处由晶体管Qpo1和Qpo2的电流镜复制，使得端子OUT1处的电位被上拉。为了避免端子OUT1浮动并变为低，在端子C/Q处注入高于电流ILLM的电流Id，使得通过电阻器R3的电流也将端子OUT1上拉。
当主设备想要在空闲状态(起始位)之后或在前一个位“0”之后发送位“1”时，它利用高于电流ILLM的电流IQHM来上拉端子C/Q。差分电流IQHM-ILLM流过晶体管Qpc2并且在端子OUT1处由晶体管Qno1和Qno2的电流镜复制。差分电流IQHM-ILLM必须高于通过电阻器R3的电流V电源/R3，使得主设备能够将端子OUT1置于低。当端子OUT1为低时，电流Id也在端子C/Q处注入，这迫使端子C/Q上拉。
当主设备想要在前一个位“1”之后发送位“0”时，将利用电流IQLM下拉端子C/Q。电流ILLM也会将端子C/Q下拉，而电流Id则会将端子C/Q上拉。电流IQLM+ILLM-Id(大于0)流过晶体管Qnc2，并且在端子OUT1处由晶体管Qpo1和Qpo2的电流镜复制，该电流借助于电阻器R3将端子OUT1上拉。当端子OUT1为高时，电流Id变为零，并且流过晶体管Qnc2的最终电流为IQLM+ILLM。
当主设备在停止位(位“1”)之后停止发送时，端子C/Q被电流ILLM下拉。由于先前端子C/Q被上拉，因此激活了电流Id。当电流Id高于电流ILLM时，端子C/Q不会被下拉，直到电阻器R3将端子OUT1变为高。
当从设备想要在前一个空闲状态之后或在前一个位“0”之后在端子C/Q处发送位“1”时，应在其输出级处连接漏极开路NPN晶体管，以下拉端子OUT1。当电流Id高于电流ILLM时，出现电流Id并且端子C/Q被上拉。
当从设备要从前一个位“1”在端子C/Q处发送“0”或返回空闲状态时，漏极开路NPN晶体管被断开，并且电阻器R3将端子OUT1上拉。在OUT1为高时，电流Id为零，并且电流ILLM能够将端子C/Q下拉。
因此，对于电流Id，约束条件是其应高于电流ILLM并且小于电流IQLM+ILLM。
逆变器电路120将在IO链路主设备与不能产生高静态电流的其他设备之间的电流和电压反相，以将信号线的电压上拉。通过使用逆变器电路120，这样的从设备即使在最大速度下也能够使用IO链路协议来进行通信。
对于本领域技术人员而言明显的是，在不脱离如所附权利要求书所规定的本公开内容的精神或范围的情况下，能够进行各种修改和变型。由于本领域技术人员可以想到包括本公开内容的精神和实质的所公开实施例的修改、组合、子组合和变型，因此本公开内容应被解释为包括所附权利要求的范围内的所有内容。

Claims (12)

1.一种逆变器电路装置，包括：
第一端子(OUT1)、第二端子(C/Q)、用于第一电源电位(V电源)的端子以及用于第二电源电位(V地)的端子；
上拉电阻器(R3)，其连接至所述第一端子(OUT1)并且连接至用于所述第一电源电位(V电源)的端子；
AB类晶体管电路(Qnc2、Qpc2)，其连接至所述第二端子(C/Q)；
第一电流镜(Qpo1、Qpo2)，其具有连接至用于所述第一电源电位(V电源)的端子并且连接至所述AB类晶体管电路(Qnc2、Qpc2)的一端的输入路径，并且具有连接至所述第一端子(OUT1)的输出路径；
第二电流镜(Qno1、Qno2)，其具有连接至用于所述第二电源电位(V地)的端子并且连接至所述AB类晶体管电路(Qnc2、Qpc2)的另一端的输入路径，并且具有连接至所述第一端子(OUT1)的输出路径；
偏置电路(Rb1、Qb1、…、Qnc1、Qpc1)，其包括偏置电流源(Rb1、Qb1)、用于相对于所述第一电位(V电源)的第一偏置电压(Vbn)的端子以及用于相对于所述第二电源电位(V地)的第二偏置电压(Vbp)的端子，其中，用于所述第一偏置电压和第二偏置电压(Vbn、Vbp)的端子连接至所述AB类晶体管电路(Qnc2、Qpc2)；以及
比较器(C)，其连接至所述第一端子(OUT1)，所述比较器的输出端通过第三电流镜(Qd2、Qd1)连接至所述第二端子(C/Q)。
2.根据权利要求1所述的逆变器电路装置，
其中，所述AB类晶体管电路包括PNP晶体管(Qpc2)和NPN晶体管(Qnc2)，所述PNP晶体管和NPN晶体管的发射极都连接至所述第二端子(C/Q)。
3.根据权利要求1或2所述的逆变器电路装置，
其中，所述比较器(C)包括连接至阈值电压的第一输入端(-)和连接至所述第一端子(OUT1)的第二输入端(+)，其中，所述比较器的输出端连接至电阻器(R1)，其中，所述第三电流镜(Qd2、Qd1)包括连接至所述电阻器的输入路径以及连接至所述第二端子(C/Q)的输出路径。
4.根据权利要求3所述的逆变器电路装置，
其中，所述比较器(C)的第一输入端(-)是连接至分压器(R2、R2)的反相输入端，并且所述比较器的第二输入端(+)是连接至所述第一端子(OUT1)的同相输入端。
5.根据权利要求1至4中任一项所述的逆变器电路装置，
电流镜(Qpc1、Qpc2)，其被配置成接收所述偏置电流(Ib)并且具有包括所述AB类晶体管电路的晶体管(Qpc2)的输出路径；
另一电流镜(Qnc1、Qnc2)，其被配置成接收所述偏置电流(Ib)并且具有包括所述AB类晶体管电路的另一晶体管(Qnc2)的输出路径。
6.根据权利要求5所述的逆变器电路装置，
其中，所述偏置电路的电流镜(Qpc1、Qpc2)包括输入路径，所述输入路径包括连接至用于所述第一电源电位(V电源)的端子的二极管(D2)以及被配置为连接至所述AB类晶体管电路的晶体管(Qpc2)的控制端子的二极管的晶体管(Qpc1)，
其中，所述偏置电路的另一电流镜(Qnc1、Qnc2)包括输入路径，所述输入路径包括连接至用于所述第二电源电位(V地)的端子的二极管(D1)以及被配置为连接至所述AB类晶体管电路的另一晶体管(Qnc2)的控制端子的二极管的晶体管(Qnc1)。
7.根据权利要求1至6中任一项所述的逆变器电路装置，
还包括具有连接至所述第二端子(C/Q)的输出端子(131)的主电路(130)，所述主电路包括连接至所述主电路的输出端子(131)和用于所述第二电源电位(V地)的端子的第一可切换电流源(134、IQLM)、连接至所述主电路的输出端子(131)和用于所述第二电源电位(V地)的端子的第二电流源(133、ILLM)以及连接至所述主电路的输出端子(131)和用于所述第一电源电位(V电源)的端子的第三可切换电流源(132、IQHM)。
8.根据权利要求7所述的逆变器电路装置，
还包括具有连接至所述第一端子(OUT1)的输出端子(111)的从电路(110)，所述从电路包括连接至用于所述第二电源电位(V地)的端子并且连接至所述从电路的输出端子(111)的可切换电流源(112、IQLD)。
9.根据权利要求8所述的逆变器电路装置，
其中，用于所述第一电源电位的端子是用于正电位(V电源)的端子，并且用于所述第二电源电位的端子是用于地电位(V地)的端子，其中，连接至用于所述正电位(V电源)的端子的电流镜包括PNP晶体管，并且连接至用于所述地电位(V地)的端子的电流镜包括NPN晶体管。
10.根据权利要求8或9所述的逆变器电路装置，其中，所述从电路(110)包括集电极开路驱动晶体管，所述集电极开路驱动晶体管的集电极连接至所述第一端子(OUT1)，并且所述集电极开路驱动晶体管的发射极连接至用于所述第二电源电位(V地)的端子。
11.根据权利要求8至10中任一项所述的逆变器电路装置，其中，所述主电路(130)包括符合欧洲规范EN 61131第9部分的输出级，并且所述从电路包括不符合欧洲规范EN 61131第9部分的输出级。
12.根据权利要求8至11中任一项所述的逆变器电路装置，其中，所述电路被配置为使得由所述比较器(C)的输出端供应的电流高于由所述主电路的第二电流源(133、ILLM)供应的电流并且小于由所述主电路的第一可切换电流源(134、IQLM)和所述主电路的第二电流源(133、ILLM)供应的电流之和。
CN201980027685.XA 2018-04-26 2019-03-27 逆变器电路装置 Active CN112425059B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18169480.3 2018-04-26
EP18169480.3A EP3562019B1 (en) 2018-04-26 2018-04-26 Inverter circuit arrangement
PCT/EP2019/057735 WO2019206550A1 (en) 2018-04-26 2019-03-27 Inverter circuit arrangement

Publications (2)

Publication Number Publication Date
CN112425059A true CN112425059A (zh) 2021-02-26
CN112425059B CN112425059B (zh) 2024-05-03

Family

ID=62104104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980027685.XA Active CN112425059B (zh) 2018-04-26 2019-03-27 逆变器电路装置

Country Status (5)

Country Link
US (1) US11316444B2 (zh)
EP (1) EP3562019B1 (zh)
JP (1) JP7082683B2 (zh)
CN (1) CN112425059B (zh)
WO (1) WO2019206550A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138246A (zh) * 1995-03-24 1996-12-18 日本电气株式会社 利用电流镜电路的电压-电流变换器
JPH1165603A (ja) * 1997-08-27 1999-03-09 Fuji Electric Co Ltd 二重化プロセス入出力装置
CN1778044A (zh) * 2003-04-25 2006-05-24 西门子公司 用于电气设备的控制输入电路
CN101093957A (zh) * 2006-06-13 2007-12-26 美国凹凸微系有限公司 带有改进型瞬态响应的直流/直流转换器
CN104871387A (zh) * 2012-12-10 2015-08-26 艾思玛太阳能技术股份公司 用于将电池集成到逆变器中的安全概念

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160112A (en) * 1980-04-30 1981-12-09 Sony Corp Biasing circuit of electric power amplifier
US4803481A (en) * 1987-03-30 1989-02-07 Peaktronics, Inc. Asynchronous communications system
FR2651623A1 (fr) * 1989-09-01 1991-03-08 Radiotechnique Compelec Circuit integre presentant une detection d'etat de saturation.
US5349287A (en) * 1992-10-08 1994-09-20 National Semiconductor Corporation Low power comparator having a non-saturating current mirror load
US5734293A (en) * 1995-06-07 1998-03-31 Linear Technology Corporation Fast current feedback amplifiers and current-to-voltage converters and methods maintaining high DC accuracy over temperature
IT1292096B1 (it) * 1997-06-05 1999-01-25 Sgs Thomson Microelectronics Circuito convertitore da logica bipolare a logica cmos a elevata velocita'
US6870419B1 (en) * 1997-08-29 2005-03-22 Rambus Inc. Memory system including a memory device having a controlled output driver characteristic
JP3197244B2 (ja) * 1997-10-21 2001-08-13 株式会社東芝 出力回路
JP4204175B2 (ja) * 2000-05-31 2009-01-07 パナソニック株式会社 インターフェース回路
US6374043B1 (en) * 2001-03-30 2002-04-16 Texas Instruments Incorporated Fully-integrated VCM driver with controlled and predictable Class-AB linear operation
EP1324347B1 (en) * 2001-12-28 2004-10-27 STMicroelectronics S.r.l. A circuit for controlling a reference node in a sense amplifier
JP4996203B2 (ja) * 2006-11-07 2012-08-08 ルネサスエレクトロニクス株式会社 電源電圧回路
US7528661B2 (en) 2007-08-07 2009-05-05 Texas Instruments Incorporated Low quiescent current output stage and method with improved output drive
JP4655154B2 (ja) * 2009-01-23 2011-03-23 株式会社デンソー ウィンドウコンパレータ回路
EP2760134B1 (en) * 2013-01-25 2016-03-30 ST-Ericsson SA Level-shifting device
DE202016104342U1 (de) 2016-08-05 2017-11-09 Sick Ag IO-Link-fähiger Sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138246A (zh) * 1995-03-24 1996-12-18 日本电气株式会社 利用电流镜电路的电压-电流变换器
JPH1165603A (ja) * 1997-08-27 1999-03-09 Fuji Electric Co Ltd 二重化プロセス入出力装置
CN1778044A (zh) * 2003-04-25 2006-05-24 西门子公司 用于电气设备的控制输入电路
CN101093957A (zh) * 2006-06-13 2007-12-26 美国凹凸微系有限公司 带有改进型瞬态响应的直流/直流转换器
CN104871387A (zh) * 2012-12-10 2015-08-26 艾思玛太阳能技术股份公司 用于将电池集成到逆变器中的安全概念

Also Published As

Publication number Publication date
US20210099101A1 (en) 2021-04-01
EP3562019A1 (en) 2019-10-30
WO2019206550A1 (en) 2019-10-31
JP2021521715A (ja) 2021-08-26
JP7082683B2 (ja) 2022-06-08
CN112425059B (zh) 2024-05-03
EP3562019B1 (en) 2021-03-03
US11316444B2 (en) 2022-04-26

Similar Documents

Publication Publication Date Title
JP4798618B2 (ja) 出力回路および半導体集積回路装置
US5767699A (en) Fully complementary differential output driver for high speed digital communications
JP4215134B2 (ja) 対称な差分出力信号を持つｃａｎバスドライバ
KR100290725B1 (ko) 에미터 결합 로직-바이폴라 상보형 금속 산화물 반도체/상보형 금속 산화물 반도체 트랜슬레이터
US6369621B1 (en) Voltage/current mode TIA/EIA-644 compliant fast LVDS driver with output current limit
US8952725B2 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
KR20080009808A (ko) 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치
GB2344902A (en) Level shift circuit with feedback
JPH1065515A (ja) 差動出力ドライバおよび信号伝送システム
JPH0876901A (ja) 電流切換え型バス・ドライバ
CN112425059B (zh) 逆变器电路装置
CN106896775B (zh) 用于可编程逻辑控制器的输出电路
KR920011075A (ko) 레벨 변환 회로
US6218884B1 (en) Cancellation of Ron resistance for switching transistor in LVDS driver output
US11719728B2 (en) Apparatus and system for wide-range current sensing
US6323683B1 (en) Low distortion logic level translator
KR20020064666A (ko) 드라이버회로 및 데이터 통신장치
TWI521330B (zh) 電源選擇電路
CN112737699A (zh) 用于lin总线系统的电流分离装置
CN109067388B (zh) 一种cml结构输出驱动级电路
CN115811327A (zh) 一种终端通信电路、工业相机及终端通信系统
JP2002517936A (ja) 最小ヘッドルーム、最小面積、多端子電流ステアリング回路
Banik LVDS Transmitter Design
US6871249B2 (en) PCI-X 2.0 receiver with initial offset for biased idle transmission line
JP2006333534A (ja) プッシュプル・バッファ回路及び演算増幅回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant