CN112424946A - 半导体装置及包含半导体装置的半导体系统 - Google Patents

半导体装置及包含半导体装置的半导体系统 Download PDF

Info

Publication number
CN112424946A
CN112424946A CN201980046475.5A CN201980046475A CN112424946A CN 112424946 A CN112424946 A CN 112424946A CN 201980046475 A CN201980046475 A CN 201980046475A CN 112424946 A CN112424946 A CN 112424946A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor device
film
oxide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980046475.5A
Other languages
English (en)
Inventor
杉本雅裕
高桥勋
四户孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN112424946A publication Critical patent/CN112424946A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种半导体装置，其特征在于，至少具有反型沟道区域，所述反型沟道区域具有包含结晶的氧化物半导体膜，所述结晶至少含有氧化镓。

Description

半导体装置及包含半导体装置的半导体系统
技术领域
本发明涉及一种可用作功率器件等的半导体装置以及具备该半导体装置的半导体系统。
背景技术
作为可实现高耐压、低损失及高耐热的新一代开关器件，使用能隙大的氧化镓(Ga2O3)的半导体装置受到瞩目，而期待能够将其应用于逆变器(inverter)等电力用半导体装置。而且因为宽能隙而被期待应用于LED或传感器等受发光装置。根据非专利文献1，该氧化镓通过分别与铟和铝进行混晶，或是将铟和铝组合并与该氧化镓进行混晶，而能够控制能隙，作为InAlGaO系半导体而构成极具魅力的材料系统。此处InAlGaO系半导体表示InXAlYGaZO3(0≦X≦2，0≦Y≦2，0≦Z≦2，X+Y+Z＝1.5～2.5)，能够作为内含氧化镓的相同材料系统而尤为突出。
接着，近年来研究氧化镓系的p型半导体，例如，专利文献1中记载，若使用MgO(p型掺杂物源)以浮悬区熔法(FZ，Floating Zone)形成β-Ga2O3系结晶，可得到呈现p型导电性的基板。并且，在专利文献2中，对于以分子束磊晶法(MBE，Molecular beam epitaxy)形成的α-(AlxGa1-x)2O3单晶膜进行离子注入而掺杂p型掺杂物，形成p型半导体。然而，在这些方法中，难以实现p型半导体的制造(非专利文献2)，实际上并无报告指出由这些方法可成功制造p型半导体。因此，期望一种能够实现的p型氧化物半导体及其制造方法。
并且，如非专利文献3及非专利文献4所记载，虽也研究例如将Rh2O3或ZnRh2O4等用于p型半导体，但Rh2O3在成膜时原料浓度变低，而具有影响成膜的问题，即便使用有机溶剂，也难以制作Rh2O3单晶。并且，即便实施霍尔效应测量，也无法判定为p型，而且也有测量本身无法进行的问题，并且，关于测量值，例如霍尔系数只能在测量界限(0.2cm3/C)以下，造成实用上的问题。并且，ZnRh2O4迁移率低且能隙也狭窄，因此具有无法用于LED及功率器件的问题，因此这些技术并未满足目前需求。
作为宽能隙半导体，除了Rh2O3及ZnRh2O4等以外，还对于p型的氧化物半导体进行各种研究。专利文献3中记载使用黑铜铁矿及氧硫属化物等作为p型半导体。然而，这些半导体的迁移率为1cm2/V·s左右或是在其以下，电特性不佳，也具有无法顺利与α-Ga2O3等n型的新一代氧化物半导体进行pn接合的问题。
专利文献4记载使用Ir2O3作为铱催化剂。并且，专利文献5记载将Ir2O3用于介电质。并且，专利文献6记载将Ir2O3用于电极。然而，尚未知道有人将Ir2O3用于p型半导体，但直到最近，有文献记载了本申请申请人等研究使用Ir2O3作为p型半导体(专利文献7)。
因此，p型半导体的研究开发已经取得进展，并且期待一种半导体装置，其通过有效地使用氧化镓(Ga2O3)等优异半导体材料来实现高耐压、低损耗和高耐热。
[专利文献1]日本特开2005-340308号公报
[专利文献2]日本特开2013-58637号公报
[专利文献3]日本特开2016-25256号公报
[专利文献4]日本特开平9-25255号公报
[专利文献5]日本特开平8-227793号公报
[专利文献6]日本特开平11-21687号公报
[专利文献7]国际公开2018/043503号公报
[非专利文献1]金子健太郎，《刚玉结构氧化镓系混晶薄膜的成长与物理性质》，京都大学博士论文，平成25年3月(金子健太郎、“コランダム構造酸化ガリウム系混晶薄膜の成長と物性”、京都大学博士論文、平成25年3月)
[非专利文献2]竹本达哉，EE Times Japan《功率半导体氧化镓》克服热传导率、P型…课题而迈向实用化，[在线]，2014年2月27日，ITmedia株式会社，[平成28年6月21日检索]，网址<URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html>(竹本達哉、EE Times Japan“パワー半導体酸化ガリウム”熱伝導率、P型……課題を克服して実用化へ、[online]、2014年2月27日、アイティメディア株式会社、[平成28年6月21日検索]、インターネット〈URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html〉)
[非专利文献3]F.P.KOFFYBERG等人，“半导体Rh2O3(I)和Rh2O3(III)的光学能隙和电子亲和力”，固体物理化学杂志，第53卷，No.10，第1285-1288页，1992年(F.P.KOFFYBERGet al.,"optical bandgaps and electron affinities of semiconducting Rh2O3(I)andRh2O3(III)",J.Phys.Chem.Solids Vol.53,No.10,pp.1285-1288,1992)
[非专利文献4]细野秀雄，“氧化物半导体的功能开拓”，物理性质研究·电子版Vol.3，No.1，031211(2013年11月、2014年2月合并刊)(細野秀雄、”酸化物半導体の機能開拓”、物性研究·電子版Vol.3、No.1、031211(2013年11月·2014年2月合併号))
本发明的一个目的在于提供一种可用作功率器件等的半导体装置。
发明内容
为实现上述目的而深入研究的结果，本申请发明人发现，作为本发明的效果之一，在氧化物半导体膜上的至少一部分设置含磷的氧化膜，可以利用该氧化膜抑制栅极漏电流。
另外，在获得上述发现之后，本申请发明人等进一步研究并完成了本发明。
即，本发明涉及以下的技术方案。
[1]一种半导体装置，其特征在于，至少具有反型沟道区域，所述反型沟道区域包含结晶，所述结晶至少含有氧化镓。
[2]一种半导体装置，其特征在于，至少具有反型沟道区域，所述反型沟道区域具有氧化物半导体膜，所述氧化物半导体膜包含结晶作为主成分，所述结晶至少含有氧化镓。
[3]根据所述[1]或[2]所记载的半导体装置，所述结晶是混晶。
[4]根据所述[1]～[3]中任一项所记载的半导体装置，所述结晶是p型半导体。
[5]根据所述[1]～[4]中任一项所记载的半导体装置，所述结晶包含p型掺杂剂。
[6]根据所述[1]～[5]中任一项所记载的半导体装置，进一步具有氧化膜，所述氧化膜与所述反型沟道区域接触配置。
[7]根据所述[6]所记载的半导体装置，所述氧化膜包含元素周期表中第15族元素的至少一种元素。
[8]根据所述[7]所记载的半导体装置，所述元素是磷。
[9]根据所述[6]～[8]中任一项所记载的半导体装置，所述氧化膜进一步包含元素周期表第13族的一种或两种以上的金属。
[10]根据所述[1]～[9]中任一项所记载的半导体装置，所述结晶具有刚玉结构。
[11]根据所述[1]～[10]中任一项所记载的半导体装置，进一步具有第一半导体区域和第二半导体区域，并且从俯视看，所述反型沟道区域位于所述第一半导体区域和所述第二半导体区域之间。
[12]根据所述[1]～[10]中任一项所记载的半导体装置，进一步具有第一半导体区域和第二半导体区域，且所述第一半导体区域的上表面、所述第二半导体区域的上表面和所述反型沟道区域的上表面被配置成齐平。
[13]根据所述[11]或[12]所记载的半导体装置，所述第一半导体区域和所述第二半导体区域分别为n型。
[14]根据所述[11]～[13]中任一项所记载的半导体装置，进一步具有第三半导体区域，且从俯视看，所述第三半导体区域位于所述反型沟道区域和所述第二半导体区域之间。
[15]根据所述[14]所记载的半导体装置，所述第三半导体区域是n-型。
[16]根据所述[11]～[15]中任一项所记载的半导体装置，具有电连接到所述第一半导体区域的第一电极、和电连接到所述第二半导体区域的第二电极。
[17]根据所述[1]～[16]中任一项所记载的半导体装置，其为MOSFET。
[18]根据所述[1]～[17]中任一项所记载的半导体装置，其为功率器件。
[19]一种半导体系统，其包括半导体装置，其中，所述半导体装置是所述[1]～[18]中任一项所记载的半导体装置。
本发明的半导体装置可用作功率器件等。
附图说明
图1示出本发明的半导体装置的一例的示意性上表面图的一部分。
图2示出本发明的半导体装置的第一方式的剖面图，例如，是沿图1的A-A线的剖面图。
图3示出本发明的半导体装置的第二方式的剖面图，例如，是沿图1的A-A线的剖面图。
图4示出本发明的半导体装置的一例的示意性上表面图的一部分。
图5示出本发明的半导体装置的第三方式的剖面图，例如，是沿图4的B-B线的剖面图。
图6示出本发明的半导体装置的第四方式的剖面图，例如，是沿图4的B-B线的剖面图。
图7示出本发明的半导体装置的第五方式的半导体装置的部分剖面图。
图8示出从上方观察MOSFET的照片，该MOSFET为在第五方式中制造的半导体装置。
图9示出作为第五方式制造的半导体装置中的IV测量结果的图。
图10示出作为第五方式制造的半导体装置中的SIMS测量结果的图。
图11是作为本发明的半导体装置的一例，示出纵向型半导体装置的已去除了第一表面侧的源电极和源电极下的绝缘层的一部分的从第一表面侧观察的部分透视图(600a')；和包含第一表面侧的源电极和源电极下的绝缘层的半导体装置的部分剖面图(600c)的图。
图12是示意性地示出电源系统的优选一例的图。
图13是示意性地示出系统装置的优选一例的图。
图14是示意性地示出电源装置的电源电路图的优选一例的图。
图15示出在本发明的实施例中使用的成膜装置(雾化CVD装置)的示意性结构图。
具体实施方式
根据本发明的实施方式的半导体装置，其至少具有反型沟道区域，所述反型沟道区域具有氧化物半导体膜，所述氧化物半导体膜包含结晶，所述结晶至少含有氧化镓。
所述反型沟道区域只要使用包含至少含有氧化镓的结晶的氧化物半导体膜即可，没有特别限制。所述氧化物半导体膜可以是p型半导体膜，也可以是n型半导体膜。作为所述氧化镓，可以举出α-Ga2O3、β-Ga2O3和ε-Ga2O3等，其中，优选为α-Ga2O3。并且，所述结晶可以是混晶。作为氧化镓的混晶，可以举出氧化镓和一种或两种以上的金属氧化物的混晶。金属氧化物的较佳的例子可以举出例如氧化铝、氧化铟、氧化铱、氧化铑和氧化铁等。在根据本发明的半导体装置的一方式中，优选所述结晶的主成分是氧化镓。另外，“主成分”系指，例如在氧化物半导体膜包含α-Ga2O3作为主成分的情况下，以氧化物半导体膜的金属元素中的镓的原子比为0.5以上的比例包含即可。在本发明中，氧化物半导体膜的金属元素中的镓的原子比优选为0.7以上，更优选为0.8以上。另外，即使所述结晶是混晶时，氧化物半导体膜的主成分优选为氧化镓。例如，即使在氧化物半导体膜包含α-(AlGa)2O3作为主成分的情况下，也可以以氧化物半导体膜的金属元素中的镓的原子比为0.5以上的比例包含。在本发明中，所述氧化物半导体膜的金属元素中的镓的原子比优选为0.7以上，更优选为0.8以上。
根据本发明一实施方式的半导体装置的特征在于，具有氧化物半导体膜，所述氧化物半导体膜包含具有刚玉结构的结晶，并且氧化物半导体膜包括反型沟道区域。具有刚玉结构的氧化物半导体膜通常含有金属氧化物作为主成分，作为金属氧化物，可以举出例如氧化镓、氧化铝、氧化铟、氧化铱、氧化铑和氧化铁等。在本发明中，结晶优选至少含有氧化镓。所述结晶可以是混晶。作为具有至少含有氧化镓的刚玉结构的混晶可以进一步包含，例如选自氧化铝、氧化铟、氧化铱、氧化铑及氧化铁中的至少一种。如上所述，在本发明的半导体装置的一方式中，氧化物半导体膜的主成分优选为氧化镓，并且所述结晶优选具有刚玉结构。另外，关于“主成分”，参照上述说明。
并且，反型沟道区域通常是被包括在氧化物半导体膜中的区域，但是只要不损害本发明的目的，也可以在半导体装置中设置两个以上的反型沟道区域。由于反型沟道区域是所述氧化物半导体膜的一部分，所以它包括至少含有氧化镓的结晶，并且具有与氧化物半导体膜相同的主成分。当对局域氧化物半导体膜的半导体装置施加电压时，使作为氧化物半导体膜的一部分的反型沟道区域反转。例如，当氧化物半导体膜是p型半导体膜时，反型沟道区域反转为n型。另外，氧化物半导体膜通常是膜状，并且可以是半导体层。氧化物半导体膜的厚度没有特别限定，可以为1μm以下，也可以为1μm以上。在本发明中，优选为1μm以上，较优选为1μm～40μm，最优选为1μm～25μm。氧化物半导体膜的表面积没有特别限制，但可以是1mm2以上，也可以是1mm2以下。而且，氧化物半导体膜通常是单晶，但也可以是多晶。并且，氧化物半导体膜可以是单层膜，也可以是多层膜。
所述氧化物半导体膜优选含有掺杂剂。所述掺杂剂没有特别限制，可以是公知的掺杂剂。作为所述掺杂剂，可以举出例如锡、锗、硅、钛、锆、钒或铌等n型掺杂剂，或例如Mg、Zn或Ca等p型掺杂剂等。在本发明中，所述掺杂剂优选为Sn、Ge或Si。关于掺杂剂的含量，在氧化物半导体膜的组成中，优选为0.00001原子％以上，较优选为0.00001原子％～20原子％，更优选为0.00001原子％～10％原子％。
在本发明的一个实施方式中，所述氧化物半导体膜包括反型沟道区域。在所述氧化物半导体膜是p型半导体膜的情况下，当向半导体装置施加电压时，优选地所述氧化物半导体膜的反型沟道区域是反转为n型的通道区域，更优选地，所述p型半导体膜是包括至少含有氧化镓的结晶的氧化物半导体膜。在本发明的一个实施方式中，所述氧化物半导体膜优选为p型半导体膜，更优选包含所述p型掺杂剂。而且，所述p型掺杂剂只要是可以通过将所述氧化物半导体膜作为p型半导体膜来赋予导电性即可，没有特别限制，并且可以是公知的p型掺杂剂。作为p型掺杂剂，可以举出Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等以及这些元素的两种以上的元素。在本发明中，p型掺杂剂优选为Mg、Zn或Ca。
以下，将参考附图，详细描述根据本申请的半导体装置的实施方式。而且，附图示意性地示出了半导体装置，并且实物的尺寸和尺寸比率不一定与附图中的尺寸和尺寸比率一致。而且，有时也会省略在多个实施方式中重复内容的说明。另外，应当注意，本申请的技术范围不限于以下描述的各实施方式，而是覆盖权利要求书的记载内容以及与其具有相同范围的内容。此外，诸如“上表面”、“下表面”、“上方”和“下方”等用语，有时用作表示图中所示的一个器件、区域或膜(层)与另一个器件、区域或膜(层)之间的关系的相对的用语，但应当注意，它们不仅包括图中所示的方向，而且还包括装置被配置成与图示方向不同的方向的情况。
图1示出本发明的半导体装置的一例的示意性上表面图的一部分，但是半导体装置的电极的数量、形状和配置，是可以适当地选择。
图2是示出本发明的半导体装置的第一方式的剖面图，例如，是沿图1的A-A线的剖面图。半导体装置100包括氧化物半导体膜2，该氧化物半导体膜2包括至少含有氧化镓的结晶。氧化物半导体膜2包括反型沟道区域2a。所述结晶含有氧化镓作为主成分。所述结晶可以是混晶。半导体装置100在与反型沟道区域2a接触的位置处具有氧化膜2b。
图3是示出本发明的半导体装置的第二方式的剖面图。半导体装置200包括氧化物半导体膜2，氧化物半导体膜2包括至少含有氧化镓的结晶，氧化物半导体膜2包括反型沟道区域2a。所述结晶具有刚玉结构。此外，半导体装置200具有第一半导体区域1a和第二半导体区域1b。在本实施方式中，如图1所示，从俯视看，反型沟道区域2a位于第一半导体区域1a和第二半导体区域1b之间。当向半导体装置200施加电压时，氧化物半导体膜2的反型沟道区域被反转，由此对第一半导体区域1a和第二半导体区域1b通电。在本实施方式中，第一半导体区域1a和第二半导体区域1b位于氧化物半导体膜2中，并且第一半导体区域1a的上表面、第二半导体区域1b的上表面和反型沟道区域2a的上表面，彼此齐平地配置在氧化物半导体膜2中。在半导体装置200的第一表面侧200a中，第一半导体区域1a、包括反型沟道区域2a的氧化物半导体膜2、和第二半导体区域1b构成平坦表面，由此使包括电极配置的设计变得容易，也带来半导体装置的薄型化。如下所述，氧化物半导体膜2具有与反型沟道区域2a2接触设置的氧化膜2b的情况包含在第一半导体区域1a、包括反型沟道区域2a的氧化物半导体膜2、和第二半导体区域1b具有平坦表面的情况中。第一半导体区域1a和第二半导体区域1b可以埋入在氧化物半导体膜2中，也可以通过离子注入配置在氧化物半导体膜2中。另外，本实施方式中的氧化物半导体膜2是p型半导体膜，第一半导体区域1a和第二半导体区域1b是n型。所述氧化物半导体膜2可以包含p型掺杂剂。此外，半导体装置200可以具有配置在反型沟道区域2a上的氧化膜2b。在本发明的实施方案中，优选地，氧化膜2b具有属于刚玉结构所属的三方晶系的结晶结构。氧化膜2b含有元素周期表第15族之元素的至少一种，优选地含有磷。作为另一实施方式，氧化膜2b还可以包括元素周期表第13族元素的至少一种，半导体装置200具有与第一半导体区域1a电连接的第一电极5b，以及与第二半导体区域1b电连接的第二电极5c。此外，半导体装置200在第一电极5b和第二电极5c之间还包括第三电极5a，第三电极5a通过绝缘膜4a与反型沟道区域2a分隔。此外，如图所示，第一电极5b、第二电极5c和第三电极5a配置在半导体装置200的第一表面侧200a上。具体地，半导体装置200具有设置在反型沟道区域2a上的氧化膜2b上的绝缘膜4a，第三电极5a设置在绝缘膜4a上。此外，在半导体装置200中，虽然第一电极5b和第一半导体区域1a电连接，但是也可以具有部分地位于第一电极5b和第一半导体区域1a之间的绝缘膜4b。并且，虽然第二电极5c和第二半导体区域1b电连接，但是也可以具有部分地位于第二电极5c和第二半导体区域1b之间的绝缘膜4b。此外，半导体装置200，在半导体装置200的第二表面侧200b，即在氧化物半导体膜2的下表面侧，也可以具有另一层，如图3所示，半导体装置200可以具有基板9。此外，如图1所示，所述第一半导体区域1a从俯视看具有与第一电极5b重叠的部分、和与第三电极5a重叠的部分。此外，第二半导体区域1b从俯视看具有与第二电极5c重叠的部分、和与第三电极5a重叠的部分。在本实施方式中，当对第一电极5b施加正电压时，氧化物半导体膜2的反型沟道区域2a从p型反转为n型，而在第三电极5a形成n型的沟道层，从而导通第一半导体区域1a和第二半导体区域1b，并且电子从源电极流到漏电极。此外，通过将第三电极5b的电压设置为零，在反型沟道区域2a中不能形成通道层，而形成关闭状态。在本实施方式中，例如，第一电极5b可以是源电极，第二电极5c可以是漏电极，第三电极5a可以是栅电极。在这种情况下，绝缘膜4a是栅极绝缘膜，绝缘膜4b是场绝缘膜。
作为本发明的半导体装置的一例，图4示出半导体装置的示意性上表面图的一部分，但是半导体装置的电极的数量、形状和配置，是可以适当地选择。
图5示出本发明的半导体装置的第三方式的剖面图，例如，是沿图4的B-B线的剖面图。半导体装置300具有氧化物半导体膜2，氧化物半导体膜2包括至少含有氧化镓的结晶。含有氧化镓的结晶可以是混晶。所述结晶具有刚玉结构。在本实施例中，第一半导体区域1a和第二半导体区域1b设置在氧化物半导体膜2上。在本实施例中，从俯视看，反型沟道区域2a位于第一半导体区域1a和第二半导体区域1b之间，并且在反型沟道区域2a和第二半导体区域1b之间，还配置有n-型半导体层作为第三半导体区域6。通过在反型沟道区域2a和第二半导体区域1b之间配置第三半导体区域6，能够实现氧化物半导体膜2和半导体装置300的高耐压化。此外，半导体装置300可以具有另一层。例如，如图5所示，半导体装置300可以在氧化物半导体装置300的第二表面侧300b上具有绝缘层，并且在第一表面侧300a上也可以还包括另一层。
图6示出本发明的半导体装置的第四方式的剖面图，例如，是沿图4的B-B线的剖面图。半导体装置400包括氧化物半导体膜2，氧化物半导体膜2包括至少含有氧化镓的结晶，氧化物半导体膜2包含反型沟道区域2a。所述结晶具有刚玉结构。此外，半导体装置400具有第一半导体区域1a和第二半导体区域1b。在本实施方式中，从俯视看，反型沟道区域2a位于第一半导体区域1a和第二半导体区域1b之间。第一半导体区域1a的上表面及第二半导体区域1b的上表面被埋设在氧化物半导体膜1a内，而且以与氧化物半导体膜2的上表面的至少一部分成为平齐的方式配置在氧化物半导体膜2中。在此情况下，氧化物半导体膜2的上表面可以是包括氧化膜2b的上表面。而且，在氧化物半导体膜2的反型沟道区域2a和第二半导体区域1b之间，还配置有n-型半导体层6。本实施方式的半导体装置示出了一种不仅能期待薄型化而且还能期待高耐压化的结构。半导体装置还包括基板9、和设置在基板9上的金属氧化膜3。金属氧化膜3包含氧化镓，并且可以包含氧化镓作为主成分。金属氧化膜3优选为电阻比氧化物半导体膜2高的膜。
图7示出本发明的第五方式的半导体装置的部分剖面图。半导体装置500具有氧化物半导体膜2，氧化物半导体膜2包括至少含有氧化镓的结晶，氧化物半导体膜2包括反型沟道区域2a。此外，半导体装置500具有第一半导体区域1a和第二半导体区域1b。在本实施方式中，从俯视看，反型沟道区域2a位于第一半导体区域1a和第二半导体区域1b之间。此外，第一半导体区域1a和第二半导体区域1b设置在氧化物半导体膜2上。半导体装置还包括基板9和设置在基板9上的金属氧化膜3。金属氧化膜3包含氧化镓，并且可以包含氧化镓作为主成分。金属氧化膜3优选为电阻比氧化物半导体膜2高的膜。图7的半导体装置是MOSFET，详细而言是横向型MOSFET，氧化物半导体膜2是p型半导体膜，且设置在氧化物半导体膜2内，并且，其具有反型沟道区域2a，在其表面上形成有含磷的氧化膜2b。在本实施方式中，第一半导体区域1a是n+型半导体层(n+型源极层)。第二半导体区域1b是n+型半导体层(n+型漏极层)。第一电极5b是源电极，第二电极5c是漏电极，第三电极5a是栅电极。
图11是作为本发明的半导体装置的一个例子，示出纵向型半导体装置的已去除了第一表面侧600a的第一电极5b和第一电极5b下的绝缘层4a的一部分的从第一表面侧600a观察的部分透视图(600a')；和半导体装置600的部分剖面图(600c)的图。为了容易观察，从第一表面侧600a观察的部分透视图600a'不包括位于第二表面侧600b上的第二半导体区域1b和第二电极5c，但部分截面图600c中包含第一电极5b和绝缘层4a、以及第二半导体区域1b和第二电极5c来表示。本实施方式的半导体装置600示出了纵向型装置结构，其将电极配置在半导体装置600的第一表面侧600a和第二表面侧600b。半导体装置600具有氧化物半导体膜2，氧化物半导体膜2包括至少含有氧化镓的结晶而且具有氧化膜2b，并且半导体装置600在与氧化膜2b接触的位置具有反型沟道区域2a。此外，半导体装置600包括第一电极5b、第二电极5c及第三电极5a，所述第一电极5b设置在氧化物半导体膜2的第一表面侧，所述第二电极5c设置在氧化物半导体膜2的第二表面侧，所述第三电极5a位于氧化物半导体膜2的第一表面侧，并且在剖面图中至少部分地位于第一电极5b和第二电极5c之间。如图11的600c所示，第三电极5a经由绝缘膜4a与第一电极5b隔开，而且，如图所示，第三电极5a位于经由多个层与第二电极5c隔开的位置。本实施方式中的半导体装置，可以用作纵向型MOSFET。例如，当氧化物半导体膜2是p型半导体膜并且具有在表面上配置有含磷的氧化膜2b的反型沟道区域2a时，第一电极5b是源电极。第二电极5c是漏电极，第三电极5a是栅电极。此外，半导体装置600设置有：埋设在氧化物半导体膜2的第一半导体区域1a；埋设有氧化物半导体膜2的至少一部分的第三半导体区域6；与第三半导体区域6的第二表面接触的第二半导体区域1b；以及与第二半导体区域1b接触的第二电极5c。50b表示第一电极的接触表面，其与氧化物半导体膜2、以及埋设在氧化物半导体膜2中的第一半导体区域1a部分接触。第二电极5c位于半导体装置600的第二表面侧600b。在本实施方式中，第一半导体区域1a是n+型半导体层(n+型源极层)。并且，第二半导体区域1b是n+型半导体层(n+型漏极层)。在本实施方式中，氧化物半导体膜2是p型半导体膜，且设置在氧化物半导体膜2中，与反型沟道区域2a接触，以及在靠近第三电极5a(栅电极)的位置形成有含磷的氧化膜2b。利用这种结构，可以更有效地抑制栅极漏电流。如果栅极漏电流被抑制，就可以解决因栅极漏电流而难以形成反型沟道区域的问题，并且可以获得具有更优异的半导体特性的半导体装置600。此外，如第六实施方式，通过第一电极(源电极)设置在半导体装置的第一表面侧600a上，第二电极(漏电极)设置在第二表面侧600b上，并将半导体装置设置成纵向型，相较于将第一电极(源电极)和第二电极(漏电极)配置在半导体装置的一侧(第一表面侧600a或第二表面侧600b)上的横向型半导体装置，可以实现半导体装置的小型化。此外，当纵向型半导体装置与包括二极管的纵向型装置组合使用时，由于它们都是相同的纵向型装置，因此能够容易地设计电路。
通过使用磊晶生长方法进行成膜，可以获得包括含有氧化镓的结晶的氧化物半导体膜、和/或包括具有刚玉结构的结晶的氧化物半导体膜。关于磊晶生长方法，只要不损害本发明的目的，就没有特别限制，并且可以是公知的方法。作为磊晶生长方法，可以举出CVD法、MOCVD(Metal Organic Chemical Vapor，金属有机化学气相)法、MOVPE(MetalorganicVapor-phase epitaxy，金属有机气相磊晶)法、雾化CVD法、雾化磊晶法、MBE(MolecularBeam Epitaxy，分子束)、HVPE(Hydride Vapor Phase Epitaxy，氢化物气相磊晶)法或脉冲生长法等。在本发明的一个实施方式中，当利用所述磊晶生长形成氧化物半导体膜时，优选地使用雾化CVD法或雾化磊晶法。
在本发明中，较佳地，通过雾化含金属的原料溶液(雾化工序)，使液滴漂浮以获得雾化液滴，并通过载气将所获得的雾化液滴带到所述基体附近(输送工序)，然后使所述雾化液滴进行热反应(成膜工序)来进行成膜。
(原料溶液)
原料溶液含有金属作为成膜原料，只要其能够雾化则没有特别限制，并且可以包含无机材料，也可以包含有机材料。前述金属可以是金属单体，也可以是金属化合物，并且只要它不妨碍本发明的目的，就没有特别限制，而且可以举出选自镓(Ga)、铱(Ir)、铟(In)、铑(Rh)、铝(Al)、金(Au)、银(Ag)、铂(Pt)、铜(Cu)、铁(Fe)、锰(Mn)、镍(Ni)、钯(Pd)、钴(Co)、钌(Ru)、铬(Cr)、钼(Mo)、钨(W)、钽(Ta)、锌(Zn)、铅(Pb)、铼(Re)、钛(Ti)、锡(Sn)、镓(Ga)、镁(Mg)、钙(Ca)和锆(Zr)的一种或两种以上的金属等，在本发明中，优选地，前述金属至少包含元素周期表第4至6周期中的一种或两种以上的金属，较优选地至少包含镓、铟、铝、铑或铱，最优选地至少含有镓。通过使用这种优选的金属，能够形成可适用于半导体装置等的磊晶膜。
在本发明中，作为该原料溶液，适当使用以络合物或盐的形态使前述金属溶解或分散于有机溶剂或水的溶液。作为络合物的形态，例如可举出乙酰丙酮络合物、羰基络合物、氨络合物、氢化物络合物等。作为盐的形态，例如可举出有机金属盐(例如金属乙酸盐、金属乙二酸盐、金属柠檬酸盐)、硫化金属盐、硝化金属盐、磷酸金属盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
原料溶液的溶剂，只要不损害本发明的目的，没有特别限制，可以为水等无机溶剂，也可为乙醇等有机溶剂，也可为无机溶剂与有机溶剂的混合溶剂。本发明中，优选所述溶剂包含水。
此外，可以在原料溶液中混合氢卤酸(hydrohalic acid)或氧化剂等添加剂。作为氢卤酸，可以举出例如氢溴酸、盐酸、氢碘酸等。作为氧化剂，可以举出例如过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酰(C6H5CO)2O2等过氧化物；及次氯酸(HClO)、高氯酸、硝酸、臭氧水、过乙酸和硝基苯等有机化氧化物等。添加剂的混合比例没有特别限制，相对于原料溶液，优选为0.001体积％～50体积％，更优选为0.01体积％～30体积％。
在原料溶液中可以包含掺杂剂。掺杂剂只要不损害本发明的目的即可，没有特别限制。作为掺杂剂，可以举出前述的n型掺杂剂或p型掺杂剂。掺杂剂的浓度通常可以是大约1×1016/cm3～1×1022/cm3，并且掺杂剂的浓度可以是例如约1×1017/cm3以下的低浓度。此外，根据本发明，能够以约1×1020/cm3以上的高浓度包含掺杂剂。
(雾化工序)
在雾化工序中，调整含有金属的原料溶液，雾化原料溶液，使已雾化的液滴漂浮，并产生雾化液滴。所述金属的混合比例没有特别限定，优选地，相对于原料溶液整体，为0.0001mol/L～20mol/L。雾化方法只要是可以将所述原料溶液雾化，就没有特别限制，可以是公知的雾化方法，但是在本发明中，优选地，使用超音波振动的雾化方法。在本发明中使用的雾是漂浮在空气中的雾，较佳地例如，不是像喷雾那样喷射，而是初始速度为零，漂浮在空间中并且可以作为气体输送的雾。雾的液滴尺寸没有特别限制，可以是约数毫米的液滴，但优选为50μm以下，更优选为1μm～10μm。
(输送工序)
在输送工序中，利用所述载气将所述雾化液滴输送到所述基板。载气的种类，只要不损害本发明的目的就没有特别限制，并且可以举出氧气、臭氧、惰性气体(例如、氮气和氩气)、或还原气体(氢气、合成气体等)等作为合适的例子。此外，载气的种类可以是一个种类，但也可以是两个种类以上，还可以使用改变载气浓度的稀释气体(例如，10倍稀释的气体)作为第二载气。此外，载气的供应位置不限于一个位置，而可以是两个以上的位置。载气的流量没有特别限制，但优选为能够对所述输送进行供应速度控制的流量，更具体地为1LPM以下，更优选为0.1LPM-1LPM。
(成膜工序)
在成膜工序中，使所述雾化液滴反应以在所述基板上成膜。所述反应，只要是由雾化液滴形成膜的反应即可，没有特别限制，在本发明中，优选地为热反应。所述热反应只要用热使雾化液滴反应就可以，反应条件等只要不损害本发明的目的即可，没有特别限制。在本工序中，热反应通常在原料溶液的溶剂的蒸发温度以上的温度下进行，但优选地为不过高的温度以下，更优选为650℃以下。此外，热反应只要不损害本发明的目的，则可以在真空、非氧气氛、还原气氛和氧气气氛的任何气氛下进行。而且，可以在大气压、加压或减压的任一条件下进行。但在本发明中，从蒸发温度的计算更简单、设备等能够简化等方面考虑，优选在大气压下进行。而且，可以通过调节成膜时间来设定膜厚。
(基体)
所述基体只要可以支撑所述半导体膜，则没有特别限制。基体的材料只要不损害本发明的目的，就没有特别限制，可以是公知的基体，可以是有机化合物，也可以是无机化合物。基体的形状可以是任何形状，并且对所有形状都有效，例如平板或圆板等板状、纤维状、棒状、圆柱状、棱柱状、筒状、螺旋状、球状、环状等。在本发明中，基板是优选的。基板的厚度在本发明中没有特别限制。
所述基板为板状，只要成为所述半导体膜的支撑体即可，没有特别限制。可为绝缘体基板，也可为半导体基板，也可为金属基板或导电性基板，但所述基板优选为绝缘体基板，并且，优选为表面具有金属膜的基板。作为所述基板，较佳可举出例如：包含具有刚玉结构的基板材料作为主成分的基底基板；包含具有β-gallia结构的基板材料作为主成分的基底基板；包含具有六方晶结构的基板材料作为主成分的基底基板等。此处，“主成分”系指，所包含的具有所述特定的晶体结构的基板材料，以原子比计，相对于基板材料的所有成分，优选为50％以上，更优选为70％以上，再优选为90％以上，而且也可以为100％。
基板材料只要不防害本发明目的则无特别限定，也可为公知的材料。作为前述的具有刚玉结构的基板材料，例如，只要是在表面至少包括具有刚玉结构的结晶的基板即可，作为具有刚玉结构的结晶，可以举出α-Al2O3、α-Ga2O3和至少包含镓且具有刚玉结构的混晶。作为具有刚玉结构的基板，优选地举出α-Al2O3(蓝宝石基板)或α-Ga2O3基板，作为较优选的示例，可以举出a面蓝宝石基板、m面蓝宝石基板、r面蓝宝石基板、c面蓝宝石基板、α型氧化镓基板(a面、m面或r面)等。以具有β-gallia结构的基板材料为主成分的基底基板的实例，可以举出β-Ga2O3基板；或者混晶基板，其包含Ga2O3和Al2O3而且Al2O3为大于0wt％且60wt％以下。另外，以具有六方晶结构的基板材料为主成分的基底基板，可以举出SiC基板、ZnO基板和GaN基板等。
在本发明中，可以在所述成膜工序之后进行退火处理。退火的处理温度只要不损害本发明的目的，没有特别限制，通常为300℃～650℃，优选350℃～550℃。并且，退火的处理时间通常为1分钟～48小时，优选10分钟～24小时，更优选30分钟～12小时。退火处理只要不妨碍本发明的目的，可以在任何气氛下进行，但优选为非氧气氛下，更优选为氮气气氛下。
在本发明中，在所述基板上，可以直接设置所述半导体膜，或者也可以经由缓冲层(buffer层)或应力松弛层等其他层，设置所述半导体膜。各层的形成方法没有特别限制，可以是公知的方法，但在本发明中，优选雾化CVD法或雾化磊晶法。
以下，将参考附图说明成膜装置19，其适合用于雾化CVD法或雾化磊晶法。图15的成膜装置19具备：载气源22a，用于供应载气；流量调节阀23a，用于调节从载气源22a送出的载气的流量；载气(稀释)源22b，用于供应载气(稀释)；流量调节阀23b，用于调节从载气(稀释)源22b送出的载气(稀释)的流量；雾产生源24，用以存储原料溶液24a；容器25，用以放置有水25a；超音波振子26，安装在容器25的底面上；成膜室30；石英制的供应管27，从雾产生源24连接到成膜室30；热板(加热器)28，安装在成膜室30内。基板20设置在热板28上。
如图15所示，原料溶液24a收纳在雾产生源24中。接下来，使用基板20，将基板20放置在热板28上，并且启动热板28以升高成膜室30内的温度。接下来，打开流量调节阀23(23a、23b)，从载气源22(22a、22b)向成膜室30内供应载气，并且用载气充分地置换成膜室30内的气氛。之后，分别调节载气的流量、和载气(稀释)的流量。接下来，使超音波振子26振动，将该振动通过水25a传播到原料溶液24a，由此使原料溶液24a微粒化，而产生雾化液滴24b。该雾化液滴24b通过载气导入至成膜室30内，而被输送到基板20，接着，雾化液滴24b在大气压下在成膜室30内进行热反应，从而在基板20上形成膜。
在本发明中，可以将在所述成膜工序中获得的膜原样地用于半导体装置，或者也可以在使用了公知方法如从基体剥离等之后，再用于半导体装置。
作为优选使用于本发明中的p型半导体膜的所述氧化物半导体膜，例如，可以通过雾化CVD法，在含有金属的原料溶液中添加p型掺杂剂和氢溴酸来得到。这里，重要的是在原料溶液中加入氢溴酸作为添加剂。另外，所述雾化CVD法的各工序以及各方法和各条件，与前述的雾化/液滴化工序、输送工序及成膜工序以及各方法和各条件等同样。由此获得的p型半导体膜与n型半导体具有良好的pn接合，并且可适用于反型沟道区域。
所述反型沟道区域通常设置在示出不同类型之导电性的半导体区域之间。例如，当所述反型沟道区域设置在p型半导体层中时，通常是设置在由n型半导体构成的半导体区域之间的p型半导体层内，并且，当所述反型沟道区域设置在n型半导体层内时，通常设置在由p型半导体构成的半导体区域之间的n型半导体层内。而且，各半导体区域的形成方法可以与氧化物半导体膜的形成方法同样。
在本发明中，优选地，在所述反型沟道区域上层叠含有元素周期表第15族至少一种元素的氧化膜。作为前述元素，举出例如氮(N)和磷(P)等，但在本发明中，优选地为氮(N)或磷(P)，更优选地为磷(P)。例如，在栅极绝缘膜和所述反型沟道区域之间，在所述反型沟道区域上层叠至少含有磷的氧化膜，由此能够防止氢扩散到氧化物半导体膜中，也可以更进一步降低界面态，因此可以针对半导体装置，特别是宽带隙半导体的半导体装置，赋予更优异的半导体特性。另外，在本发明中，更优选地，所述氧化膜至少含有：元素周期表第15族的至少一种元素、和元素周期表第13族的一种或两种以上的金属。作为金属，可以举出铝(Al)、镓(Ga)和铟(In)等，但其中，优选为Ga和/或Al，更优选Ga。并且，氧化膜优选为薄膜，更优选为膜厚100nm以下，最优选为膜厚50nm以下。通过层叠这样的氧化膜，可以更有效地抑制栅极漏电流，并且可以使半导体特性更优异。作为氧化膜的形成方法的实例，可以举出公知的方法。更具体地，例如包括干法和湿法等，并且优选地，用磷酸等对反型沟道区域进行表面处理。
在本发明中，优选的是，根据需要经由栅极绝缘膜，在所述反型沟道区域和所述氧化膜上设置栅电极。所述栅极绝缘膜只要不损害本发明的目的，就没有特别限制，可以是公知的绝缘膜。作为栅极绝缘膜，优选的示例为氧化膜，其可以为至少包括例如SiO2、Si3N4、Al2O3、GaO、AlGaO、InAlGaO、AlInZnGaO4、AlN、Hf2O3、SiN、SiON、MgO、GdO和磷的氧化膜等。栅极绝缘膜的形成方法可以是公知的方法，作为这种公知的形成方法，可举出例如干法和湿法。干法可以举出例如溅射、真空蒸镀、CVD(Chemical Vapor Deposition，化学气相沉积)、ALD(Atomic Laser Deposition，原子激光沉积)和PLD(Pulsed Laser Deposition，脉冲激光沉积)等公知的方法。湿法可以举出例如丝网印刷和模涂(die coating)等涂布方法。
栅电极可以是公知的栅电极，相关电极材料可以是导电性无机材料，也可以是导电性有机材料。在本发明中，所述电极材料优选是金属。作为所述金属没有特别限制，优选地举出选自元素周期表第4族-第11族的至少一种金属。元素周期表第4族金属可以举出钛(Ti)、锆(Zr)、铪(Hf)等，其中Ti是优选的。元素周期表第5族金属可以举出钒(V)、铌(Nb)和钽(Ta)等。元素周期表第6族金属可以举出选自例如铬(Cr)、钼(Mo)及钨(W)等中的一种或两种以上的金属等。在本发明中，因为开关特性等的半导体特性变得更好，因此Cr是优选的。元素周期表第7族金属可以举出例如锰(Mn)、锝(Tc)、铼(Re)等。元素周期表第8族金属可以举出例如铁(Fe)、钌(Ru)和锇(Os)等。元素周期表第9族金属可以举出例如钴(Co)、铑(Rh)、铱(Ir)等。元素周期表第10族的金属可以举出例如镍(Ni)、钯(Pd)和铂(Pt)等，其中Pt是优选的。元素周期表第11族金属可以举出例如铜(Cu)、银(Ag)和金(Au)。栅电极的形成方法可以举出公知的方法，更具体地，例如干法和湿法。干法可以举出例如溅射、真空蒸镀和CVD等公知方法。湿法可以举出例如丝网印刷和模涂等。
在本发明中，不仅具有栅电极，而且通常具有有源电极和漏电极，与栅电极相同，源电极和漏电极均可以分别是公知的电极，电极形成方法分别也都可以是公知方法。
半导体装置特别适用于功率器件。所述半导体装置的示例举出例如晶体管等，其中MOSFET是优选的。
除了上述的事项外，本发明的半导体装置，优选地，还使用公知方法而能够用作功率模块(power module)、逆变器(inverter)或转换器(converter)，甚至优选地用于例如使用电源装置的半导体系统等。可以使用公知方法，通过将该半导体装置连接到布线图案等，从半导体装置制得该电源装置；或制得该电源装置作为半导体装置。图12示出使用多个电源装置171、172以及控制电路173构成的电源系统170。如图13所示，通过组合电子电路181和电源系统182，可以将电源系统170用在系统装置180中。另外，图14示出了电源装置的电源电路图的一例。图14示出由功率电路和控制电路构成的电源装置的电源电路，利用逆变器192(MOSFET：以A～D构成)，将DC电压以高频率进行切换而转换到AC后，用变压器193(transformer)来实施绝缘及变压，用整流MOSFET(A～B’)进行整流后，用DCL(平滑线圈L1和L2)195及电容器进行平滑，并输出直流电压。此时，用电压比较器197将输出电压与基准电压进行比较，并且以PWM控制电路196控制逆变器192和整流MOSFET194，以形成所期望的输出电压。
实施例
(实施例1)图7中所示的MOSFET的制造。
1.形成p型半导体层
1-1.成膜设备
使用图15中的成膜装置19。
1-2.原料溶液的制作
在0.1M溴化镓水溶液中以20％体积比含有氢溴酸，进一步以1体积％的比例添加Mg，而得到原料溶液。
1-3.成膜准备
将在上述1-2得到的原料溶液24a收纳在雾产生源24中。接下来，作为基板20将蓝宝石基板放置在基座(susceptor)21上，该蓝宝石基板在表面上形成有未掺杂的α-Ga2O3膜。启动加热器28，以将成膜室30中的温度升高到520℃。接下来，打开流量调节阀23a和23b，并且将载气从作为载气源的载气供应装置22a和载气(稀释)供应装置22b，供应到成膜室30内，在用载气充分置换成膜室30的气氛后，将载气的流量调节至1LPM，并将载气(稀释)的流量调节至1LPM。另外，将氮气用作载气。
1-4.半导体膜的形成
接下来，使超音波振子26以2.4MHz振动，使该振动通过水25a传播到原料溶液24a，由此使原料溶液24a雾化，而产生雾。利用载气将该雾导入至成膜室30中，并且在大气压下及在520℃下于成膜室30内使雾进行反应，从而在基板20上形成半导体膜。并且，膜厚为0.6μm，成膜时间为15分钟。
1-5.评价
当使用XRD衍射装置，鉴定在上述1-4获得的膜的相时，得知所得的膜为α-Ga2O3。
2.形成n+型半导体区域
在0.1M溴化镓水溶液中，以体积比计分别含有10％氢溴酸和8％溴化锡，将其作为原料溶液，并且，将成膜温度设定为580℃，将成膜时间设定为5分钟，除了上述工序之外，其他与上述1.相同，而在上述1.中获得的p型半导体层上形成n+型半导体膜。当使用XRD衍射装置鉴定膜的相时，所得膜为α-Ga2O3。
3.形成绝缘膜和各电极
将对应于栅极部分的区域的n+型半导体层(1a和1b之间)，用磷酸进行蚀刻，并进一步用磷酸处理，以在半导体膜上形成至少含有磷的氧化膜。然后，利用溅射将SiO2成膜。另外，对其进行光刻、蚀刻处理、电子束蒸镀处理等，如图7的局部剖面图所示，制作得MOSFET。另外，任一电极都使用Ti。此外，关于获得的MOSFET，仅供参考地，将从顶部观察的照片示出于图8中。
(评价)
对获得的MOSFET进行IV测量。IV测量结果示出在图9中。从图9中可以清楚地看出，形成了反型沟道层，并且氧化镓半导体MOSFET作为晶体管良好地进行工作，这在世界上第一次被实证。并且，由所得的IV特性求出的栅极电压临界电压为7.9V。
在上述3.中，通过进行SIMS测量，确认了在p型半导体层和栅极绝缘膜(SiO2膜)之间是否形成至少含有磷的氧化膜。SIMS测量结果示出于图10。如图10所示，在p型半导体层和栅极绝缘膜之间形成含磷的氧化膜，更进一步知晓，能够良好地防止栅极绝缘膜中的氢扩散到p型半导体层。
产业上的可利用性
本发明的半导体装置，可以用于各种领域，例如半导体(例如化合物半导体电子器件)、电子部件/电器部件、光学/电子照相相关装置、工业部件等，但是特别适用于功率器件。
符号说明
1a 第一半导体区域
1b 第二半导体区域
2 氧化物半导体膜
2a 反型沟道区域
2b 氧化膜
2c 氧化物半导体膜的第二表面
3 金属氧化膜
4a 绝缘膜
5a 第三电极
5b 第一电极
5c 第二电极
6 第三半导体区域
9 基板
19 成膜装置
20 基板
21 基座
22a 载气供应装置
22b 载气(稀释)供应装置
23a 流量调节阀
23b 流量调节阀
24 雾产生源
24a 原料溶液
25 容器
25a 水
26 超音波振子
27 供应管
28 加热器
29 排气口
50b 第一电极的接触表面
100 半导体装置
170 电源系统
171 电源装置
172 电源装置
173 控制电路
180 系统设备
181 电子电路
182 电源系统
192 逆变器
193 变压器
194 MOSFET
195 DCL
196 PWM控制电路
197 电压比较器
200 半导体装置
300 半导体装置
400 半导体装置
500 半导体装置
600 半导体装置

Claims (19)

1.一种半导体装置，其特征在于，至少具有反型沟道区域，所述反型沟道区域包含结晶，所述结晶至少含有氧化镓。
2.一种半导体装置，其特征在于，至少具有反型沟道区域，所述反型沟道区域具有氧化物半导体膜，所述氧化物半导体膜包含结晶作为主成分，所述结晶至少含有氧化镓。
3.根据权利要求1或2所述的半导体装置，其中，所述结晶是混晶。
4.根据权利要求1～3中任一项所述的半导体装置，其中，所述结晶是p型半导体。
5.根据权利要求1～4中任一项所述的半导体装置，其中，所述结晶包含p型掺杂剂。
6.根据权利要求1～5中任一项所述的半导体装置，其中，进一步具有氧化膜，所述氧化膜与所述反型沟道区域接触配置。
7.根据权利要求6所述的半导体装置，其中，所述氧化膜包含元素周期表中第15族元素的至少一种元素。
8.根据权利要求7所述的半导体装置，其中，所述元素是磷。
9.根据权利要求6～8中任一项所述的半导体装置，其中，所述氧化膜进一步包含元素周期表第13族的一种或两种以上的金属。
10.根据权利要求1～9中任一项所述的半导体装置，其中，所述结晶具有刚玉结构。
11.根据权利要求1～10中任一项所述的半导体装置，其中，进一步具有第一半导体区域和第二半导体区域，并且从俯视看，所述反型沟道区域位于所述第一半导体区域和所述第二半导体区域之间。
12.根据权利要求1～10中任一项所述的半导体装置，其中，进一步具有第一半导体区域和第二半导体区域，且所述第一半导体区域的上表面、所述第二半导体区域的上表面和所述反型沟道区域的上表面被配置成齐平。
13.根据权利要求11或12所述的半导体装置，其中，所述第一半导体区域和所述第二半导体区域分别为n型。
14.根据权利要求11～13中任一项所述的半导体装置，其中，进一步具有第三半导体区域，且从俯视看，所述第三半导体区域位于所述反型沟道区域和所述第二半导体区域之间。
15.根据权利要求14所述的半导体装置，其中，所述第三半导体区域是n-型。
16.根据权利要求11～15中任一项所述的半导体装置，其中，具有电连接到所述第一半导体区域的第一电极和电连接到所述第二半导体区域的第二电极。
17.根据权利要求1～16中任一项所述的半导体装置，其中，其为MOSFET。
18.根据权利要求1～17中任一项所述的半导体装置，其中，其为功率器件。
19.一种半导体系统，其包括半导体装置，其中，所述半导体装置是权利要求1～18中任一项所述的半导体装置。
CN201980046475.5A 2018-07-12 2019-07-11 半导体装置及包含半导体装置的半导体系统 Pending CN112424946A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-132757 2018-07-12
JP2018132757 2018-07-12
PCT/JP2019/027441 WO2020013259A1 (ja) 2018-07-12 2019-07-11 半導体装置および半導体装置を含む半導体システム

Publications (1)

Publication Number Publication Date
CN112424946A true CN112424946A (zh) 2021-02-26

Family

ID=69141452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980046475.5A Pending CN112424946A (zh) 2018-07-12 2019-07-11 半导体装置及包含半导体装置的半导体系统

Country Status (6)

Country Link
US (1) US20210013311A1 (zh)
EP (1) EP3823039A4 (zh)
JP (1) JP7457366B2 (zh)
CN (1) CN112424946A (zh)
TW (1) TW202013716A (zh)
WO (1) WO2020013259A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202006945A (zh) * 2018-07-12 2020-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
CN111276541B (zh) * 2020-02-10 2021-11-09 中国科学院半导体研究所 常关型场效应晶体管及其制备方法
JP7495712B2 (ja) 2020-02-27 2024-06-05 株式会社ノベルクリスタルテクノロジー 電界効果トランジスタ及びその設計方法
JPWO2022210615A1 (zh) * 2021-03-31 2022-10-06

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831940B2 (ja) 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
JP6142358B2 (ja) * 2011-09-08 2017-06-07 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP5807282B2 (ja) * 2011-09-08 2015-11-10 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP5948581B2 (ja) 2011-09-08 2016-07-06 株式会社Flosfia Ｇａ２Ｏ３系半導体素子
KR101947808B1 (ko) * 2012-02-29 2019-04-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
JP6284140B2 (ja) * 2013-06-17 2018-02-28 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US9379190B2 (en) * 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
JP6349592B2 (ja) 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
JP5907465B2 (ja) * 2014-08-29 2016-04-26 株式会社タムラ製作所 半導体素子及び結晶積層構造体
JP6763703B2 (ja) * 2016-06-17 2020-09-30 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US11107926B2 (en) * 2016-06-30 2021-08-31 Flosfia Inc. Oxide semiconductor film and method for producing same
EP3509090A4 (en) 2016-08-31 2020-04-29 Flosfia Inc. P-TYPE OXIDE SEMICONDUCTOR AND MANUFACTURING METHOD THEREOF
TW202006945A (zh) * 2018-07-12 2020-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統

Also Published As

Publication number Publication date
JP7457366B2 (ja) 2024-03-28
TW202013716A (zh) 2020-04-01
US20210013311A1 (en) 2021-01-14
WO2020013259A1 (ja) 2020-01-16
EP3823039A4 (en) 2022-03-30
EP3823039A1 (en) 2021-05-19
JPWO2020013259A1 (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
CN109643660B (zh) p-型氧化物半导体及其制造方法
KR20230126698A (ko) 반도체 장치
CN112424946A (zh) 半导体装置及包含半导体装置的半导体系统
CN112424947A (zh) 半导体装置及包含半导体装置的半导体系统
CN112424945A (zh) 层叠结构体、包含层叠结构体的半导体装置及半导体系统
CN112385048A (zh) 半导体装置及包含半导体装置的半导体系统
CN111357119B (zh) 半导体装置
TWI791674B (zh) 半導體裝置及半導體系統
JP7453614B2 (ja) 半導体装置および半導体システム
WO2021106809A1 (ja) 半導体装置および半導体装置を有する半導体システム
WO2021106811A1 (ja) 半導体装置および半導体システム
WO2021106810A1 (ja) 半導体装置および半導体システム
JP7453615B2 (ja) 半導体装置および半導体システム
CN114144889A (zh) 半导体装置
JP2021120974A (ja) 半導体装置および半導体システム
JP2021150477A (ja) 半導体素子、半導体装置および半導体システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination