CN112394230A - 测量电子元件的引脚的输入电容值的方法及其装置 - Google Patents

Abstract

本发明提供了一种测量电子元件的引脚的输入电容值的方法及其装置，所述方法包含使用一包含引脚电路的测试器，在引脚与引脚电路断开时取得一第一电容量测值，以及在引脚连接至引脚电路时取得一第二电容量测值；以及根据第一电容量测值及第二电容量测值计算引脚的输入电容值。

Description

测量电子元件的引脚的输入电容值的方法及其装置

技术领域

本发明有关于自动化测试设备(ATE)，更具体地说，是有关于使用ATE量测受测元件(DUT)的输入电容值。

背景技术

自动化测试设备(ATE)用于在一元件(以下将其称为受测元件或是DUT)上进行测试。当受测元件为一电子元件，例如集成电路(IC)时，此ATE通常会施加电压以及电流样本至受测元件的输入端，以及测量受测元件的输出端的电压以及电流。

ATE亦可用于量测元件特性，例如量测在各种变化条件下受测元件的参数。

大致上，ATE技术包含硬件以及软件，1999年F.Liguori在Wiley Encyclopedia ofElectrical and Electronics Engineering上发表的“自动化测试设备(Automatic TestEquipment)”文件中可发现相关内容。

发明内容

根据一实施例，本发明提供一种测量一电子元件的一引脚的一输入电容值的方法，其包含以下步骤：使用一包含引脚电路的测试器，在该引脚与该引脚电路断开时取得一第一电容量测值，以及在该引脚连接至该引脚电路时取得一第二电容量测值；以及根据该第一电容量测值及该第二电容量测值计算该引脚的该输入电容值。

根据一实施例，取得每一该第一电容量测值及该第二电容量测值的步骤包含:使用一电流源以至少一预先定义电流驱动该引脚电路，以及测量该引脚电路对应该至少一预先定义电流而产生的至少一电压。根据一实施例，至少一电压包含至少二电压，其中计算该输入电容值的步骤包含:从该至少一电压推导出一随时间变化的电压斜率，以及根据该电压斜率计算该输入电容值。

根据一实施例，取得第一电容量测值及该第二电容量测值的步骤包含:在取得该第一电容量测值之前提示一使用者将该引脚与该引脚电路断开，以及在取得该第二电容量测值之前提示该使用者连接该引脚以及该引脚电路。

根据一实施例，本发明再提供一种测量一电子元件的一引脚的一输入电容值的装置，包含：多个引脚电路，连接至该引脚；以及一控制器，在该引脚与该引脚电路断开时取得一第一电容量测值，以及在该引脚连接至该引脚电路时取得一第二电容量测值，以及根据该第一电容量测值及该第二电容量测值计算该引脚的该输入电容值。

根据一实施例，本发明再提供一种计算机软件产品，用以测量一电子元件的一引脚的一输入电容值，该计算机软件产品包含一实体非暂态电脑可读媒体，用以储存程序指令，当耦接于连接至该引脚的引脚电路的处理器读取该程序指令时，该处理器执行：在该引脚与该引脚电路断开时取得一第一电容量测值，以及在该引脚连接至该引脚电路时取得一第二电容量测值；以及根据该第一电容量测值及该第二电容量测值计算该引脚的该输入电容值。

附图说明

图1为示意性绘示根据本发明的实施例的自动化测试设备(ATE)的方块图；

图2为示意性描述根据本发明的实施例的测量受测元件的输入引脚电容值方法的流程图；

图3为示意性描述根据本发明的实施例的引脚电路(Pin Electronics，PE)的结构方块图；

图3A为示意性描述驱动IOL电流至受测元件引脚的方块图；

图3B为示意性描述从受测元件引脚接收IOH电流的方块图；

图4为根据本发明一实施例的自动化测试设备的引脚电路设定的屏幕截图；

图5为根据本发明一实施例的自动化测试设备的直流设定的屏幕截图；

图6为根据本发明一实施例自动化测试设备测试模式的屏幕截图。

上述图式为示意性且并未按比例缩放。图式中相对尺寸与比例因精确与/或方便的目的而放大或缩小，且尺寸为任意的且不限于此。于图式中相似的参考符号代表相似的元件。

附图标记：

100:自动化测试设备

102:控制器

104:引脚电路

106:受测元件

108:测试头

110:插座

202、204、206、208、210、212、214、216、218、220、222、252、254、256、258、260、262:步骤

250:流程

302:可程序化驱动器

304:开关

306:VOH比较器

308:VOL比较器

310:IOL可程序化电流源

312:IOH可程序化电流源

314:二极管桥

316、318:取样器

320、322、324、326:二极管

具体实施方式

以下将配合图式及实施例来详细说明本发明的实施方式，藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。

当在此使用时，除非文中另行明确地表示，否则「一」、「该」、「此」等单数型式亦旨在包含复数型式。

概论

用于电子系统以及集成电路的自动化测试的测试装置称为自动化测试设备(automatic test equipment，ATE)。自动化测试设备可用于元件测试(例如晶圆测试或是封装测试)，以及元件特性量测，例如量测在变化条件下的元件参数。

自动化测试设备通常包含“引脚电路(pin electronics，PE)”模组，其耦接于待测元件(DUT)的引脚。应当说明的是，用语“引脚电路(PE)”可意指耦接于待测元件引脚的电子电路的总合。在以下说明将会用“引脚电路(PE)”来描述耦接于单一待测元件引脚的电子电路。经过必要的修改，以下描述的技术亦可应用于其他定义的引脚电路。

每一引脚电路可受控制以驱动一待测元件引脚或是测量待测元件引脚的电平(及/或电流)。传统上，当引脚电路连接至一待测元件输入引脚，此引脚电路将驱动此待测元件引脚；当引脚电路连接至一待测元件输出引脚，此引脚电路将测量此待测元件引脚；当此引脚电路连接至一待测元件输入输出(I/O)引脚，此引脚电路将由自动化测试设备的软件控制，在不同时间驱动或是测量此待测元件引脚。

对于每一引脚，待测元件的输出引脚的直流(DC)规格通常会定义，当负载预设直流电流时此引脚的输出信号应符合的最小及/或最大电压。对于待测元件的逻辑引脚，通常会定义两参数:参数VOH，其为当负载一直流电流IOH时，引脚的最小的逻辑高电平；以及参数VOL，其为当接收直流电流达到IOL时，引脚的最大的逻辑低电平。

此直流参数的通常数值为:

VOH＝2.4V；

VOL＝0.45V；

IOH＝400μA；

IOL＝16mA

为了测试待测元件输出引脚是否符合上述直流规格，引脚电路通常包含一可程序化电流源(programmable current source)，用以吸入(sink)电流IOH或是提供(source)电流IOL；以及至少一电压比较单元，用以比较待测元件输出引脚上的电平以及一预设电压(例如，电压VOL或是VOH)。测试时，测试器会以一电压序列(a sequence of voltages)驱动待测元件此输入引脚，使待测元件的输出引脚输出已知逻辑值。接着，测试器探测对应引脚电路的电压比较单元，检查电压比较单元的输出信号，以验证输出引脚的电压高于电压VOH(其为逻辑高电平)或是低于VOL(其为逻辑低电平)。

待测元件交流电(AC)参数通常规定为待测元件引脚从待测元件的一输入引脚有电压变化开始(例如，时钟输入信号的上升沿)达到一预设阈值电压的时间，在待测元件引脚负载有一预先定义负载(例如，50pf)。通常会定义两个参数:参数Tr，其为待测元件输出引脚上的上升沿信号达到VH(通常是2.0V)的时间；参数Tf，其为待测元件输出引脚上的下降沿信号达到VL(通常是0.8V)的时间。上述直流以及交流规格参数为缩写符号；有关集成电路的直流以及交流规格有关的更多信息可在前述的F.Liguori发表的“自动化测试设备”文件找到。

为了测试待测元件是否符合交流(AC)规格，引脚电路更可包含至少一可程序化计时器(programmable timer)，用以在待测元件输入引脚有对应变化后在预设时间内取样电压比较单元。例如，为了测试待测元件输出引脚的Tr参数，自动化测试设备可将比较器的电压阈值值编程为电压VIH，以及将计时器编程为在时钟(通常由自动化测试设备驱动)的上升沿后对比较器取样Tr(纳秒)。

可以理解的是，多种校准技术可应用于前述说明。例如，计时器可补偿时钟输出信号从测试器到待测元件引脚的延迟，以及取样比较器的延迟值。

传统上，根据测试模式(test pattern)的激励(stimuli)，除了一些例外，待测元件的输入引脚是被驱动，而非用于测量。输入引脚的上升沿与下降沿的斜率可为固定值或是可控制。美国专利申请案号16/269,573，其为本案申请人所申请，揭露藉由将传统用于测试输出引脚的电流源，将可程序化转换速率(programmable–slew-rate)的边沿信号可施加至待测元件的输入引脚。上述美国专利申请案的公开内容通过引用并入本文。

根据本发明的实施例，一自动化测试设备系统包含用以产生测试模式的软件。一测试常用程序包含静态引脚电路配置脚本(static PE configuration script)以及动态测试模式(dynamic test pattern)。配置脚本用于设置驱动程序以及引脚电路的比较器。例如，静态配置引脚电路应分别驱动待测元件的输入引脚到逻辑高电平(VIH)以及逻辑低电平(VIL)，引脚电路应测试待测元件的输出引脚的逻辑低电平(VOL)以及逻辑高电平(VOH)，以及引脚电路应载入待测元件的输出引脚的高负载电流以及低负载电流，而且此静态配置在动态测试模式执行期间不会改变。

根据本发明的实施例，动态测试模式动态地在不同时间，定义一些或是所有待测元件引脚、待测元件输入引脚的驱动方式、以及待测元件输出引脚的量测(包含预期结果)。传统上，时间轴区分成不连续时间片(discrete time slot)，而动态测试模式为以时间片解析度(time-slot resolution)上定义驱动以及量测(例如预期结果)的特性。

根据实施例，为了驱动待测元件引脚，引脚电路模组通常包含一驱动器，其具有两信号电平，逻辑低电平(VIL)以及逻辑高电平(VIH)。静态配置脚本通常对每一个引脚电路模组设定VIL以及VIH数值，而动态测试模式定义引脚电路驱动待测元件引脚的每一时间片中引脚电路是否应驱动引脚为VIH或是VIL数值。例如，引脚电路可静态配置为VIL＝0.8V以及VIH＝2.0V，而用于引脚电路的动态测试模式可指定为1-1-0-0-1。在第一及第二时间片，引脚电路将驱动待测元件引脚至2.0V的信号电平，而在第三以及第四时间片中驱动待测元件引脚至0.8V的信号电平，在第五时间片驱动待测元件引脚至2.0V的信号电平。

根据本发明的实施例，引脚电路的量测电路通常包含两部分:比较器以及负载控制(load control)。比较器用以比较待测元件引脚上的电平与两电平，其由配置脚本逻辑低电平VOL以及逻辑高电平VOH所设定。在动态测试的量测部份(例如预期结果)规定应测试此引脚的逻辑高(logic-high)信号的时间片中，引脚电路验证此引脚上的电压是否超过VOH。在动态测试的量测部份(例如预期结果)规定应测试此引脚的逻辑低(logic-low)信号的时间片中，引脚电路验证此引脚上的电压是否低于VOL。

在一实施例中，负载控制用以施加两个可程序化负载电流(低输出电流IOL以及高输出电流IOH)中的其中一者至待测元件引脚。配置脚本中都常会编程此两个电流值。在以下说明，从引脚电路流向引脚的电流称为正电流，而从引脚流向引脚电路的电流称为负电流。此外，驱动电流意指为“拉电流(sourcing current)”，而所接收的电流意指为“灌电流(sinking current)”。在测试模式表示此引脚需测试逻辑低信号的时间片中，引脚电路将施加等于IOL的电流至待测元件引脚，以及当测试模式表示此引脚需测试逻辑高信号的时间片中，引脚电路将施加等于IOH(通常是负电流)至待测元件引脚。

例如，对于一待测元件引脚，测试脚本可定义负载电流(IOL)为1.6mA时逻辑低电平(VOL)不超过0.4V，且负载电流(IOH)为0.1mA时逻辑高电平(VOH)应不小于2.0V。对于输出引脚，动态测试模式的电流范例为1-1-1-0-1-1。在时间片1、2、3、5、6，引脚电路将以-0.1mA驱动引脚，且检查此引脚上的电压是否高于2.0V。在时间片4，引脚电路将以1.6mA驱动引脚，并检查引脚上的电压是否低于0.4V。

特征化过程

根据本发明的实施例，自动化测试设备可藉由测量交流以及直流参数(以及其他参数)，在变化条件(例如环境温度、电源电压等)下描绘集成电路的特性。此特征化过程可包含测试多个元件，有时是来自不同制造批次的元件，并计算测量参数的平均值以及标准差。

在一些实施例中，自动化测试设备的引脚电路使用量测电路直接测量参数，例如VOH、VOL、Tr以及Tf。在其他的实施例中，参数量测可由引脚电路的交流以及直流测试电路完成，不须额外电路。例如，在一实施例中，为了测量VOH，自动化测试设备可重复地以变化的VOH电压值执行测试；以及，回应测试结果决定VOH的实际值。在一些实施例中，为了测试一参数，自动化测试设备一开始设定此参数为一极端值(例如，VOL＝0V)，接着在重复测试中将参数递增(或是递减)一小数值(例如1mV)，并记录每一测试的结果，直到达到另一极端值。在其他的实施例中，可藉由搜索完成量测，其中参数值根据前一测试的通过或失败结果而递增或是递减。

传统上，集成电路的一些输入参数由特制设备进行特征化，有时不会特征化。例如，待测元件输入引脚的电容值通常有规定但少被特征化(或是使用专用设备进行特征化)。量测输入电容值的难度在于自动化测试设备电路的杂散电容(stray capacitance)，其耦合于待测元件引脚且通常大于引脚的输入电容值。

(在以下说明，用语“引脚电容值”指引脚与待测元件的其中一接地脚之间的电容值)

根据本发明的实施例，提供一种测量待测元件输入引脚的电容值的简易方法，其使用不用于待测元件输出引脚的交流以及直流测试的引脚电路资源，且不须增加专用电路。其他的实施例提供一种用以测试以及特征化集成电路的装置集成电路其中一些装置电路可用以测试待测元件输出引脚的交流以及直流参数，且测量待测元件输入引脚的输入电容值。

在一实施例中，此方法包含:当待测元件不连接时，取得测试输入引脚相关的引脚电路的第一电容量测值，以及当连接待测元件时，取得测试输入引脚相关的引脚电路的第二电容量测值，并根据此两电容量测值，计算此输入引脚的电容值(例如，将第二电容量测值减去第一电容量测值)。应注意的是上述用语“第一”以及“第二”不表示量测的时间先后顺序。

在一些实施例中，取得两引线(lead)之间电容量测值的步骤包含将其中一引线连接至电流源，并测量引线之间电压等于第一阈值电压V1所需的时间T1；以及测量引线之间电压等于第二阈值电压V2所需的时间T2。以及，根据两量测的时间以及电流源提供的电流计算电容值，例如，C＝I*(T2-T1)/(V2-V1)，其中I为电流(amps)，T1以及T2的单位为秒，V1以及V2的单位为volts。

在实施例中，其中一引线为待测元件的接地引线(或是多个接地引线中的一个)；接地引线上的电压为零，所以只需参考另一引线(引脚)上的电压。用语“引脚电压”意指引脚以及接地脚之间的电压，以及用语“引脚电容值”意指引脚以及接地脚之间的电容值。

在本发明的一些实施例中，每一引脚电路包含两个电压比较单元。待测元件的每一输入引脚平行连接至个别引脚电路的两个电压比较单元，其中第一电压比较器比较引脚电压与第一阈值值，而第二电压比较器比较引脚电压与第二阈值电压。在一些实施例中，为了测量引脚上电压上升到等于阈值值所需的时间，引脚电路测试引脚电压是否在给定时间(初始值为0)上升超过阈值值；测试器接着重复执行测试，增加时间直到测试通过。在另一实施例中，此时间一开始设定为高数值，如果测试失败，则接着递减此时间在进行测试，直到测试通过。

在又一实施例，在连续测试中执行二进制搜索(binary search)，如表1所示：

表1：二进位时间量测

首先，时间设定为0，而测试失败。接着，在连续步骤中，根据前一次测试结果，时间递增或是递减为前一测试所增加或减少的时间的一半，直到满足所要求的量测解析度(在表1的范例实施例中，测量时间结果＝909ns，解析度1ns)。

应当说明的是，虽然本发明的自动化测试设备的实施例主要测试数位输入引脚，但是此测量输入电容值的方法可用于数位以及类比输入引脚。

应再说明的是，在一些实施例中，本发明所揭露的技术可用在传统测试器(例如，较简易且低端的测试器)上执行的软件来实现，因此，根据本发明的实施例，待测元件输入引脚的电容值可藉由自动化测试设备量测电路进行测试以及特征化，而不须使用额外电路。

系统说明

图1为根据本发明的实施例示意性绘示自动化测试设备(ATE)100的方块图。

自动化测试设备100包含一控制器102，其用以执行软件程序以及控制自动化测试设备操作；多个引脚电路模组(PE)104，每一引脚电路模组104用以测试及/或激励受测元件(DUT)106的其中一引脚。控制器使用总线连接至引脚电路单位，其中控制器与引脚电路单位进行组态以及动态测试模式的数据通讯，引脚电路将测试结果传送回控制器。

引脚电路模组的数量等于测试待测元件引脚的数量(当测试脚位的数量低于引脚电路模组的数量时，可关闭一些引脚电路模组)。

自动化测试设备100更包含一测试头(test head)108，其在插座110上提供接口以进行特征化，或是接口于晶圆级测试以及封装元件测试的负载板(图中未显示)。

插座110可为一零插入力(zero-insertion-force，ZIF)插座，其可迅速轻松插拔待测元件。

自动化测试设备可用于晶圆级测试或是用以封装元件测试、或是用以元件特征化。在测试的专用术语中，晶圆级测试指在“晶圆测试(wafer-Sort)”，而封装元件测试指“封装测试(assembly sort)”。

为了测量待测元件输入引脚的电容值，控制器设置一对应的引脚电路以耦接电流源至待测元件引脚，以及藉由执行一连串测试(以下将搭配图2进行描述)，以测量引脚上电压变化率。控制器接着根据变化率以及电流源计算电容值。

自动化测试设备重复两次上述电容量测。一次是待测元件106插置在零插入力插座110中，另一次是待测元件没有插置在零插入力插座110中。输入引脚的电容值可从上述两次量测值计算出，例如，将待测元件插置而测量到的电容值减去待测元件未插置而测量到的电容值。

因此，根据搭配图1所描述的范例实施例，自动化测试设备可相同于自动化测试设备用以直流以及交流测试的电路，来测量以及特征化待测元件引脚的输入电容值。

可以理解的是，上述自动化测试设备100的结构仅为举例。本发明所揭露的技术的自动化测试设备不限于上述举例。

在一些实施例中，控制器包含一通用处理器以及一接口板卡(interface board)。在一实施例中，没有使用接口板卡，而计算机直接与引脚电路模组104进行通讯。在一些实施例中，控制器包含多个处理器；在其他的实施例中，自动化测试设备没有使用处理器，而是在其他计算机或是经由通讯网络(例如互联网)与自动化测试设备连接的计算机上执行测试软件。

图2为根据本发明的实施例示意性描述待测元件输入引脚的电容值测量方法的流程图200。此流程图200由图1所示的控制器102来执行。

流程一开始，在一待测元件拔出步骤202，处理器请求一处理程序(图中未显示)将待测元件106从插座110拔出(或是断开)，而在一些实施例中，此步骤由使用者手动完成。接着，在步骤202，控制器进入一电压设定步骤204，两阈值电压(其分别相对应至测试脚位V1以及V2)设定至引脚电路模组104(图1)。处理器接着进入一连接电流源步骤206，控制引脚电路将电流源(提供电流I)连接至引脚。

接着，在步骤206，控制器进入一测量T1d步骤208，控制器测量输入引脚电压从初始低电压(例如，0V伏特)上升到V1所需的时间。当待测元件断开(时间量测步骤208包含子步骤，其将以下段落描述)，此结果指T1d-T1。接着，在步骤208，控制器进入一测量T2d步骤210，控制器测量输入引脚电压从初始低电压上升到V2所需的时间。当待测元件断开，结果为T2d-T2。步骤210包含与步骤208相同的子步骤，其将于以下内容描述。

从步骤202到210，上述测量的参数可用于计算杂散电容，其为连接至待测元件引脚的线路与电路的电容值。接着，当待测元件引脚连接至自动化测试设备时，控制器测量用于计算待测元件引脚的电容值的所需参数。在一DUT插入步骤212中，控制器要求待测元件(DUT)插入至插座；接着，当待测元件连接时，在一测量T1c步骤214，控制器测量T1值；以及当待测元件连接时，在一测量T2c步骤216，测量T2值。

在步骤216之后，所有量测皆完成，控制器可计算电容值。当待测元件断开时，在计算Cd步骤218，控制器计算电容值，例如根据以下公式：

Cd＝(T2d-T1d)*I/(V2-V1)

接着，当待测元件连接时，在一计算Cc步骤220，控制器计算电容值，例如，根据以下公式：

Cc＝(T2c-T1c)*I/(V2-V1)

最后，在一计算C步骤222，控制器将Cc减去Cd，以取得待测元件引脚的输入电容值。

流程250描述每个时间量测步骤208、210、214以及216的子步骤。由控制器执行，此流程可测量待测元件引脚上升到电平V的所需时间。此流程从一设定T步骤252开始，控制器设定一时间变数T至最小值(在图2的范例实施例，最小值为0)，以及设定一ΔT时间变数至一初始值，其相同或是大于最大预期T数值的一半。接着，在一执行测试步骤254，控制器执行测试，并检查是否在T＝0通过测试(当重新进入步骤254时，在其他的T值是否通过测试。)

如果，在步骤254测试失败，则控制器进入一递增ΔT步骤256，T值每次增加ΔT数值的一半。相似地，如果在步骤254通过测试，则控制器进入一递减ΔT步骤258，T每次减少ΔT数值的一半。

在步骤256或是步骤258之后，控制器进入一更新ΔT步骤260，把ΔT的数值减半。接着，处理器进入确认最小ΔT值步骤262，检查是否ΔT的电流值仍然不小于一最小值(其为所要求的量测解析度)。如果ΔT小于所要求的解析度，则此流程结束；或者，如果ΔT没有小于解析度，则控制器重新进入步骤254。

因此，实际上，时间量测流程250是一二进制搜索，其以log2(max_value/resolution)方式测试测量时间，其中max_value为T参数可达到的最大值，而resolution为量测解析度。

综上所述，流程200描述计算待测元件引脚的输入电容值的方法，其包含：(a)将一预设电流源连接至待测元件引脚；(b)断开待测元件，取得量测引脚达到第一电压阈值值以及第二电压阈值值所对应的两个时间；(c)连接待测元件，再取得量测引脚达到第一电压阈值值以及第二电压阈值值所对应的两个时间；(d)根据四个量测时间，计算C。

因此，根据图2所述的范例实施例，可实现测量待测元件输入引脚的输入的方法，其使用用于测试待测元件的交流以及直流参数的测试器资源。本发明揭露的方法费用不高，且除了使用于待测元件的交流以及直流测试的资源之外，此方法不要求任何硬件资源。

可以理解的是，上述搭配图2的范例实施例的说明仅为举例。本发明所揭露的技术的电容量测值方法不限于上述举例。例如，在其他实施例，步骤202以及212可包含确认拔出/插入动作是否完成(如果是由操作者执行拔出/插入动作，则此确认结果预设为真实)。在各种实施例中，上述步骤的顺序可改变，例如，当待测元件插入时进行量测的步骤可再拔出待测元件时进行量测的步骤之前；步骤218可在步骤212之后完成。

在一些实施例中，当待测元件拔出时所使用V1以及V2阈值值可与待测元件插入时使用的V1以及V2阈值值不同，例如，藉此可将量测错误降到最低。

时间量测流程250为使用二进制搜索的时间量测方法的一范例。此方法快速，但容易有量测错误。在一些实施例中，可使用一种较慢的线性方法，其中预期时间结果的全部范围都有进行测试，并记录。接着，控制器可检查结果，将单次(singular)通过或是失败事件(当T前移或后退时，发现一通过结果被多个失败结果环绕的事件，或是一失败结果被多个通过结果环绕)滤除，以推导出一滤除杂讯的时间量测结果。

在其他的实施例，二进位及/或线性搜索可执行数次，可根据此结果推导出最后时间参数。例如，在一实施例中，二进制搜索执行两次；如果同意得到的结果，则时间量测完成；如果结果有变化，则执行线性搜索。

图3为根据本发明的实施例示意性描述引脚电路104(图1)的结构。引脚电路与控制器102进行通讯，以接收组态以及样本数据，并传送测试结果。引脚电路连接至经由测试头108以及插座110连接至待测元件106的单一引脚(如图1所示)的线路。

为了驱动待测元件引脚，引脚电路104包含一可程序化驱动器302，用以根据一控制输入信号(图式中的HIGH/LOW)输出两个预先配置信号电平VIL与VIH中的其中一个；以及，一开关304，其用以将可程序化驱动器连接待测元件引脚或是将可程序化驱动器断开待测元件引脚。

为了测量待测元件引脚，每一引脚电路104包含：一VOH比较器306，其用以验证待测元件引脚的电平是否高于预先配置VOH；一VOL比较器308，其用以验证待测元件引脚的电平是否低于预先配置VOL；一IOL可程序化电流源310，其用以提供一预先配置电流IOL；一IOH可程序化电流源312，其用以吸入预先配置电流IOH；以及一二极管桥314，其包含四个二极管以及一可程序化电压源VREF。

二极管桥用以执行以下步骤:(a)当待测元件引脚上的电平低于VREF时，将IOL电流源310提供的电流流向待测元件引脚，以及从VREF电压源吸入由IOH电流源312提供的电流；(b)当引脚的电位高于VREF，从待测元件引脚吸入IOH可程序化电流源312提供的电流，以即将IOL电流源310提供的电流流入VREF电压源(以下将搭配图3A与图3B描述二极管桥314的功能以及操作)。

为了交流测试，引脚电路104更包含一取样器316与318，取样器316用以闩锁锁存VOL比较器308在时间T1的输出，取样器318用以锁存闩锁锁存VOL比较器308在时间T2的输出。

以下将搭配图3A与图3B解释二极管桥314的操作。

图3A示意性描述驱动IOL电流流入待测元件引脚。电压Vref设定为比预期的待测元件输出电压高至少1.3V，其为硅二极管的阈值电压的两倍(为了方便解释，在此假定硅二极管的顺向阈值电压为0.65V)。二极管320导通，让电流IOL流入待测元件引脚。二极管桥的IOL端口的电压为Vdut+0.65V；二极管324逆偏压而不导通。IOH电流源吸入的电流经由二极管326由Vref供应；二极管桥的IOH端口的电压为Vref-0.65V＝Vdut+0.65V。二极管322逆偏压而不导通。

图3B示意性描述从待测元件引脚吸入IOH电流的方块图。电压Vref设定为比预期待测元件输出电压低至少1.3V。二极管322导通，从待测元件引脚吸入电流IOH。二极管桥的IOH端口的电压为Vdut-0.65V；因此，二极管326逆偏压而不导通。IOL电流源提供的电流可经由二极管324由Vref吸入；二极管桥的IOL端口的电压为Vref+0.65V＝Vdut-0.65V。二极管320逆偏压而不导通。

综上所述，控制器102(图1)可独立控制每一待测元件引脚进行以下操作:(a)根据开关304的设定，判断是否应驱动引脚电路或是监控引脚；(b)如果引脚电路驱动引脚，则根据驱动器302的高/低输入的设定，判断是否引脚电路以逻辑低或是逻辑高信号驱动引脚，以及判断所驱动的电平(如果引脚电路驱动逻辑高则为VIH，如果引脚电路驱动逻辑低则为VIL)；(c)如果引脚电路监控引脚，则根据所设定的Vref电压，判断是否引脚电路耦接电流源IOL(驱动电流流入引脚)或是IOH电流源(从引脚吸入电流)，以及(藉由设定IOL以及IOH)判断电流源速率；(d)如果引脚电路监控引脚，设定测试阈值值VOL以及VOH，用以测试此待测元件驱动的电平的待测元件的逻辑低以及逻辑高电平；以及(e)为了进行交流测试，选择待测元件引脚必须符合的上升时间(T2)或是下降时间(T1)参数。通常，在交流测试中，没有电流源会连接至引脚。

在此说明，在测试过程中此配置(configuration)可频繁改变。根据动态测试模式，在一些时间片(time slot)，引脚可测试逻辑低(logic low)；而在其他时间片，引脚可测试逻辑高(logic high)。再者，在一些时间片为输入引脚而在其他时间片为输出引脚的IO引脚可根据动态测试模式交替进行驱动以及测试，

根据本发明的实施例，为了测量输入电容值，引脚电路耦接电流源至引脚，并测量Tr或是Tf。

因此，根据图3、图3A与图3B绘示的范例实施例，具有引脚电路的自动化测试设备可测试以及特征化待测元件的逻辑功能，包含特征化待测元件引脚的输入电容值，且不须增加专用电容量测电路。

可以理解的是，上述引脚电路104的结构为举例说明。本发明所揭露的技术的引脚电路不限于上述举例。在一些实施例中，例如，为了精密类比量测，额外电路可耦合至每一或是一些引脚电路。在一实施例中，二极管桥314包含以不同电路实现的相似功能。在实施例中开关304可为一机电继电器(electro-mechanical relay)或是一电子开关。

在目前专利申请案所描述的另一实施例，其揭露市售自动化测试设备(Chroma3650-EX)的范例的待测元件的输入引脚的量测方法，使用测试器的直流以及交流量测电路。Chroma在2017年公布的3650-EX-E-201709-500“SOC/ANALOG测试系统模型3650-EX”的内容，做为参考文献进行引述。

图4为根据本发明一实施例的自动化测试设备的引脚电路(PE)设定的屏幕截图400的示意图。此屏幕截图为使用者图形接口(GUI)的一部份，其让使用者能容易编程引脚电路设定。

此屏幕截图包含一可程序化驱动器402(图3所示的302)，其可驱动待测元件引脚可配置的电平VIL或是VIH(根据动态测试模式)；一开关404(图3所示的304)，其用以根据动态测试模式而连接驱动器302至待测元件引脚；VOH与VOL比较器406，其用以对待测元件引脚上的电压与可配置的VOH以及VOL数值；以及一负载单位408，包含一具有电流源IOL以及IOH(与图3的单元314、310与312相似)的二极管桥。可使用测试脚本设定所有可配置的参数VIH、VIL、VOH、VOL、IOH、IOL以及VREF；或是在图4所示的数字输入子视窗中输入所需要的数值。

根据本发明的实施例，使用者可编程自动化测试设备分别在待测元件连接时以及待测元件断开时测量引脚电压的一信号上升时间(或是其他实施例，量测下降时间)，以测量输入引脚电容值。为了测量上升时间，自动化测试设备设定VREF＝VOH+1.3V(或是更高)、IOL＝I1(例如1mA)、VIL＝0V(或其他低于VOL的适当电位)、VOL(例如0.4V)、以及VOH(例如，2.0V)。接着，在第一时间片，自动化测试设备设定开关402导通，以确保引脚从低电压开始，在第二次时间片，自动化测试设备关掉开关402。引脚上的电压上升，其上升斜率由电流源以及电容值(主要)决定。藉由重复上述测试，取样比较器406的输出的变化时间，测试器可测量引脚上电压从电压VOL至电压VOH的上升时间，并计算电容值C＝Tr*I/(VOH-VOL)。(在此说明，Tr在此范例中的定义仅包含从电压VOL升至电压VOH的信号的时间。)

时间量测可亦藉由测量待测元件引脚的下降沿(falling edge)来完成。为了测量下降时间，自动化测试设备设定VREF＝VOL-1.3V(或是更低)，IOH＝I1(例如-1mA)，VIH＝5V(或其他高于VOH的适当电位)，VOL(例如0.4V)以及VOH(例如2.0V)。在第一时间片，当自动化测试设备设定开关402导通，引脚从高电压开始。在第二时间片，引脚上的电压下降。藉由重复上述测试，对比较器406的输出的时间变化进行取样，测试器可测量引脚上电压从VOH至VOL的下降时间，以及计算电容值C＝Tf*I/(VOH-VOL)。

可以理解的是，上述屏幕截图400仅为举例说明。在其他实施例，可使用其他任何GUI编程设定VIH、VIL、VOH、VOL、IOL、IOH以及VREF的数值；或是，使用非图形化编程设定脚本。

图5为根据本发明一实施例的一自动化测试设备的直流设定的屏幕截图500。此屏幕截图包含两个设定电平指令(set level command)502以及504，用以分别设定一上升沿(上拉)以及一下降(下拉)沿。设定电平指令通常内嵌在静态配置脚本。

在图5描述的范例实施例中，设定电平指令接收8个引数：

一引脚名称引数506；

一逻辑低驱动电平引数508(“VIL”)，其可用于设定Tr量测的斜率开始电平；

一逻辑高驱动电平引数510(“VIH”)，其可用于设定Tf量测的斜率开始电平；

一逻辑低比较阈值引数512(“VOL”)；

一逻辑高比较阈值引数514(“VOH”)；

一逻辑低负载引数516(“IOL”)；

一逻辑高负载引数518(“IOH”)；以及

一二极管桥电压参考引数520(“VREF)，其可针对上升沿设定一高电平，而针对下降沿设定一低电平。

上述引数可藉由设定电平指令输入，其与本发明不相关，故在此不再赘述。

图6根据本发明一实施例的一自动化测试设备测试模式的屏幕截图600。根据图6的范例实施例，此测试模式包含一PIN_PAT部分，其中引脚名称的顺序清单定义如下。一WAVE部分(图式中的3600_WAVE)，其中定义主样本中所使用的符号，以及一主样本部分(图式中的MAIN_PAT)，其定义此样本的所有时间片中的所有引脚的编程。PIN_PAT以及WAVE为配置脚本，然而MAIN_PAT部为动态测试模式。

根据图6的范例实施例，一ATE时间片区分成6的个别可程序化“时段”。此时段的时序定义在“时序设定(timing-set)”行，其为测试设定(例如一配置脚本)的一部分，且图中没有显示应当说明的是此期间不一定互相排斥。

测试模式的WAVE部的每一行包含：

符号、或是一对小写以及大写符号。符号将用于动态测试模式中。当使用一对小写以及大写字母来表示时，小写字母表示逻辑低电平，而大写字母表示逻辑高电平。

在等号(＝)之后，6个指标用于表示在时间片的6个时段期间的引脚电路的6个状态。

额外符号信息(与本发明不相关)

每个时间片的6个时段以下称为T1～T6。T1以及T2定义为驱动时段。T3以及T4定义为从驱动切换至比较(但亦可用于定义驱动时段，与T1以及T2类似)。T5以及T6定义为比较时段(在图3的一般说明中T5以及T6也分别对应为T1以及T2)。

以下说明WAVE部份中的时段用语的定义(前6个引数):

DX：驱动，数值＝x(不在意)。引脚电路设定在此时段中不会改变(与前一时段的数值相同)。

IOFF：在此时段，引脚电路为比较器(图4的驱动器402关闭)。

ION：驱动器402开启

SX：S表示闪现(strobe)而X表示“不在意(don’t care)”。自动化测试设备在比较模式但忽视失败/通过结果(IOH以及IOL启动)。

DTP:驱动资料。根据样本部分(例如，针对a/A符号，当样本表示为“a”时驱动引脚至逻辑低，而样本表示为“A”时驱动引脚至逻辑高)，驱动0或是1。

D1:在此时段驱动逻辑“1”，不管样本数据为何。

DTP/：与DTP相似，但是所驱动的数据为反相(例如，对于大写样本符号，驱动逻辑低；对于小写样本符号，驱动逻辑高)。

h/H标号–于上述相同。

STP：比较。

测试模式的第三部分为动态样本(MAIN_PAT)。此样本包含一注解引脚表头，接着为符号行。此些行对应连续的时间片；每一行包含多个符号，其中连续符号定义对于连续引脚电路模组在此对应时间片中的样本。

在每一样本行(pattern line)的末端的符号“Super0_0”指定一时间设定，其为测试配置脚本的一部分且用以定义6个时段的时序数值。

在图6的范例实施例，自动化测试设备测量CLK引脚602上的时序。CLK引脚可假设a/A格式604或是h/H格式606，其中a/A格式604定义为:

·时段1为DTP(驱动资料)

·时段2为DX:继续驱动数据

·时段3为ION:开启驱动器402(图4)

·在时段4为DX:与时段3的内容相同而未改变

·时段5以及6为SX:进行比较但忽视比较结果(由于ION在时段T3中进行编程，所以IOL以及IOH皆关闭)；

h/H格式定义为:

·在时段1为DX:继续前一时间片的最后一时段的状态；

·在时段2为DX:继续前一状态；

·在时段3为IOFF:关闭驱动器402(图4)；

·在时段4为DX:与时段3相同而没有改变；

·在时段5为STP:数据与此样本中的符号；

·在时段6为STP/:比较数据与此样本中的符号的相反值。

屏幕截图的样本部分中，在第六时间片608中CLK引脚602(以及除了重置引脚之外的所有其他引脚)假设一“a”格式，并驱动对应引脚为0V(图5所示的引数508)。在第七时间片610期间，CLK引脚602(以及除了重置引脚之外的所有其他引脚)假设一h格式，以检查此行的逻辑值是否在时段5为逻辑低“0”而在时段6为逻辑高“1”。

接着，自动化测试设备可变化第五以及第六时段的时序，以测量在引脚以1mA电流源(图5所示的引数516)充电时引脚电压达到1V以及2V(图5所示的引数512以及514)所需的时间。

因此，根据图5与图6的范例实施例，可使用本发明的方法的实施例操作市售Chroma3650测试器可编程以测量在既定负载电流充电下的电压上升或是下降时间，以及计算待测元件的任何输入引脚的电容值。

图4至图6所示的Chroma 3650自动化测试设备以及Chroma 3650的屏幕截图的多个单位的设定以及编程设定仅为清楚解释概念的。其他实施例可使用其他任何适当的设定编程以及屏幕截图。上述设定以及编程适用于Chroma测试器；可根据其他测试器的硬件设定以及编程接口可改变其他测试器的设定以及编程，也可应用不同的屏幕截图。

引脚电路104(图1)可为一单一集成电路、多个集成电路的集合、多芯片载体或是一印刷电路板。在一些实施例中，引脚电路群组或是所有引脚电路可聚集在相同的实体物件中(例如在一单一集成电路中)。

自动化测试设备100的一部分，例如控制器102，可用硬件、软件或是硬件以及软件的组合来实现。控制器102及/或引脚电路104可为一现场可编程逻辑门阵列(FPGA)、一专用集成电路(ASIC)、或是现场可编程逻辑门阵列以及应用导向集成电路的组合。

在一些实施例中，控制器102包含一通用可编程处理器，其可用软件编程以执行本发明所描述的功能。此软件可透过电子信号形式下载至处理器，或者例如，软件可储存在非暂时性有形媒体，例如磁性存储器、光学存储器、或是电子存储器。

虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求范围所界定者为准。

Claims (9)

1.一种测量电子元件的一引脚的一输入电容值的方法，其特征在于，包含：

使用一包含引脚电路的测试器，在该引脚与该引脚电路断开时取得一第一电容量测值，以及在该引脚连接至该引脚电路时取得一第二电容量测值；以及

根据该第一电容量测值及该第二电容量测值计算该引脚的该输入电容值。

2.如权利要求1所述的方法，其特征在于，取得该第一电容量测值及该第二电容量测值的每一个步骤包含:

使用一电流源以至少一预先定义电流驱动该引脚电路，以及测量该引脚电路对应该至少一预先定义电流而产生的至少一电压。

3.如权利要求2所述的方法，其特征在于，该至少一电压包含至少二电压，其中计算该输入电容值的步骤包含:

从该至少一电压推导出一随时间变化的电压斜率，以及根据该电压斜率计算该输入电容值。

4.如权利要求1所述的方法，其特征在于，取得该第一电容量测值及该第二电容量测值的步骤包含:

在取得该第一电容量测值之前提示一使用者将该引脚与该引脚电路断开，以及在取得该第二电容量测值之前提示该使用者连接该引脚以及该引脚电路。

5.一种测量电子元件的一引脚的一输入电容值的装置，其特征在于，包含：

多个引脚电路，连接至该引脚；以及

一控制器，在该引脚与该引脚电路断开时取得一第一电容量测值，以及在该引脚连接至该引脚电路时取得一第二电容量测值，以及根据该第一电容量测值及该第二电容量测值计算该引脚的该输入电容值。

6.如权利要求5所述的装置，其特征在于，更包含一电流源，其中该控制器藉由指示一电流源以至少一预先定义电流驱动该引脚电路，以及测量该引脚电路回应该电流而产生的至少一电压，以取得该第一电容量测值及该第二电容量测值的每一个。

7.如权利要求6所述的装置，其特征在于，该至少一电压包含至少二电压，其中该控制器从该电压推导出一随时间变化的电压斜率，以及根据该电压斜率计算该输入电容值。

8.如权利要求5所述的装置，其特征在于，在取得该第一电容量测值之前，该控制器提示一使用者将该引脚与该引脚电路断开，以及在取得该第二电容量测值之前，该控制器提示该使用者连接该引脚以及该引脚电路。

9.一种计算机软件产品，其特征在于，用以测量电子元件的一引脚的一输入电容值，该计算机软件产品包含一实体非暂态电脑可读媒体，用以储存程序指令，当耦接于连接至该引脚的引脚电路的处理器读取该程序指令时，该处理器执行:

在该引脚与该引脚电路断开时取得一第一电容量测值，以及在该引脚连接至该引脚电路时取得一第二电容量测值；以及

根据该第一电容量测值及该第二电容量测值计算该引脚的该输入电容值。

Images