CN112382658A - 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法 - Google Patents

具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法 Download PDF

Info

Publication number
CN112382658A
CN112382658A CN202010890066.8A CN202010890066A CN112382658A CN 112382658 A CN112382658 A CN 112382658A CN 202010890066 A CN202010890066 A CN 202010890066A CN 112382658 A CN112382658 A CN 112382658A
Authority
CN
China
Prior art keywords
oxide layer
conduction type
region
dielectric oxide
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010890066.8A
Other languages
English (en)
Other versions
CN112382658B (zh
Inventor
章文通
朱旭晗
祖健
乔明
李肇基
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN202010890066.8A priority Critical patent/CN112382658B/zh
Publication of CN112382658A publication Critical patent/CN112382658A/zh
Application granted granted Critical
Publication of CN112382658B publication Critical patent/CN112382658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型源端重掺杂区，第二导电类型漂移区、第二导电类型阱区、第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层、第二介质氧化层、第三介质氧化层，多晶硅电极、控制栅多晶硅电极，源极金属，漏极金属，金属条；第一介质氧化层与同源极相连的多晶硅电极形成纵向场板，平行插入第二导电类型漂移区，形成阶梯状排列的纵向场板阵列。纵向场板呈阶梯状分布，优化了硅层表面电场，提高了器件耐压，且对电流的限制效果减弱，进一步降低了器件的比导通电阻，多晶硅电极与源极相连，降低了器件的栅漏电容。

Description

具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
技术领域
本发明属于功率半导体领域，主要提出了一种具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法。
背景技术
功率半导体器件由于具有输入阻抗高、损耗低、开关速度快、安全工作区宽等特性，已被广泛应用于消费电子、计算机及外设、网络通信，电子专用设备与仪器仪表、汽车电子、 LED显示屏以及电子照明等多个方面。横向器件由于源极、栅极、漏极都在芯片表面，易于通过内部连接与其他器件及电路集成，被广泛运用于功率集成电路中。横向器件设计中，要求器件具有高的击穿电压，低的比导通电阻。较高的击穿电压需要器件有较长的漂移区长度和较低的漂移区掺杂浓度，但这也导致了器件的比导通电阻增大。为了缓解击穿电压与比导通电阻之间的矛盾关系，本发明根据MIS结构与垂直场板结构的工作机理，提出了一种具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法。所述器件较常规横向器件具有更高的击穿电压、更低的比导通电阻和更小的栅漏电容，其制造方法也较为简单。
发明内容
本发明针对背景技术中存在的问题，将纵向场板引入到体硅器件中，提出一种具有阶梯分立屏蔽槽的低栅电荷器件新结构，该结构能进一步提高器件耐压，降低比导，降低栅漏电容。
为实现上述发明目的，本发明技术方案如下：
一种具有阶梯分立屏蔽槽的低栅电荷器件，包括：第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型源端重掺杂区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型源端重掺杂区23，第二导电类型漏端重掺杂区24，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，多晶硅电极41、控制栅多晶硅电极42，源极金属51，漏极金属52，金属条53；
其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区 21的右侧，第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23位于第一导电类型阱区12中，源极金属51位于第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区 23的上表面；第二导电类型漏端重掺杂区24位于第一导电类型阱区22中，漏极金属52位于第二导电类型漏端重掺杂区24的上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且左端与第二导电类型源端重掺杂区23相接触，右端与第二导电类型漂移区21相接触；第三介质氧化层33位于第二介质氧化层32与第二导电类型漏端重掺杂区24之间的第二导电类型漂移区21的上表面；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第三介质氧化层33的上表面；第一介质氧化层31与多晶硅电极41组成纵向场板结构，沿x方向平行插入第二导电类型漂移区21，纵向场板在z方向上以一定数量为一组紧密排列，x方向上的长度依次减小或增大，形成阶梯状排列的纵向场板阵列，所有纵向场板的多晶硅电极41通过通孔与金属条53连接，并与源极金属51相连。每组阶梯状纵向场板阵列之间留有硅层，作为导电路径。
作为优选方式，通过控制槽间距，使得每组阶梯状纵向场板阵列的槽壁生长氧化层时完全消耗槽间硅层，相邻槽的槽壁氧化层相互接触，没有间隙。
作为优选方式，纵向场板深度小于第二导电类型漂移区21结深，使得槽底也存在导电路径。
作为优选方式，所述第一导电类型阱区12和纵向场板阵列之间的硅层通过注入形成第二导电类型掺杂条25。
作为优选方式，所述纵向场板阵列中x方向上长度最大的一列场板之间留有一段矩形的硅层，并通过注入形成第二导电类型掺杂条25。
作为优选方式，所述第二导电类型漂移区21引入浓度沿x方向线性变化的掺杂区，掺杂浓度从第一导电类型阱区12至第二导电类型阱区22逐渐增加。
作为优选方式，所述纵向场板的表面，通过槽壁倾斜注入、槽底注入形成围绕纵向场板一圈的第二导电类型掺杂条25。
作为优选方式，所述纵向场板分布在漂移区z方向的两端且长度最长，中间为长度逐渐减小的分立的介质槽相连形成的介质层。
本发明还提供一种所述具有阶梯分立屏蔽槽的低栅电荷器件的制造方法，包括如下步骤：
步骤1：选择第一导电类型半导体衬底11；
步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区21；
步骤3：选择深槽间距，通过光刻以及刻蚀形成深槽；
步骤4：在深槽内形成第一介质氧化层31，且一组纵向场板阵列中相邻槽壁氧化层生长时完全消耗槽间硅层，氧化层相互接触；
步骤5：淀积多晶并刻蚀至硅平面，形成多晶硅电极41；
步骤6：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，再离子注入第二导电类型杂质并推结，形成第二导电类型阱区22；
步骤7：形成第二介质氧化层32，再形成第三介质氧化层33；
步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42；
步骤9：离子注入形成第一导电类型源端重掺杂区13,第二导电类型源端重掺杂区23与第二导电类型漏端重掺杂区24；
步骤10：刻蚀第三介质氧化层33形成接触孔，接着淀积并刻蚀源极金属51、漏极金属 52、金属条53。
作为优选方式，步骤2中通过离子注入并推结形成的第二导电类型漂移区21通过外延的方法得到；并且/或者步骤6中通过离子注入并推结而得到的第一导电类型阱区12与第二导电类型阱区22，通过多次不同能量的注入并激活来形成；并且/或者所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。
进一步的，所提出的纵向场板阵列可以应用于体硅器件、SOI器件以及IGBT等常见器件的漂移区中。
本发明的有益效果为：在器件的第二导电类型漂移区21中引入由第一介质氧化层31和多晶硅电极41构成的纵向场板结构，辅助耗尽漂移区，从而使得漂移区浓度增大，提高器件耐压并降低器件的比导通电阻。纵向场板通过与源极相连，降低了器件的栅漏电容。
附图说明
图1为实施例1的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图；
图2中的(1)、(2)分别为实施例1的具有阶梯分立屏蔽槽的低栅电荷器件结构俯视图与AA’剖面图；
图3为实施例2的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图；
图4为实施例3的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图；
图5为实施例4的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图；
图6为实施例5的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图；
图7为实施例6的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图；
图8为实施例7的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图；
图9(a)-9(j)为实施例1所述器件的工艺流程示意图；
11为第一导电类型半导体衬底、12为第一导电类型阱区、13为第一导电类型源端重掺杂区，21为第二导电类型漂移区、22为第二导电类型阱区、23为第二导电类型源端重掺杂区，24为第二导电类型漏端重掺杂区，31为第一介质氧化层、32为第二介质氧化层、33为第三介质氧化层，41为多晶硅电极、42为控制栅多晶硅电极，51为源极金属，52为漏极金属，53为金属条。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种具有阶梯分立屏蔽槽的低栅电荷器件，包括：
第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型源端重掺杂区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型源端重掺杂区23，第二导电类型漏端重掺杂区24，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，多晶硅电极41、控制栅多晶硅电极42，源极金属51，漏极金属52，金属条53；
其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区 21的右侧，第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23位于第一导电类型阱区12中，源极金属51位于第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区 23的上表面；第二导电类型漏端重掺杂区24位于第一导电类型阱区22中，漏极金属52位于第二导电类型漏端重掺杂区24的上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且左端与第二导电类型源端重掺杂区23相接触，右端与第二导电类型漂移区21相接触；第三介质氧化层33位于第二介质氧化层32与第二导电类型漏端重掺杂区24之间的第二导电类型漂移区21的上表面；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第三介质氧化层33的上表面；第一介质氧化层31与多晶硅电极41组成纵向场板结构，沿x方向平行插入第二导电类型漂移区21，纵向场板在z方向上以一定数量为一组紧密排列，x方向上的长度依次减小或增大，形成阶梯状排列的纵向场板阵列，所有纵向场板的多晶硅电极41通过通孔与金属条53连接，并与源极金属51相连。每组阶梯状纵向场板阵列之间留有硅层，作为导电路径。
通过控制槽间距，使得每组阶梯状纵向场板阵列的槽壁生长氧化层时完全消耗槽间硅层，相邻槽的槽壁氧化层相互接触，没有间隙。
纵向场板深度小于第二导电类型漂移区21结深，使得槽底也存在导电路径。
本实施例中，所述一组纵向场板阵列的个数为3。
其基本工作原理如下：以第一导电类型半导体材料为P型为例，在栅极偏置电压Vg为0 时，第二导电类型漂移区21与第一导电类型阱区12以及第一导电类型半导体衬底11构成的PN结在反向电压Vd作用下开始耗尽，由于漂移区21体内引入纵向场板，起到辅助耗尽漂移区21的作用，可以有效增加漂移区的掺杂浓度，降低器件的比导通电阻。纵向场板呈阶梯状分布，优化了硅层表面电场，提高了器件耐压。当栅极偏置电压Vg大于阈值电压时，第一导电类型阱区12靠近第二介质氧化层32的表面出现反型层电子，在漏端偏置电压Vd的作用下，电子沿纵向场板阵列间的硅层以及槽底硅层从源极向漏极移动。纵向场板阵列呈阶梯状分布，对电流的限制效果减弱，进一步降低了器件的比导通电阻。由于纵向场板的多晶硅电极41通过金属条52与源极金属51相连，减小了栅漏交叠，降低了器件的栅漏电容。综上所述，本发明所提出的具有纵向场板的横向器件具有更高的耐压、更低的比导通电阻和更低的栅漏电容，即更低的开关损耗。
如图9所示，为本发明实施例1的工艺流程示意图，具体包括以下步骤：
步骤1：选择第一导电类型半导体衬底，如图9(a)所示；
步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区21，如图9(b)所示；
步骤3：选择深槽间距，通过光刻以及刻蚀形成深槽，如图9(c)所示，图9(c)中的(1)为 AA’剖面图，图9(c)中的(2)为俯视图；
步骤4：在深槽内形成第一介质氧化层31，且一组纵向场板阵列中相邻槽壁氧化层生长时完全消耗槽间硅层，氧化层相互接触，如图9(d)所示，图9(d)中的(1)为AA’剖面图，图9(d) 中的(2)为俯视图；
步骤5：淀积多晶并刻蚀至硅平面，形成多晶硅电极41，如图9(e)所示，图9(e)中的(1) 为AA’剖面图，图9(e)中的(2)为俯视图；
步骤6：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，再离子注入第二导电类型杂质并推结，形成第二导电类型阱区22，如图9(f)所示，图9(f)中的(1)为正视图，图9(f)中的(2)为AA’剖面图，图9(f)中的(3)为俯视图；
步骤7：形成第二介质氧化层32，再形成第三介质氧化层33，如图9(g)所示，图9(g)中的(1)为正视图，图9(g)中的(2)为AA’剖面图，图9(g)中的(3)为俯视图；
步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42，如图9(h)；
步骤9：注入形成第一导电类型源端重掺杂区13、第二导电类型源端重掺杂区23与第二导电类型漏端重掺杂区24，如图9(i)，图9(i)中的(1)为正视图，图9(i)中的(2)为俯视图；
步骤10：刻蚀第三介质氧化层33形成接触孔，接着淀积并刻蚀源极金属51、漏极金属 52与金属条53，并且金属条53与源极金属51相连，如图9(j)所示。
需要注意的是：
步骤2中通过注入并推结形成的第二导电类型漂移区21也可以通过外延的方法得到；
步骤3中深槽间距的大小由步骤四中生长氧化层的厚度而决定，以保证相邻的槽壁氧化层相互接触不留间隙。
步骤6中通过注入并推结而得到的第一导电类型阱区12与第二导电类型阱区22，也可以通过多次不同能量的高能注入并激活来形成；
步骤7中热生长得到的第二介质氧化层32与三介质氧化层33也可以通过淀积并刻蚀得到。
实施例2
如图3所示，为实施例2的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图，本例与实施例1的结构不同之处在于，所述第一导电类型阱区12和纵向场板阵列之间的硅层通过注入形成第二导电类型掺杂条25，能够进一步减小第一导电类型阱区12和纵向场板阵列之间的局部导通电阻，其工作原理与实施例1基本相同。
实施例3
如图4所示，为实施例3的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图，本例与实施例1的结构不同之处在于，所述纵向场板阵列中x方向上长度最大的一列场板之间留有一段矩形的硅层，并通过高能注入形成第二导电类型掺杂条25，能够在保证耐压不变的情况下进一步减小器件的导通电阻，其工作原理与实施例1基本相同。
实施例4
如图5所示，为实施例4的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图，本例与实施例1的结构不同之处在于，所述第二导电类型漂移区21引入浓度沿x方向线性变化的掺杂区，掺杂浓度从第一导电类型阱区12至第二导电类型阱区22逐渐增加，优化了漂移区21表面电场，使得器件击穿电压增大，其工作原理与实施例1基本相同。
实施例5
如图6所示，为实施例5的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图，本例与实施例1的结构不同之处在于，所述纵向场板的表面，通过槽壁倾斜注入、槽底注入形成围绕纵向场板一圈的第二导电类型掺杂条25，本例中第二导电类型掺杂条25在纵向浮空场板表面引入低阻导电通路，进一步降低器件电阻，提高器件电流，其工作原理与实施例1基本相同。
实施例6
如图7所示，为实施例6的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图，本例与实施例1的结构不同之处在于，所述纵向场板分布在漂移区z方向的两端且长度最长，中间为长度逐渐减小的分立的介质槽相连形成的介质层。通过缩小槽的宽度，使得生长的槽壁氧化层完全填充槽间空隙，形成介质槽。长度渐变的介质槽，调节了多晶硅电极表面的氧化层厚度，优化了器件表面电场，使得耐压增大，其工作原理与实施例1基本相同。
实施例7
如图8所示，为实施例7的具有阶梯分立屏蔽槽的低栅电荷器件结构示意图，本例与实施例1的结构不同之处在于，所述器件为SOI器件而不是体硅器件，浮空场板均匀分布在第二导电类型漂移区21中，其工作原理与实施例1基本相同。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种具有阶梯分立屏蔽槽的低栅电荷器件，其特征在于包括：第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型源端重掺杂区(13)，第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型源端重掺杂区(23)，第二导电类型漏端重掺杂区(24)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)，多晶硅电极(41)、控制栅多晶硅电极(42)，源极金属(51)，漏极金属(52)，金属条(53)；
其中，第二导电类型漂移区(21)位于第一导电类型半导体衬底(11)上方，第一导电类型阱区(12)位于第二导电类型漂移区(21)的左侧，第二导电类型阱区(22)位于第二导电类型漂移区(21)的右侧，第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)位于第一导电类型阱区(12)中，源极金属(51)位于第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)的上表面；第二导电类型漏端重掺杂区(24)位于第一导电类型阱区(22)中，漏极金属(52)位于第二导电类型漏端重掺杂区(24)的上表面；第二介质氧化层(32)位于第一导电类型阱区(12)上方，并且左端与第二导电类型源端重掺杂区(23)相接触，右端与第二导电类型漂移区(21)相接触；第三介质氧化层(33)位于第二介质氧化层(32)与第二导电类型漏端重掺杂区(24)之间的第二导电类型漂移区(21)的上表面；控制栅多晶硅电极(42)覆盖在第二介质氧化层(32)的上表面并部分延伸至第三介质氧化层(33)的上表面；第一介质氧化层(31)与多晶硅电极(41)组成纵向场板结构，沿x方向平行插入第二导电类型漂移区(21)，纵向场板在z方向上以一定数量为一组紧密排列，x方向上的长度依次减小或增大，形成阶梯状排列的纵向场板阵列，所有纵向场板的多晶硅电极(41)通过通孔与金属条(53)连接，并与源极金属(51)相连；每组阶梯状纵向场板阵列之间留有硅层，作为导电路径。
2.根据权利要求1所述的一种具有阶梯分立屏蔽槽的低栅电荷器件，其特征在于：通过控制槽间距，使得每组阶梯状纵向场板阵列的槽壁生长氧化层时完全消耗槽间硅层，相邻槽的槽壁氧化层相互接触，没有间隙。
3.根据权利要求1所述的一种具有阶梯分立屏蔽槽的低栅电荷器件，其特征在于：纵向场板深度小于第二导电类型漂移区(21)结深，使得槽底也存在导电路径。
4.根据权利要求1所述的一种具有阶梯分立屏蔽槽的低栅电荷器件，其特征在于：所述第一导电类型阱区(12)和纵向场板阵列之间的硅层通过注入形成第二导电类型掺杂条(25)。
5.根据权利要求1所述的一种具有阶梯分立屏蔽槽的低栅电荷器件，其特征在于：所述纵向场板阵列中x方向上长度最大的一列场板之间留有一段矩形的硅层，并通过注入形成第二导电类型掺杂条(25)。
6.根据权利要求1所述的一种具有阶梯分立屏蔽槽的低栅电荷器件，其特征在于：所述第二导电类型漂移区(21)引入浓度沿x方向线性变化的掺杂区，掺杂浓度从第一导电类型阱区(12)至第二导电类型阱区(22)逐渐增加。
7.根据权利要求1所述的一种具有阶梯分立屏蔽槽的低栅电荷器件，其特征在于：所述纵向场板的表面，通过槽壁倾斜注入、槽底注入形成围绕纵向场板一圈的第二导电类型掺杂条(25)。
8.根据权利要求1所述的一种具有阶梯分立屏蔽槽的低栅电荷器件，其特征在于：所述纵向场板分布在漂移区z方向的两端且长度最长，中间为长度逐渐减小的分立的介质槽相连形成的介质层。
9.权利要求1至8任意一项所述具有阶梯分立屏蔽槽的低栅电荷器件的制造方法，其特征在于包括如下步骤：
步骤1：选择第一导电类型半导体衬底(11)；
步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区(21)；
步骤3：选择深槽间距，通过光刻以及刻蚀形成深槽；
步骤4：在深槽内形成第一介质氧化层(31)，且一组纵向场板阵列中相邻槽壁氧化层生长时完全消耗槽间硅层，氧化层相互接触；
步骤5：淀积多晶并刻蚀至硅平面，形成多晶硅电极(41)；
步骤6：离子注入第一导电类型杂质并推结，形成第一导电类型阱区(12)，再离子注入第二导电类型杂质并推结，形成第二导电类型阱区(22)；
步骤7：形成第二介质氧化层(32)，再形成第三介质氧化层(33)；
步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极(42)；
步骤9：离子注入形成第一导电类型源端重掺杂区(13),第二导电类型源端重掺杂区(23)与第二导电类型漏端重掺杂区(24)；
步骤10：刻蚀第三介质氧化层(33)形成接触孔，接着淀积并刻蚀源极金属(51)、漏极金属(52)、金属条(53)。
10.根据权利要求9所述的一种制造方法，其特征在于：步骤2中通过离子注入并推结形成的第二导电类型漂移区(21)通过外延的方法得到；并且/或者步骤6中通过离子注入并推结而得到的第一导电类型阱区(12)与第二导电类型阱区(22)，通过多次不同能量的注入并激活来形成；并且/或者所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。
CN202010890066.8A 2020-08-28 2020-08-28 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法 Active CN112382658B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010890066.8A CN112382658B (zh) 2020-08-28 2020-08-28 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010890066.8A CN112382658B (zh) 2020-08-28 2020-08-28 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法

Publications (2)

Publication Number Publication Date
CN112382658A true CN112382658A (zh) 2021-02-19
CN112382658B CN112382658B (zh) 2021-08-24

Family

ID=74586634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010890066.8A Active CN112382658B (zh) 2020-08-28 2020-08-28 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112382658B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078066A (zh) * 2021-03-30 2021-07-06 电子科技大学 一种分离栅功率mosfet器件的制造方法
CN113394291A (zh) * 2021-04-29 2021-09-14 电子科技大学 横向功率半导体器件
CN113594254A (zh) * 2021-07-29 2021-11-02 上海华虹宏力半导体制造有限公司 改善跨导的ldmos器件结构
CN114823856A (zh) * 2022-04-26 2022-07-29 电子科技大学 一种高压集成功率半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100264486A1 (en) * 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
JP2014060298A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置およびその製造方法
CN107845675A (zh) * 2017-10-30 2018-03-27 济南大学 带有宽度渐变型场板的横向双扩散金属氧化物半导体场效应管
CN109192778A (zh) * 2018-08-01 2019-01-11 长沙理工大学 一种具有双纵向场板的分离栅槽型功率器件
CN110459599A (zh) * 2019-08-31 2019-11-15 电子科技大学 具有深埋层的纵向浮空场板器件及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100264486A1 (en) * 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
JP2014060298A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置およびその製造方法
CN107845675A (zh) * 2017-10-30 2018-03-27 济南大学 带有宽度渐变型场板的横向双扩散金属氧化物半导体场效应管
CN109192778A (zh) * 2018-08-01 2019-01-11 长沙理工大学 一种具有双纵向场板的分离栅槽型功率器件
CN110459599A (zh) * 2019-08-31 2019-11-15 电子科技大学 具有深埋层的纵向浮空场板器件及制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078066A (zh) * 2021-03-30 2021-07-06 电子科技大学 一种分离栅功率mosfet器件的制造方法
CN113394291A (zh) * 2021-04-29 2021-09-14 电子科技大学 横向功率半导体器件
CN113594254A (zh) * 2021-07-29 2021-11-02 上海华虹宏力半导体制造有限公司 改善跨导的ldmos器件结构
CN113594254B (zh) * 2021-07-29 2024-01-23 上海华虹宏力半导体制造有限公司 改善跨导的ldmos器件结构
CN114823856A (zh) * 2022-04-26 2022-07-29 电子科技大学 一种高压集成功率半导体器件及其制造方法
CN114823856B (zh) * 2022-04-26 2023-10-27 电子科技大学 一种高压集成功率半导体器件及其制造方法

Also Published As

Publication number Publication date
CN112382658B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
CN110459599B (zh) 具有深埋层的纵向浮空场板器件及制造方法
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
CN111816707B (zh) 消除体内曲率效应的等势降场器件及其制造方法
CN112164719B (zh) 具有等势浮空槽的低阻器件及其制造方法
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
TWM516231U (zh) 具有平面狀通道的垂直功率金氧半場效電晶體
WO2011039888A1 (ja) 半導体装置
CN114823872B (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
CN110518059B (zh) 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法
CN114188410A (zh) 屏蔽栅沟槽型功率mosfet器件
CN113658999B (zh) 具有无结终端技术功率半导体器件及制造方法和应用
CN113659009B (zh) 体内异性掺杂的功率半导体器件及其制造方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN116978928A (zh) 一种基于有源耗尽机理的功率半导体器件及制造方法
CN110416309B (zh) 一种超结功率半导体器件及其制作方法
CN114843346B (zh) 低阻沟槽型碳化硅晶体管及其制造方法
CN107046062B (zh) 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管
CN110212026A (zh) 超结mos器件结构及其制备方法
CN115050811A (zh) 一种沟槽型功率半导体器件及其制造方法
CN115148826A (zh) 一种深沟槽碳化硅jfet结构的制作方法
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN113659008A (zh) 具有电场钳位层的匀场器件及其制造方法和应用
CN210156383U (zh) 一种超结功率半导体器件
CN110444591B (zh) 具有低比导通电阻的槽型器件及其制造方法
CN113690301B (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant