CN112382623B - 电子装置的线路 - Google Patents

电子装置的线路 Download PDF

Info

Publication number
CN112382623B
CN112382623B CN202011268344.2A CN202011268344A CN112382623B CN 112382623 B CN112382623 B CN 112382623B CN 202011268344 A CN202011268344 A CN 202011268344A CN 112382623 B CN112382623 B CN 112382623B
Authority
CN
China
Prior art keywords
layer
conductive layer
circuit
buffer layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011268344.2A
Other languages
English (en)
Other versions
CN112382623A (zh
Inventor
杜振源
陈惠军
林岱佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN112382623A publication Critical patent/CN112382623A/zh
Application granted granted Critical
Publication of CN112382623B publication Critical patent/CN112382623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种电子装置的线路。电子装置的线路形成于基板上，并包括缓冲层、导电层与修饰层。缓冲层形成于基板上。导电层形成于缓冲层上，其中导电层的电阻率小于缓冲层的电阻率。修饰层形成于基板上，并覆盖导电层的上表面与侧边，其中修饰层的标准还原电位大于缓冲层与导电层其中至少一个的标准还原电位。

Description

电子装置的线路
技术领域
本发明涉及一种电子装置，尤其涉及一种电子装置的线路。
背景技术
目前一些电子装置，例如显示器，会具有多条线路来传输电信号，以使电子装置能正常运作。然而，上述电子装置的线路在制造过程中因受到工艺因素的影响而难免会有缺陷，进而导致线路出现像是短路等不好的状况，以至于线路的良率不容易再进一步地提升。
发明内容
本发明提出一种电子装置的线路，其利用修饰层可帮助修补表面的缺陷。
本发明至少一实施例所提供的电子装置的线路形成于基板上，并包括缓冲层、第一导电层与修饰层。缓冲层形成于基板上。第一导电层形成于缓冲层上，其中第一导电层的电阻率小于缓冲层的电阻率。修饰层形成于基板上，并覆盖第一导电层的上表面与第一导电层的侧边，其中修饰层的标准还原电位大于缓冲层与第一导电层其中至少一个的标准还原电位。
在本发明至少一实施例中，上述基板的内表面、缓冲层的侧边与第一导电层的下表面形成空腔，其中空腔从第一导电层的侧边沿着基板的内表面而延伸至缓冲层的侧边，而修饰层还从第一导电层的侧边填入于空腔中。
在本发明至少一实施例中，上述修饰层的厚度介于10纳米至100纳米之间。
在本发明至少一实施例中，上述电子装置的线路还包括绝缘层与第二导电层。绝缘层形成于基板上，并覆盖修饰层。第二导电层形成于绝缘层上，并与修饰层至少部分重叠。
在本发明至少一实施例中，上述修饰层的标准还原电位大于缓冲层与第一导电层每一个的标准还原电位，且修饰层还覆盖缓冲层的侧边。
在本发明至少一实施例中，上述线路为薄膜晶体管的电极、电容结构的电极或信号线。
本发明另一实施例所提供的电子装置的线路形成于基板上，并包括缓冲层、第一导电层与修饰层。缓冲层形成于基板上。第一导电层形成于缓冲层上，其中第一导电层的电阻率小于缓冲层的电阻率。基板的内表面、缓冲层的侧边与第一导电层的下表面形成空腔，而空腔从第一导电层的侧边沿着基板的内表面而延伸至缓冲层的侧边。修饰层形成于基板上，并填入空腔中，其中修饰层的标准还原电位大于缓冲层与第一导电层其中至少一个的标准还原电位。
在本发明至少一实施例中，上述修饰层的标准还原电位大于缓冲层的标准还原电位，小于第一导电层的标准还原电位。
由于上述修饰层能填满上述空腔，因此修饰层能修补缓冲层与第一导电层之间的表面，以使缓冲层与第一导电层之间的表面变的较为平整，以降低后续工艺所造成的不良影响，进而提升良率。
附图说明
图1是本发明至少一实施例的电子装置的线路的剖面示意图。
图2是本发明另一实施例的电子装置的线路的剖面示意图。
附图标记如下：
10：基板
11：内表面
100、200：线路
111：第一导电层
111d：下表面
111s、120s：侧边
111t、120t、130t：厚度
111u：上表面
112：第二导电层
120；缓冲层
130、230：修饰层
140：绝缘层
C1：空腔
具体实施方式
在以下的内文中，为了清楚呈现本案的技术特征，附图中的元件(例如层、膜、基板以及区域等)的尺寸(例如长度、宽度、厚度与深度)会以不等比例的方式放大。因此，下文实施例的说明与解释不受限于附图中的元件所呈现的尺寸与形状，而应涵盖如实际工艺及/或公差所导致的尺寸、形状以及两者的偏差。例如，附图所示的平坦表面可以具有粗糙及/或非线性的特征，而附图所示的锐角可以是圆的。所以，本案附图所呈示的元件主要是用于示意，并非旨在精准地描绘出元件的实际形状，也非用于限制本案的权利要求。
其次，本案内容中所出现的“约”、“近似”或“实质上”等这类用字不仅涵盖明确记载的数值与数值范围，而且也涵盖发明所属技术领域中技术人员所能理解的可允许偏差范围，其中此偏差范围可由测量时所产生的误差来决定，而此误差例如是起因于测量系统或工艺条件两者的限制。此外，“约”可表示在上述数值的一个或多个标准偏差内，例如±30％、±20％、±10％或±5％内。本案文中所出现的“约”、“近似”或“实质上”等这类用字可依光学性质、蚀刻性质、机械性质或其他性质来选择可以接受的偏差范围或标准偏差，并非单以一个标准偏差来套用以上光学性质、蚀刻性质、机械性质以及其他性质等所有性质。
图1是本发明至少一实施例的电子装置的线路的剖面示意图。请参阅图1，线路100可应用于电子装置，其例如是手机、电脑、电脑周边装置或家电用品等，其中此电脑周边装置可以是输入装置、输出装置或输入/输出装置，例如鼠标、键盘、事务机、随身碟、显示器及触控垫。
当线路100应用于显示器时，显示器可具有显示面板，而线路100可为显示面板内的子像素的一部分。举例而言，上述子像素可具有薄膜晶体管，其中薄膜晶体管电性连接多条信号线，其包括扫描线与数据线。线路100可以是薄膜晶体管的电极或信号线。
具体而言，线路100可以是薄膜晶体管的栅极、源极与漏极其中至少一个。当线路100为信号线时，线路100可以是显示面板内的扫描线、数据线、读取线、连接线与触控线其中至少一个，其中连接线可为显示区外的信号线。此外，线路100也可以是电容结构的上电极或下电极，其中此电容结构例如是液晶显示面板的储存电容。
线路100形成于基板10上，并且位于基板10的内表面11(即图1所示的基板10上表面)上。基板10可以是玻璃板或半导体晶片。或者，基板10也可以是具有膜层的复合板材，其中基板10的内表面11可以是膜层的表面，而此膜层可以是绝缘层。此外，上述膜层可以是单一膜层(single layer)或多层膜(multilayer)。
以线路100为显示面板的线路为例，基板10可包括玻璃板与绝缘层(玻璃板与绝缘层皆未示出)。绝缘层形成于玻璃板上，且可以是由氧化硅或氮化硅等无机材料所形成，而线路100可以形成于此绝缘层上。当然，在其他显示面板中，线路100也可以直接形成于玻璃板上。由此可知，线路100可直接形成于单一材料所构成的板材上，例如玻璃板或半导体晶片。或者，线路100也可形成于复合板材的膜层上，其中此膜层例如是绝缘层。
线路100包括第一导电层111与缓冲层120，其中缓冲层120形成于基板10的内表面11上，而第一导电层111形成于缓冲层120上。在图1所示的实施例中，缓冲层120可以被夹置在基板10与第一导电层111之间，并接触基板10与第一导电层111，但本发明不以此特征为限制。第一导电层111的电阻率小于缓冲层120的电阻率，其中这里所述的电阻率是指20℃时的电阻率，其单位为欧姆·公尺(Ω·m)。
具体而言，在本实施例中，第一导电层111的材料的电阻率可小于100纳米欧姆·公尺(nΩ·m(20℃))，较佳地，小于30纳米欧姆·公尺(20℃)。例如，第一导电层111的主成分材料为铝、金、铜或银等金属材料，或是铝铜合金等合金材料。缓冲层120的材料的电阻率可大于30或100纳米欧姆·公尺，而缓冲层120的主成分材料为金属或合金，例如钽、钛、铬、钼、镍、钨或铬镍合金等。
缓冲层120的材料也可包括上述金属的盐类，例如金属氧化物。具体而言，缓冲层120可采用物理气相沉积(Physical Vapor Deposition，PVD)而形成，而在缓冲层120刚形成好之后，缓冲层120在其表面的一部分会因为接触空气而氧化，进而形成氧化物层。或者，缓冲层120在其表面的一部分因为后续工艺的影响而形成金属盐类膜层。例如，缓冲层120的表面因与蚀刻剂、光刻胶脱膜剂或其他化学药剂或气体反应而形成金属盐类膜层。
同理，第一导电层111的材料不仅可以包括上述金属材料或合金材料，而且也可以包括上述金属的盐类，例如金属氧化物，其中此金属的盐类的形成方式可以相同或相似于前述缓冲层120金属盐类的形成方式。也就是说，第一导电层111的金属盐类材料可以是因为接触空气或是受后续工艺影响(例如与化学药剂或气体反应)而形成。
虽然第一导电层111与缓冲层120可含有金属盐类，但由于第一导电层111与缓冲层120两者主成分为金属或合金材料，且上述金属盐类所形成的膜层通常很薄，因此第一导电层111与缓冲层120仍可导电，并能传输电信号。
在本发明的一较佳实施例中，第一导电层111的材料为铜金属材料或主成份为铜的合金(例如铝铜合金)，而缓冲层120的材料为钼金属材料或主成份为钼的合金，其中缓冲层120的材料还可以包括钼的盐类，例如氧化钼。不过，在其他实施例中，第一导电层111的材料可为金、银或铝，或是以这些金属为主成分的合金材料，或是其他金属或合金材料。因此，第一导电层111与缓冲层120两者的材料不以铜(包括以铜为主成分的合金)与钼(包括以钼为主成分的合金)为限制。
线路100还包括修饰层130，其中修饰层130形成于基板10上，并覆盖第一导电层111的上表面111u与侧边111s。以图1为例，修饰层130可以全面性覆盖第一导电层111未被缓冲层120覆盖的表面，其包括上表面111u与侧边111s，其中修饰层130可接触第一导电层111，但本发明不以此为限制。
修饰层130的厚度130t可约介于10纳米至100纳米之间，而修饰层130的厚度130t可小于第一导电层111的厚度111t，其中这里的厚度130t可以是修饰层130在第一导电层111上表面111u、侧边111s及/或下表面111d处的厚度，如图1所示。
基板10的内表面11、缓冲层120的侧边120s与第一导电层111的下表面111d会形成空腔C1，其中空腔C1从第一导电层111的侧边111s沿着基板10的内表面11而延伸至缓冲层120的侧边120s。换句话说，缓冲层120的侧边120s与第一导电层111的侧边111s不切齐，而缓冲层120内凹而形成空腔C1，其中第一导电层111下表面111d、基板10内表面11与缓冲层120侧边120s作为空腔C1的内壁。
空腔C1为工艺过程中所形成的缺陷。举例而言，空腔C1可以是缓冲层120被光刻胶脱膜剂或蚀刻剂等化学药剂侵蚀而形成。因此，空腔C1其实是缺陷而非是原本要预设形成的空间。另外，须说明的是，在其他实施例中，缓冲层120的侧边120s与第一导电层111的侧边111s可以切齐，所以线路100不限制一定要有空腔C1。
修饰层130可以还从第一导电层111的侧边111s填入于空腔C1中，以将空腔C1填满，其中修饰层130可用化学电镀来形成，其中化学电镀是利用两种材料之间所产生的自发性氧化还原反应来沉积膜层，所以不同于一般电镀(即有电电镀)，化学电镀不使用外部电源所提供的电能来进行。
修饰层130的标准还原电位(standard reduction potential)大于缓冲层120与第一导电层111其中至少一个的标准还原电位，以使上述化学电镀所进行的自发性氧化还原反应得以发生，其中这里的标准还原电位是指25℃时的标准还原电位，而标准还原电位也可以称为标准电极电位(standard electrode potential)。此外，标准还原电位是比较氢的还原电位而定义，其中氢的还原电位为0V，而根据不同材料的特性，标准还原电位可以是正值或负值。
当修饰层130的标准还原电位为Er，而缓冲层120或第一导电层111的标准还原电位为Eo时，则电池标准电位(electrochemical cell potential)为Ev，并等于修饰层130的标准还原电位(Er)减去缓冲层120或第一导电层111的标准还原电位(Eo)，如以下数学式(1)所示。
Ev＝Er-Eo…………………………………………(1)
上述电池标准电位(Ev)的负值正比于吉布斯自由能(Gibbs free energy)变化量。也就是说，当上述电池标准电位(Ev)为正值时，吉布斯自由能变化量为负值。反之，当上述电池标准电位(Ev)为负值时，吉布斯自由能变化量为正值。根据基本热力学知识，当一化学反应的吉布斯自由能变化量为负值时，代表此化学反应是自发性反应。反之，当此化学反应的吉布斯自由能变化量为正值时，代表此化学反应不是自发性反应。
由于修饰层130的标准还原电位(Er)大于缓冲层120或第一导电层111的标准还原电位(Eo)，因此电池标准电位(Ev)为正值，即吉布斯自由能的变化量为负值，以至于用于形成修饰层130的氧化还原反应为自发性反应。如此，修饰层130得以利用化学电镀方式而形成。
另外，在本实施例中，修饰层130的标准还原电位可大于缓冲层120与第一导电层111每一个的标准还原电位，以产生自发性氧化还原反应，让第一导电层111在其表面(例如上表面111u与侧边111s)的一部分以及缓冲层120在其表面(例如侧边120s)的一部分会被置换成构成修饰层130的材料，从而形成修饰层130。如此，修饰层130不仅可全面性地覆盖第一导电层111的上表面111u与侧边111s，而且更能延伸至空腔C1内，以覆盖缓冲层120的侧边120s与部分基板10的内表面11，进而填满空腔C1。
在修饰层130的标准还原电位大于缓冲层120与第一导电层111其中至少一个的标准还原电位，以及第一导电层111的主成份材料为铜(包括含铜合金)，缓冲层120的主成份材料为钼(包括含钼合金)的条件下，可用来制作修饰层130的材料包括钯、金、铂、银、锡或铅等金属。在修饰层130的标准还原电位大于缓冲层120与第一导电层111每一个的标准还原电位的条件下，可用来制作修饰层130的材料包括钯、金、铂或银等材料。
另外，与前述第一导电层111及缓冲层120相同，修饰层130的材料也可包括上述金属(例如钯、金、铂、银、锡或铅)的盐类，例如氧化物。举例而言，修饰层130在其表面的一部分因接触空气而氧化，进而形成氧化物层。或者，修饰层130在其表面的部分因为后续工艺的影响而形成金属盐类膜层膜层。例如，修饰层130的表面因为与蚀刻剂或光刻胶脱膜剂反应而形成金属盐类膜层。
上述修饰层130所形成的盐类膜层可以是很薄的膜层，且可具有偏低的光反射率，所以修饰层130能黑化线路100，以降低第一导电层111的光反射率。如此，修饰层130能降低因线路100反射光线而对显示器所造成的不良影响，从而有助于维持或提升显示器的图像品质。
另外，线路100还可以包括绝缘层140与第二导电层112。绝缘层140形成于基板10上，并且覆盖修饰层130。以图1为例，绝缘层140全面性地覆盖修饰层130的上表面与侧边。第二导电层112形成于绝缘层140上，并与修饰层130至少部分重叠。在图1的实施例中，第二导电层112可与整个修饰层130重叠，但在其他实施例中，第二导电层112可与部分修饰层130重叠。
由于修饰层130填满空腔C1，因此在后续工艺中，空腔C1内难以累积液体，或是水气或空气等气体，以至于在高温环境下，例如在高温炉内进行烘烤，修饰层130能让绝缘层140在空腔C1附近不易产生裂痕，以避免第一导电层111经由此裂痕而电性连接第二导电层112，造成短路。由此可知，修饰层130能修补缓冲层120与第一导电层111之间表面的缺陷(即空腔C1)，以减少在后续工艺中，线路100发生例如短路等不好的状况，从而帮助良率的提升。
图2是本发明另一实施例的电子装置的线路的剖面示意图。请参阅图2，本实施例的线路200与前述实施例相似，两者也包括相同的元件与配置，例如第一导电层111、缓冲层120、绝缘层140与第二导电层112，而且基板10的内表面11、缓冲层120的侧边120s与第一导电层111的下表面111d也形成空腔C1，其从第一导电层111的侧边111s沿着基板10的内表面11而延伸至缓冲层120的侧边120s。然而线路100与200之间的差异在于：线路200所包括的修饰层230。
与前述实施例相似，修饰层230也形成于基板10上，并填入空腔C1中。然而，修饰层230仅形成于空腔C1中。从图2来看，修饰层230未覆盖第一导电层111的上表面111u与侧边111s。此外，由于填满空腔C1的修饰层230仅形成于空腔C1中，因此修饰层230的厚度实质上可约等于缓冲层120的厚度120t，而修饰层230的厚度可约介于10纳米至100纳米之间。
修饰层230的标准还原电位大于缓冲层120与第一导电层111其中至少一个的标准还原电位。在图2的实施例中，修饰层230的标准还原电位可大于缓冲层120的标准还原电位，但小于第一导电层111的标准还原电位。如此，在进行化学电镀的过程中，构成修饰层230的材料可以只从缓冲层120的侧边120s沉积，从而形成仅填满空腔C1的修饰层230。
承上述，在第一导电层111的主成份材料为铜(包括含铜合金)，而缓冲层120的主成份材料为钼(包括含钼合金)的条件下，可用来制作修饰层230的材料包括锡或铅等金属材料。因此，修饰层230的主成分材料可包括锡、铅或是以锡与铅至少一个为主成分的合金。此外，修饰层230的材料也可包括锡与铅其中一个的金属盐类，例如氧化锡或氧化铅，其中此金属盐类的形成可相同于前述实施例中修饰层130的金属盐类形成，故不再重复叙述。
综上所述，利用上述修饰层，可帮助修补膜层表面的缺陷。例如，修饰层能填满因缓冲层被光刻胶脱膜剂或蚀刻剂等化学药剂侵蚀所形成的空腔，以修补缓冲层与第一导电层之间的表面，让缓冲层与第一导电层之间的表面变的较为平整。如此，修饰层能帮助避免上述空腔在后续工艺中所造成的问题，例如线路短路，进而提升良率。
虽然本发明已以实施例公开如上，然而其并非用以限定本发明，本发明所属技术领域中技术人员，在不脱离本发明精神和范围内，当可作些许更动与润饰，因此本发明保护范围当视随附的权利要求所界定为准。

Claims (10)

1.一种电子装置的线路，形成于一基板上，且该线路包括:
一缓冲层，形成于该基板上；
一第一导电层，形成于该缓冲层上，该第一导电层的电阻率小于该缓冲层的电阻率；以及
一修饰层，形成于该基板上，并覆盖该第一导电层的上表面与该第一导电层的侧边，其中该修饰层的标准还原电位大于该缓冲层与该第一导电层其中至少一个的标准还原电位；
其中该基板的内表面、该缓冲层的侧边与该第一导电层的下表面形成一空腔，该空腔从该第一导电层的侧边沿着该基板的内表面而延伸至该缓冲层的侧边，而该修饰层还从该第一导电层的侧边填入于该空腔中。
2.如权利要求1所述的电子装置的线路，其中该修饰层的厚度介于10纳米至100纳米之间。
3.如权利要求1所述的电子装置的线路，还包括：
一绝缘层，形成于该基板上，并覆盖该修饰层；以及
一第二导电层，形成于该绝缘层上，并与该修饰层至少部分重叠。
4.如权利要求1所述的电子装置的线路，其中该修饰层的标准还原电位大于该缓冲层与该第一导电层每一个的标准还原电位，且该修饰层还覆盖该缓冲层的侧边。
5.如权利要求1所述的电子装置的线路，其中该线路为一薄膜晶体管的电极、一电容结构的电极或一信号线。
6.一种电子装置的线路，形成于一基板上，且该线路包括：
一缓冲层，形成于该基板上；
一第一导电层，形成于该缓冲层上，其中该第一导电层的电阻率小于该缓冲层的电阻率，该基板的内表面、该缓冲层的侧边与该第一导电层的下表面形成一空腔，而该空腔从该第一导电层的侧边沿着该基板的内表面而延伸至该缓冲层的侧边；以及
一修饰层，形成于该基板上，并填入该空腔中，其中该修饰层的标准还原电位大于该缓冲层与该第一导电层其中至少一个的标准还原电位。
7.如权利要求6所述的电子装置的线路，其中该修饰层的厚度介于10纳米至100纳米之间。
8.如权利要求6所述的电子装置的线路，还包括：
一绝缘层，形成于该基板上，并覆盖该修饰层；以及
一第二导电层，形成于该绝缘层上，并与该修饰层至少部分重叠。
9.如权利要求6所述的电子装置的线路，其中该修饰层的标准还原电位大于该缓冲层的标准还原电位，小于该第一导电层的标准还原电位。
10.如权利要求6所述的电子装置的线路，其中该线路为一薄膜晶体管的电极、一电容结构的电极或一信号线。
CN202011268344.2A 2020-05-14 2020-11-13 电子装置的线路 Active CN112382623B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109116087 2020-05-14
TW109116087A TWI731683B (zh) 2020-05-14 2020-05-14 電子裝置的線路

Publications (2)

Publication Number Publication Date
CN112382623A CN112382623A (zh) 2021-02-19
CN112382623B true CN112382623B (zh) 2023-06-16

Family

ID=74582191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011268344.2A Active CN112382623B (zh) 2020-05-14 2020-11-13 电子装置的线路

Country Status (2)

Country Link
CN (1) CN112382623B (zh)
TW (1) TWI731683B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114815422B (zh) * 2022-04-29 2024-04-19 Tcl华星光电技术有限公司 显示面板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391269A (zh) * 2001-06-07 2003-01-15 矽统科技股份有限公司 防止介层窗过度蚀刻的方法及其构造
TW201926577A (zh) * 2017-11-21 2019-07-01 台灣積體電路製造股份有限公司 半導體結構及其形成方法
CN110838474A (zh) * 2018-08-16 2020-02-25 德克萨斯仪器股份有限公司 电器件端子修饰
WO2020077243A1 (en) * 2018-10-12 2020-04-16 Transphorm Inc. Lateral iii-nitride devices including a vertical gate module

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018225114A1 (ja) * 2017-06-05 2018-12-13 凸版印刷株式会社 半導体装置、表示装置、及びスパッタリングターゲット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391269A (zh) * 2001-06-07 2003-01-15 矽统科技股份有限公司 防止介层窗过度蚀刻的方法及其构造
TW201926577A (zh) * 2017-11-21 2019-07-01 台灣積體電路製造股份有限公司 半導體結構及其形成方法
CN110838474A (zh) * 2018-08-16 2020-02-25 德克萨斯仪器股份有限公司 电器件端子修饰
WO2020077243A1 (en) * 2018-10-12 2020-04-16 Transphorm Inc. Lateral iii-nitride devices including a vertical gate module

Also Published As

Publication number Publication date
TWI731683B (zh) 2021-06-21
TW202143421A (zh) 2021-11-16
CN112382623A (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
US5162933A (en) Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US11398505B2 (en) Display substrate and manufacturing method thereof, display panel, and display device
CN202693965U (zh) 一种阵列基板及显示装置
CN110676217B (zh) 显示面板及其制造方法、显示装置
CN112382623B (zh) 电子装置的线路
JP2007114360A (ja) 薄膜トランジスタを備えた液晶表示装置及びその製造方法
CN101771072A (zh) 主动元件阵列基板及其制作方法
US8829524B2 (en) Thin film transistor array substrate having sandwich structure gate electrode and manufacturing method thereof
CN100421014C (zh) 反射型和半透过型液晶显示装置的制造方法
US20230113882A1 (en) Array substrate
JP2012129444A (ja) アクティブマトリックス基板、及び液晶装置
CN114108039B (zh) 形成金属掩模的方法与金属掩模
US20130240995A1 (en) Thin-film transistor array substrate and manufacturing method thereof
US10304855B2 (en) Display panel, touch display device and wire structure
CN115657352A (zh) 显示面板及显示装置
JP3841040B2 (ja) 電気光学装置及びその製造方法並びに電子機器
US11843005B2 (en) Half via hole structure, manufacturing method thereof, array substrate, and display panel
CN111834446B (zh) 薄膜晶体管及其制作方法、阵列基板、显示面板
CN105161502B (zh) 一种阵列基板及其制造方法、显示装置
CN101963727B (zh) Ffs型tft-lcd阵列基板及其制造方法
US20140168592A1 (en) Bonding pad of array substrate, method for producing the same, array substrate, and liquid crystal display apparatus
CN106292109B (zh) 阵列基板、显示面板及其制造方法、显示装置
TWI831409B (zh) 觸控面板及其製造方法
KR20040036642A (ko) 전기 광학 장치 및 그 제조 방법 및 전자기기
JP2019165192A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant