TWI731683B - 電子裝置的線路 - Google Patents

電子裝置的線路 Download PDF

Info

Publication number
TWI731683B
TWI731683B TW109116087A TW109116087A TWI731683B TW I731683 B TWI731683 B TW I731683B TW 109116087 A TW109116087 A TW 109116087A TW 109116087 A TW109116087 A TW 109116087A TW I731683 B TWI731683 B TW I731683B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
circuit
substrate
buffer layer
Prior art date
Application number
TW109116087A
Other languages
English (en)
Other versions
TW202143421A (zh
Inventor
杜振源
陳惠軍
林岱佐
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW109116087A priority Critical patent/TWI731683B/zh
Priority to CN202011268344.2A priority patent/CN112382623B/zh
Application granted granted Critical
Publication of TWI731683B publication Critical patent/TWI731683B/zh
Publication of TW202143421A publication Critical patent/TW202143421A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

電子裝置的線路形成於基板上,並包括緩衝層、導電層與修飾層。緩衝層形成於基板上。導電層形成於緩衝層上,其中導電層之電阻率小於緩衝層之電阻率。修飾層形成於基板上,並覆蓋導電層的上表面與側邊,其中修飾層的標準還原電位大於緩衝層與導電層其中至少一者的標準還原電位。

Description

電子裝置的線路
本發明是有關於一種電子裝置,且特別是有關於一種電子裝置的線路。
目前一些電子裝置,例如顯示器,會具有多條線路來傳輸電信號,以使電子裝置能正常運作。然而,上述電子裝置的線路在製造過程中因受到製程因素的影響而難免會有缺陷,進而導致線路出現像是短路等不好的狀況,以至於線路的良率不容易再進一步地提升。
本發明提出一種電子裝置的線路,其利用修飾層可幫助修補表面的缺陷。
本發明至少一實施例所提供的電子裝置的線路形成於基板上,並包括緩衝層、第一導電層與修飾層。緩衝層形成於基板上。第一導電層形成於緩衝層上,其中第一導電層之電阻率小於緩衝層之電阻率。修飾層形成於基板上,並覆蓋第一導電層的上表面與第一導電層的側邊,其中修飾層的標準還原電位大於緩衝層與第一導電層其中至少一者的標準還原電位。
在本發明至少一實施例中,上述基板的內表面、緩衝層的側邊與第一導電層的下表面形成空腔,其中空腔從第一導電層的側邊沿著基板之內表面而延伸至緩衝層的側邊,而修飾層更從第一導電層的側邊填入於空腔中。
在本發明至少一實施例中,上述修飾層的厚度介於10奈米至100奈米之間。
在本發明至少一實施例中,上述電子裝置的線路還包括絕緣層與第二導電層。絕緣層形成於基板上,並覆蓋修飾層。第二導電層形成於絕緣層上,並與修飾層至少部份重疊。
在本發明至少一實施例中,上述修飾層的標準還原電位大於緩衝層與第一導電層每一者的標準還原電位,且修飾層更覆蓋緩衝層的側邊。
在本發明至少一實施例中,上述線路為薄膜電晶體之電極、電容結構之電極或訊號線。
本發明另一實施例所提供的電子裝置的線路形成於基板上,並包括緩衝層、第一導電層與修飾層。緩衝層形成於基板上。第一導電層形成於緩衝層上,其中第一導電層之電阻率小於緩衝層之電阻率。基板的內表面、緩衝層的側邊與第一導電層的下表面形成空腔,而空腔從第一導電層的側邊沿著基板的內表面而延伸至緩衝層的側邊。修飾層形成於基板上,並填入空腔中,其中修飾層的標準還原電位大於緩衝層與第一導電層其中至少一者的標準還原電位。
在本發明至少一實施例中,上述修飾層的標準還原電位大於緩衝層的標準還原電位,小於第一導電層的標準還原電位。
由於上述修飾層能填滿上述空腔,因此修飾層能修補緩衝層與第一導電層之間的表面,以使緩衝層與第一導電層之間的表面變的較為平整,以降低後續製程所造成的不良影響,進而提升良率。
在以下的內文中,為了清楚呈現本案的技術特徵,圖式中的元件(例如層、膜、基板以及區域等)的尺寸(例如長度、寬度、厚度與深度)會以不等比例的方式放大。因此,下文實施例的說明與解釋不受限於圖式中的元件所呈現的尺寸與形狀,而應涵蓋如實際製程及/或公差所導致的尺寸、形狀以及兩者的偏差。例如,圖式所示的平坦表面可以具有粗糙及/或非線性的特徵,而圖式所示的銳角可以是圓的。所以,本案圖式所呈示的元件主要是用於示意,並非旨在精準地描繪出元件的實際形狀,也非用於限制本案的申請專利範圍。
其次,本案內容中所出現的「約」、「近似」或「實質上」等這類用字不僅涵蓋明確記載的數值與數值範圍,而且也涵蓋發明所屬技術領域中具有通常知識者所能理解的可允許偏差範圍,其中此偏差範圍可由測量時所產生的誤差來決定,而此誤差例如是起因於測量系統或製程條件兩者的限制。此外,「約」可表示在上述數值的一個或多個標準偏差內,例如±30%、±20%、±10%或±5%內。本案文中所出現的「約」、「近似」或「實質上」等這類用字可依光學性質、蝕刻性質、機械性質或其他性質來選擇可以接受的偏差範圍或標準偏差,並非單以一個標準偏差來套用以上光學性質、蝕刻性質、機械性質以及其他性質等所有性質。
圖1是本發明至少一實施例的電子裝置的線路的剖面示意圖。請參閱圖1,線路100可應用於電子裝置,其例如是手機、電腦、電腦周邊裝置或家電用品等,其中此電腦周邊裝置可以是輸入裝置、輸出裝置或輸入/輸出裝置,例如滑鼠、鍵盤、事務機、隨身碟、顯示器及觸控墊。
當線路100應用於顯示器時,顯示器可具有顯示面板,而線路100可為顯示面板內的子畫素的一部分。舉例而言,上述子畫素可具有薄膜電晶體,其中薄膜電晶體電性連接多條訊號線,其包括掃描線與資料線。線路100可以是薄膜電晶體之電極或訊號線。
具體而言,線路100可以是薄膜電晶體的閘極、源極與汲極其中至少一者。當線路100為訊號線時,線路100可以是顯示面板內的掃描線、資料線、讀取線、連接線與觸控線其中至少一者,其中連接線可為顯示區外的訊號線。此外,線路100也可以是電容結構的上電極或下電極,其中此電容結構例如是液晶顯示面板的儲存電容。
線路100形成於基板10上,並且位於基板10的內表面11(即圖1所示的基板10上表面)上。基板10可以是玻璃板或半導體晶圓。或者,基板10也可以是具有膜層的複合板材,其中基板10的內表面11可以是膜層的表面,而此膜層可以是絕緣層。此外,上述膜層可以是單一膜層(single layer)或多層膜(multilayer)。
以線路100為顯示面板的線路為例,基板10可包括玻璃板與絕緣層(玻璃板與絕緣層皆未繪示)。絕緣層形成於玻璃板上,且可以是由氧化矽或氮化矽等無機材料所形成,而線路100可以形成於此絕緣層上。當然,在其他顯示面板中,線路100也可以直接形成於玻璃板上。由此可知,線路100可直接形成於單一材料所構成的板材上,例如玻璃板或半導體晶圓。或者,線路100也可形成於複合板材的膜層上,其中此膜層例如是絕緣層。
線路100包括第一導電層111與緩衝層120,其中緩衝層120形成於基板10的內表面11上,而第一導電層111形成於緩衝層120上。在圖1所示的實施例中,緩衝層120可以被夾置在基板10與第一導電層111之間,並接觸基板10與第一導電層111,但本發明不以此特徵為限制。第一導電層111之電阻率小於緩衝層120之電阻率,其中這裡所述的電阻率是指20℃時的電阻率,其單位為歐姆·公尺(Ω·m)。
具體而言,在本實施例中,第一導電層111之材料的電阻率可小於100奈米歐姆·公尺(nΩ·m(20℃)),較佳地,小於30奈米歐姆·公尺(20℃)。例如,第一導電層111的主成分材料為鋁、金、銅或銀等金屬材料,或是鋁銅合金等合金材料。緩衝層120之材料的電阻率可大於30或100奈米歐姆·公尺,而緩衝層120的主成分材料為金屬或合金,例如鉭、鈦、鉻、鉬、鎳、鎢或鉻鎳合金等。
緩衝層120的材料也可包括上述金屬的鹽類,例如金屬氧化物。具體而言,緩衝層120可採用物理氣相沉積(Physical Vapor Deposition,PVD)而形成,而在緩衝層120剛形成好之後,緩衝層120在其表面的一部分會因為接觸空氣而氧化,進而形成氧化物層。或者,緩衝層120在其表面的一部分因為後續製程的影響而形成金屬鹽類膜層。例如,緩衝層120的表面因與蝕刻劑、光阻脫膜劑或其他化學藥劑或氣體反應而形成金屬鹽類膜層。
同理,第一導電層111之材料不僅可以包括上述金屬材料或合金材料,而且也可以包括上述金屬的鹽類,例如金屬氧化物,其中此金屬的鹽類的形成方式可以相同或相似於前述緩衝層120金屬鹽類的形成方式。也就是說,第一導電層111的金屬鹽類材料可以是因為接觸空氣或是受後續製程影響(例如與化學藥劑或氣體反應)而形成。
雖然第一導電層111與緩衝層120可含有金屬鹽類,但由於第一導電層111與緩衝層120兩者主成分為金屬或合金材料,且上述金屬鹽類所形成的膜層通常很薄,因此第一導電層111與緩衝層120仍可導電,並能傳輸電信號。
在本發明的一較佳實施例中,第一導電層111之材料為銅金屬材料或主成份為銅的合金(例如鋁銅合金),而緩衝層120之材料為鉬金屬材料或主成份為鉬的合金,其中緩衝層120之材料還可以包括鉬的鹽類,例如氧化鉬。不過,在其他實施例中,第一導電層111之材料可為金、銀或鋁,或是以這些金屬為主成分的合金材料,或是其他金屬或合金材料。因此,第一導電層111與緩衝層120兩者之材料不以銅(包括以銅為主成分的合金)與鉬(包括以鉬為主成分的合金)為限制。
線路100還包括修飾層130,其中修飾層130形成於基板10上,並覆蓋第一導電層111的上表面111u與側邊111s。以圖1為例,修飾層130可以全面性覆蓋第一導電層111未被緩衝層120覆蓋的表面,其包括上表面111u與側邊111s,其中修飾層130可接觸第一導電層111,但本發明不以此為限制。
修飾層130的厚度130t可約介於10奈米至100奈米之間,而修飾層130的厚度130t可小於第一導電層111的厚度111t,其中這裡的厚度130t可以是修飾層130在第一導電層111上表面111u、側邊111s及/或下表面111d處的厚度,如圖1所示。
基板10的內表面11、緩衝層120的側邊120s與第一導電層111的下表面111d會形成空腔C1,其中空腔C1從第一導電層111的側邊111s沿著基板10之內表面11而延伸至緩衝層120的側邊120s。換句話說,緩衝層120之側邊120s與第一導電層111之側邊111s不切齊,而緩衝層120內凹而形成空腔C1,其中第一導電層111下表面111d、基板10內表面11與緩衝層120側邊120s作為空腔C1的內壁。。
空腔C1為製程過程中所形成的缺陷。舉例而言,空腔C1可以是緩衝層120被光阻脫膜劑或蝕刻劑等化學藥劑侵蝕而形成。因此,空腔C1其實是缺陷而非是原本要預設形成的空間。另外,須說明的是,在其他實施例中,緩衝層120之側邊120s與第一導電層111之側邊111s可以切齊,所以線路100不限制一定要有空腔C1。
修飾層130可以更從第一導電層111的側邊111s填入於空腔C1中,以將空腔C1填滿,其中修飾層130可用化學電鍍來形成,其中化學電鍍是利用兩種材料之間所產生的自發性氧化還原反應來沉積膜層,所以不同於一般電鍍(即有電電鍍),化學電鍍不使用外部電源所提供的電能來進行。
修飾層130的標準還原電位(standard reduction potential)大於緩衝層120與第一導電層111其中至少一者的標準還原電位,以使上述化學電鍍所進行的自發性氧化還原反應得以發生,其中這裡的標準還原電位是指25℃時的標準還原電位,而標準還原電位也可以稱為標準電極電位(standard electrode potential)。此外,標準還原電位是比較氫的還原電位而定義,其中氫的還原電位為0V,而根據不同材料的特性,標準還原電位可以是正值或負值。
當修飾層130的標準還原電位為Er,而緩衝層120或第一導電層111的標準還原電位為Eo時,則電池標準電位(electrochemical cell potential)為Ev,並等於修飾層130的標準還原電位(Er)減去緩衝層120或第一導電層111的標準還原電位(Eo),如以下數學式(1)所示。 Ev=Er-Eo…………………………………………(1)
上述電池標準電位(Ev)的負值正比於吉布斯自由能(Gibbs free energy)變化量。也就是說,當上述電池標準電位(Ev)為正值時,吉布斯自由能變化量為負值。反之,當上述電池標準電位(Ev)為負值時,吉布斯自由能變化量為正值。根據基本熱力學知識,當一化學反應的吉布斯自由能變化量為負值時,代表此化學反應是自發性反應。反之,當此化學反應的吉布斯自由能變化量為正值時,代表此化學反應不是自發性反應。
由於修飾層130的標準還原電位(Er)大於緩衝層120或第一導電層111的標準還原電位(Eo),因此電池標準電位(Ev)為正值,即吉布斯自由能的變化量為負值,以至於用於形成修飾層130的氧化還原反應為自發性反應。如此,修飾層130得以利用化學電鍍方式而形成。
另外,在本實施例中,修飾層130的標準還原電位可大於緩衝層120與第一導電層111每一者的標準還原電位,以產生自發性氧化還原反應,讓第一導電層111在其表面(例如上表面111u與側邊111s)的一部分以及緩衝層120在其表面(例如側邊120s)的一部分會被置換成構成修飾層130的材料,從而形成修飾層130。如此,修飾層130不僅可全面性地覆蓋第一導電層111的上表面111u與側邊111s,而且更能延伸至空腔C1內,以覆蓋緩衝層120的側邊120s與部分基板10的內表面11,進而填滿空腔C1。
在修飾層130的標準還原電位大於緩衝層120與第一導電層111其中至少一者的標準還原電位,以及第一導電層111的主成份材料為銅(包括含銅合金),緩衝層120的主成份材料為鉬(包括含鉬合金)的條件下,可用來製作修飾層130的材料包括鈀、金、鉑、銀、錫或鉛等金屬。在修飾層130的標準還原電位大於緩衝層120與第一導電層111每一者的標準還原電位的條件下,可用來製作修飾層130的材料包括鈀、金、鉑或銀等材料。
另外,與前述第一導電層111及緩衝層120相同,修飾層130的材料也可包括上述金屬(例如鈀、金、鉑、銀、錫或鉛)的鹽類,例如氧化物。舉例而言,修飾層130在其表面的一部分因接觸空氣而氧化,進而形成氧化物層。或者,修飾層130在其表面的部分因為後續製程的影響而形成金屬鹽類膜層膜層。例如,修飾層130的表面因為與蝕刻劑或光阻脫膜劑反應而形成金屬鹽類膜層。
上述修飾層130所形成的鹽類膜層可以是很薄的膜層,且可具有偏低的光反射率,所以修飾層130能黑化線路100,以降低第一導電層111的光反射率。如此,修飾層130能降低因線路100反射光線而對顯示器所造成的不良影響,從而有助於維持或提升顯示器的影像品質。
另外,線路100還可以包括絕緣層140與第二導電層112。絕緣層140形成於基板10上,並且覆蓋修飾層130。以圖1為例,絕緣層140全面性地覆蓋修飾層130的上表面與側邊。第二導電層112形成於絕緣層140上,並與修飾層130至少部份重疊。在圖1的實施例中,第二導電層112可與整個修飾層130重疊,但在其他實施例中,第二導電層112可與部分修飾層130重疊。
由於修飾層130填滿空腔C1,因此在後續製程中,空腔C1內難以累積液體,或是水氣或空氣等氣體,以至於在高溫環境下,例如在高溫爐內進行烘烤,修飾層130能讓絕緣層140在空腔C1附近不易產生裂痕,以避免第一導電層111經由此裂痕而電性連接第二導電層112,造成短路。由此可知,修飾層130能修補緩衝層120與第一導電層111之間表面的缺陷(即空腔C1),以減少在後續製程中,線路100發生例如短路等不好的狀況,從而幫助良率的提升。
圖2是本發明另一實施例的電子裝置的線路的剖面示意圖。請參閱圖2,本實施例的線路200與前述實施例相似,兩者也包括相同的元件與配置,例如第一導電層111、緩衝層120、絕緣層140與第二導電層112,而且基板10的內表面11、緩衝層120的側邊120s與第一導電層111的下表面111d也形成空腔C1,其從第一導電層111的側邊111s沿著基板10的內表面11而延伸至緩衝層120的側邊120s。惟線路100與200之間的差異在於:線路200所包括的修飾層230。
與前述實施例相似,修飾層230也形成於基板10上,並填入空腔C1中。然而,修飾層230僅形成於空腔C1中。從圖2來看,修飾層230未覆蓋第一導電層111的上表面111u與側邊111s。此外,由於填滿空腔C1的修飾層230僅形成於空腔C1中,因此修飾層230的厚度實質上可約等於緩衝層120的厚度120t,而修飾層230的厚度可約介於10奈米至100奈米之間。
修飾層230的標準還原電位大於緩衝層120與第一導電層111其中至少一者的標準還原電位。在圖2的實施例中,修飾層230的標準還原電位可大於緩衝層120的標準還原電位,但小於第一導電層111的標準還原電位。如此,在進行化學電鍍的過程中,構成修飾層230的材料可以只從緩衝層120的側邊120s沉積,從而形成僅填滿空腔C1的修飾層230。
承上述,在第一導電層111的主成份材料為銅(包括含銅合金),而緩衝層120的主成份材料為鉬(包括含鉬合金)的條件下,可用來製作修飾層230的材料包括錫或鉛等金屬材料。因此,修飾層230的主成分材料可包括錫、鉛或是以錫與鉛至少一者為主成分的合金。此外,修飾層230的材料也可包括錫與鉛其中一者的金屬鹽類,例如氧化錫或氧化鉛,其中此金屬鹽類的形成可相同於前述實施例中修飾層130的金屬鹽類形成,故不再重複敘述。
綜上所述,利用上述修飾層,可幫助修補膜層表面的缺陷。例如,修飾層能填滿因緩衝層被光阻脫膜劑或蝕刻劑等化學藥劑侵蝕所形成的空腔,以修補緩衝層與第一導電層之間的表面,讓緩衝層與第一導電層之間的表面變的較為平整。如此,修飾層能幫助避免上述空腔在後續製程中所造成的問題,例如線路短路,進而提升良率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,本發明所屬技術領域中具有通常知識者,在不脫離本發明精神和範圍內,當可作些許更動與潤飾,因此本發明保護範圍當視後附的申請專利範圍所界定者為準。
10:基板
11:內表面
100、200:線路
111:第一導電層
111d:下表面
111s、120s:側邊
111t、120t、130t:厚度
111u:上表面
112:第二導電層
120:緩衝層
130、230:修飾層
140:絕緣層
C1:空腔
圖1是本發明至少一實施例的電子裝置的線路的剖面示意圖。 圖2是本發明另一實施例的電子裝置的線路的剖面示意圖。
10:基板
11:內表面
100:線路
111:第一導電層
111d:下表面
111s、120s:側邊
111t、120t、130t:厚度
111u:上表面
112:第二導電層
120;緩衝層
130:修飾層
140:絕緣層
C1:空腔

Claims (17)

  1. 一種電子裝置的線路,形成於一基板上,且該線路包括:一緩衝層,形成於該基板上;一第一導電層,形成於該緩衝層上,該第一導電層之電阻率小於該緩衝層之電阻率;以及一修飾層,形成於該基板上,並覆蓋該第一導電層的上表面與該第一導電層的側邊,其中該修飾層的標準還原電位大於該緩衝層與該第一導電層其中至少一者的標準還原電位,其中該基板的內表面、該緩衝層的側邊與該第一導電層的下表面形成一空腔,該空腔從該第一導電層的側邊沿著該基板之內表面而延伸至該緩衝層的側邊,而該修飾層更從該第一導電層的側邊填入於該空腔中。
  2. 如請求項1所述的電子裝置的線路,其中該修飾層的厚度介於10奈米至100奈米之間。
  3. 如請求項1所述的電子裝置的線路,還包括:一絕緣層,形成於該基板上,並覆蓋該修飾層;以及一第二導電層,形成於該絕緣層上,並與該修飾層至少部份重疊。
  4. 如請求項1所述的電子裝置的線路,其中該修飾層的標準還原電位大於該緩衝層與該第一導電層每一 者的標準還原電位,且該修飾層更覆蓋該緩衝層的側邊。
  5. 如請求項1所述的電子裝置的線路,其中該線路為一薄膜電晶體之電極、一電容結構之電極或一訊號線。
  6. 一種電子裝置的線路,形成於一基板上,且該線路包括:一緩衝層,形成於該基板上;一第一導電層,形成於該緩衝層上,其中該第一導電層之電阻率小於該緩衝層之電阻率,該基板的內表面、該緩衝層的側邊與該第一導電層的下表面形成一空腔,而該空腔從該第一導電層的側邊沿著該基板的內表面而延伸至該緩衝層的側邊;以及一修飾層,形成於該基板上,並填入該空腔中,其中該修飾層的標準還原電位大於該緩衝層與該第一導電層其中至少一者的標準還原電位。
  7. 如請求項6所述的電子裝置的線路,其中該修飾層的厚度介於10奈米至100奈米之間。
  8. 如請求項6所述的電子裝置的線路,還包括:一絕緣層,形成於該基板上,並覆蓋該修飾層;以及一第二導電層,形成於該絕緣層上,並與該修飾層至少 部份重疊。
  9. 如請求項6所述的電子裝置的線路,其中該修飾層的標準還原電位大於該緩衝層的標準還原電位,小於該第一導電層的標準還原電位。
  10. 如請求項6所述的電子裝置的線路,其中該線路為一薄膜電晶體之電極、一電容結構之電極或一訊號線。
  11. 一種電子裝置的線路,形成於一基板上,且該線路包括:一緩衝層,形成於該基板上;一第一導電層,形成於該緩衝層上,該第一導電層之電阻率小於該緩衝層之電阻率;一修飾層,形成於該基板上,並覆蓋該第一導電層的上表面與該第一導電層的側邊,其中該修飾層的標準還原電位大於該緩衝層與該第一導電層其中至少一者的標準還原電位,其中該修飾層的標準還原電位大於該緩衝層與該第一導電層每一者的標準還原電位,且該修飾層更覆蓋該緩衝層的側邊。
  12. 如請求項11所述的電子裝置的線路,其中該修飾層的厚度介於10奈米至100奈米之間。
  13. 如請求項11所述的電子裝置的線路,還包括:一絕緣層,形成於該基板上,並覆蓋該修飾層;以及一第二導電層,形成於該絕緣層上,並與該修飾層至少部份重疊。
  14. 如請求項11所述的電子裝置的線路,其中該線路為一薄膜電晶體之電極、一電容結構之電極或一訊號線。
  15. 一種電子裝置的線路,形成於一基板上,且該線路包括:一緩衝層,形成於該基板上;一第一導電層,形成於該緩衝層上,該第一導電層之電阻率小於該緩衝層之電阻率;以及一修飾層,形成於該基板上,並覆蓋該第一導電層的上表面與該第一導電層的側邊,其中該修飾層的標準還原電位大於該緩衝層與該第一導電層其中至少一者的標準還原電位;一絕緣層,形成於該基板上,並覆蓋該修飾層;以及一第二導電層,形成於該絕緣層上,並與該修飾層至少部份重疊。
  16. 如請求項15所述的電子裝置的線路,其中該修飾層的厚度介於10奈米至100奈米之間。
  17. 如請求項15所述的電子裝置的線路,其中該線路為一薄膜電晶體之電極、一電容結構之電極或一訊號線。
TW109116087A 2020-05-14 2020-05-14 電子裝置的線路 TWI731683B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109116087A TWI731683B (zh) 2020-05-14 2020-05-14 電子裝置的線路
CN202011268344.2A CN112382623B (zh) 2020-05-14 2020-11-13 电子装置的线路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109116087A TWI731683B (zh) 2020-05-14 2020-05-14 電子裝置的線路

Publications (2)

Publication Number Publication Date
TWI731683B true TWI731683B (zh) 2021-06-21
TW202143421A TW202143421A (zh) 2021-11-16

Family

ID=74582191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116087A TWI731683B (zh) 2020-05-14 2020-05-14 電子裝置的線路

Country Status (2)

Country Link
CN (1) CN112382623B (zh)
TW (1) TWI731683B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114815422B (zh) * 2022-04-29 2024-04-19 Tcl华星光电技术有限公司 显示面板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018225114A1 (ja) * 2017-06-05 2018-12-13 凸版印刷株式会社 半導体装置、表示装置、及びスパッタリングターゲット
TW201926577A (zh) * 2017-11-21 2019-07-01 台灣積體電路製造股份有限公司 半導體結構及其形成方法
WO2020077243A1 (en) * 2018-10-12 2020-04-16 Transphorm Inc. Lateral iii-nitride devices including a vertical gate module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391269A (zh) * 2001-06-07 2003-01-15 矽统科技股份有限公司 防止介层窗过度蚀刻的方法及其构造
US10658278B2 (en) * 2018-08-16 2020-05-19 Texas Instruments Incorporated Electrical device terminal finishing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018225114A1 (ja) * 2017-06-05 2018-12-13 凸版印刷株式会社 半導体装置、表示装置、及びスパッタリングターゲット
TW201926577A (zh) * 2017-11-21 2019-07-01 台灣積體電路製造股份有限公司 半導體結構及其形成方法
WO2020077243A1 (en) * 2018-10-12 2020-04-16 Transphorm Inc. Lateral iii-nitride devices including a vertical gate module

Also Published As

Publication number Publication date
TW202143421A (zh) 2021-11-16
CN112382623A (zh) 2021-02-19
CN112382623B (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
US6723281B1 (en) Metal material for electronic parts, electronic parts, electronic apparatuses, and method of processing metal materials
JP4542008B2 (ja) 表示デバイス
US11398505B2 (en) Display substrate and manufacturing method thereof, display panel, and display device
WO2017147974A1 (zh) 阵列基板的制作方法及制得的阵列基板
TW200919045A (en) Layered structure and its manufacturing method
KR20070046719A (ko) 도전체 구조, 도전체 구조의 제조 방법, 소자기판 및소자기판의 제조방법
KR100802457B1 (ko) 액정표시장치 및 그 제조 방법
TWI731683B (zh) 電子裝置的線路
US20230113882A1 (en) Array substrate
US20210336018A1 (en) Thin film transistor substrate and method of fabricating same
WO2017147973A1 (zh) 阵列基板的制作方法及制得的阵列基板
JPH0943628A (ja) 液晶表示装置
KR20130062122A (ko) 어레이 기판 및 이의 제조방법
CN100421014C (zh) 反射型和半透过型液晶显示装置的制造方法
US20080096015A1 (en) Thin film transistor array substrate having sandwich structure gate electrode and manufacturing method thereof
WO2018176880A1 (zh) 一种阵列基板的制作方法
JP2012129444A (ja) アクティブマトリックス基板、及び液晶装置
JP4571741B2 (ja) 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
TWI467724B (zh) 應用於面板的導電結構及其製造方法
US20130240995A1 (en) Thin-film transistor array substrate and manufacturing method thereof
TWI298807B (zh)
JP4782803B2 (ja) 反射型液晶表示装置および半透過型液晶表示装置
CN111834446B (zh) 薄膜晶体管及其制作方法、阵列基板、显示面板
JP2009246093A (ja) 薄膜トランジスタ基板、その製造方法及び表示装置
US9196569B2 (en) Bonding pad of array substrate, method for producing the same, array substrate, and liquid crystal display apparatus