CN114108039B - 形成金属掩模的方法与金属掩模 - Google Patents

形成金属掩模的方法与金属掩模 Download PDF

Info

Publication number
CN114108039B
CN114108039B CN202111297972.8A CN202111297972A CN114108039B CN 114108039 B CN114108039 B CN 114108039B CN 202111297972 A CN202111297972 A CN 202111297972A CN 114108039 B CN114108039 B CN 114108039B
Authority
CN
China
Prior art keywords
metal mask
metal
thickness
conductive substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111297972.8A
Other languages
English (en)
Other versions
CN114108039A (zh
Inventor
杨芸佩
林仁顺
张郁伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Darwin Precisions Corp
Original Assignee
Darwin Precisions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Darwin Precisions Corp filed Critical Darwin Precisions Corp
Publication of CN114108039A publication Critical patent/CN114108039A/zh
Application granted granted Critical
Publication of CN114108039B publication Critical patent/CN114108039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/10Moulds; Masks; Masterforms
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/0033D structures, e.g. superposed patterned layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种形成金属掩模的方法包括接收导电基材,包括第一表面、相对于第一表面的第二表面、连接第一表面和第二表面的第三表面、以及相对于第三表面的第四表面,第四表面连接第一表面和第二表面。方法还包括自第一表面向第二表面方向交错形成数个沟槽和数个突出部,并且填入绝缘材料至沟槽中,其中绝缘材料覆盖突出部的一部分。方法还包括形成金属层在导电基材上,其中金属层披覆于突出部未被绝缘材料所覆盖的其他部分。方法还包括移除绝缘材料、以及移除导电基材,而使金属层成为金属掩模,并形成具有数个条状结构的立体态样。

Description

形成金属掩模的方法与金属掩模
技术领域
本发明有关于形成金属掩模的方法与金属掩模,特别是形成立体的金属掩模的方法与具有立体结构的金属掩模。
背景技术
显示面板已经被广泛地使用来输出图像或是操作选单。显示面板包含了多个电子元件以及连接这些电子元件的线路。例如,在应用像素阵列的显示面板中,可通过线路传输信号至像素阵列的薄膜晶体管,以施加电压予连接薄膜晶体管的像素电极。因应目前消费市场的潮流,显示面板的相关产品也渐趋向为高屏占比。
对此,窄边框设计的显示面板也已被开发出来,并也受到消费者市场的热烈回响。于窄边框设计中,对于显示面板在显示区以外的周边区而言,如何电连接位于基板两侧的电子元件并有效利用周边区的空间来完成走线或元件配置,已成为相关领域的重要议题之一。
发明内容
根据本发明的一个实施例,一种形成金属掩模的方法包括接收导电基材,其包括第一表面、相对于第一表面的第二表面、连接第一表面和第二表面的第三表面、以及相对于第三表面的第四表面,其中第四表面连接第一表面和第二表面。形成金属掩模的方法还包括自第一表面向第二表面方向交错形成数个沟槽和数个突出部,并且填入绝缘材料至沟槽中,其中绝缘材料覆盖突出部的一部分。形成金属掩模的方法还包括形成金属层在导电基材上,其中金属层披覆于突出部未被绝缘材料所覆盖的其他部分。形成金属掩模的方法还包括移除绝缘材料、以及移除导电基材,而使金属层成为金属掩模,并形成具有数个条状结构的立体态样。
在一些实施例中,形成金属层在导电基材上包括使用电化学沉积金属层的材料。
在一些实施例中,形成金属掩模的方法进一步包括形成另外的绝缘材料在第三表面和第四表面中的其中一者上。
在一些实施例中,沟槽的长度大致上相同于第三表面与第四表面之间的距离。
根据本发明的另一实施例,一种金属掩模包括第一平板部和数个条状结构。这些条状结构连接第一平板部,且相邻的条状结构彼此相隔开。这些条状结构包括第一部分和第二部分。第一部分具有第一厚度。第二部分连接第一平板部与第一部分,并与第一部分夹有第一转折角度,第二部分具有第二厚度,其中第二厚度大致上相同于第一厚度。
在一些实施例中,条状结构进一步包括第三部分。第三部分连接第一部分,并与第一部分夹有第二转折角度。
在一些实施例中,第三部分具有第三厚度,其中第三厚度大致上相同于第一厚度与第二厚度。
在一些实施例中,第二部分与第三部分彼此平行。
在一些实施例中,金属掩模进一步包括第二平板部,其中第三部分连接第二平板部与第一部分。
在一些实施例中,第一平板部与第二平板部彼此平行。
本发明的实施例提供金属掩模与其形成方法。形成的金属掩模具有立体态样,并且可藉由简易制程来形成高可靠度的金属掩模。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1至图5根据本发明的一些实施例绘示形成金属掩模的各个阶段的示意图。
图6根据本发明一些实施例绘示金属掩模沿图5的剖线A-A的截面图。
图7至图9根据本发明的一些实施例绘示应用图5的金属掩模的各个阶段的示意图。
图10至图12根据本发明的另一些实施例绘示形成金属掩模的各个阶段的示意图
图13根据本发明另一些实施例绘示金属掩模沿图12的剖线B-B的截面图。
图14至图17根据本发明的另一些实施例绘示应用图12的金属掩模的各个阶段的示意图。
其中,附图标记:
100:导电基材
102:突出部
104:基部
200:沟槽
300:绝缘材料
400:金属层/金属掩模
402:条状结构
402-1:第一部分
402-2:第二部分
402-3:第三部分
404:平板部
404-1:第一平板部
404-2:第二平板部
700:板状基材
800:金属材料
900:金属走线
1000:绝缘材料
1100:金属层/金属掩模
1102-1:第一部分
1102-2:第二部分
1104:平板部
1500:第一金属材料
1600:第二金属材料
1700:金属走线
A10:步骤
A12:步骤
A14:步骤
A20:步骤
A22:步骤
A23:步骤
A24:步骤
D1:长度
D2:距离
D3:距离
D4:长度
L1:长度
S1:第一表面
S2:第二表面
S3:第三表面
S4:第四表面
S5:第五表面
S6:第六表面
S7:第七表面
S10:步骤
S12:步骤
S14:步骤
S16:步骤
S18:步骤
S24:步骤
S26:步骤
S28:步骤
T1:厚度
T2:厚度
W1:宽度
W2:宽度
A-A:剖线
B-B:剖线
x,y,z:参考坐标轴
θ1:第一转折角度
θ2:第二转折角度
θ3:第三转折角度
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述:
当诸如层、膜、区域或基板的元件被称为在另一元件「上」或「连接到」另一元件时,其可以直接在另一元件上或与另一元件连接,或者中间元件可以也存在。相反,当元件被称为「直接在另一元件上」或「直接连接到」另一元件时,不存在中间元件。如本文所使用的,「连接」可以指物理及/或电性连接。再者,「电性连接」或「耦合」可为二元件间存在其它元件。
此外,诸如「下」或「底部」和「上」或「顶部」的相对术语可在本文中用于描述一个元件与另一元件的关系,如图所示。应当理解,相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如,如果一个附图中的装置翻转,则被描述为在其他元件的「下」侧的元件将被定向在其他元件的「上」侧。因此,示例性术语「下」可以包括「下」和「上」的取向,取决于附图的特定取向。类似地,如果一个附图中的装置翻转,则被描述为在其它元件「下方」或「下方」的元件将被定向为在其它元件「上方」。因此,示例性术语「下面」或「下面」可以包括上方和下方的取向。
本文中使用第一、第二与第三等等的词汇,是用于描述各种元件、组件、区域、层及/或区块是可以被理解的。但是这些元件、组件、区域、层及/或区块不应该被这些词汇所限制。这些词汇只限于用来辨别单一元件、组件、区域、层及/或区块。因此,在下文中的一第一元件、组件、区域、层及/或区块也可被称为第二元件、组件、区域、层及/或区块,而不脱离本发明的本意。
本文使用的「约」、「近似」、或「大致上」包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值,考虑到所讨论的测量和与测量相关的误差的特定数量(即,测量系统的限制)。例如,「约」可以表示在所述值的一个或多个标准偏差内。
除非另有定义,本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是,诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义,并且将不被解释为理想化的或过度正式的意义,除非本文中明确地这样定义。
在显示器制程中,尤其是窄边框显示器中,为了电性连接基板两侧的电子元件,可使用导电通孔、使用微影制程、或蚀刻制程以形成导电走线在边缘处。然而,在基板中制造导电通孔并非现有成熟的显示器制程,而使用微影制程或蚀刻制程可能步骤繁琐。因此将会提升制程的难度,并需要极高的制造成本。
本发明提供一种具有立体结构的金属掩模与其形成方法。此种具有立体结构的金属掩模可应用在基板相对两侧的电子元件之间导线制程之中。
请参照图1至图5,根据本发明的一些实施例分别绘示形成金属掩模于不同操作阶段的示意图。在图1至图5的操作步骤之间可能有其他的制程操作,为了简化说明的目的可能会将其他的制程操作省略或于本文中简单说明。
请参照图1,于步骤S10中,接收导电基材100,其具有第一表面S1(例如,平行xy平面)、相对于第一表面S1的第二表面S2、连接第一表面S1和第二表面S2的第三表面S3(例如,平行xz表面)、以及相对于第三表面S3的第四表面S4,其中第四表面S4亦连接第一表面S1和第二表面S2。导电基材100由导电材料所组成,例如金属。在一些实施例中,导电基材100包括铜、镍、铁、钴、锡、铬、钛、铝、其他金属、上述金属的合金、或上述的组合。举例来说,导电基材100可包括镍。在另一例子中,导电基材100可包括不锈钢。
可根据产品设计和制程条件调整导电基材100的长度L1(例如,沿x轴方向的长度)和宽度W1(例如,沿y轴方向的长度)。在一些实施例中,可在步骤S10中,决定导电基材100的长度L1和宽度W1。在另一些实施例中,可在稍后步骤中(例如,下文中的步骤S12中)决定导电基材100的长度L1和宽度W1。
请参照图2,于步骤S12中,自第一表面S1朝向第二表面S2的方向(例如,平行z轴且向下)交错形成数个沟槽200和数个突出部102在导电基材100中。在一些实施例中,可藉由机械加工使导电基材100的第一表面S1凹陷以形成沟槽200在导电基材100中。在如图2所示的实施例中,沟槽200贯穿导电基材100的第三表面S3和第四表面S4。即,沟槽200于y轴方向上的长度大致上等于导电基材100的宽度W1。
在形成沟槽200之后,导电基材100可包括突出部102和基部104,其中沟槽200位于突出部102之间,而突出部102从基部104突出并向上(例如,沿平行z轴方向)延伸。
请参照图3,于步骤S14中,填入绝缘材料300至沟槽200(见图2)中,其中绝缘材料300覆盖突出部102的一部分。详细而言,绝缘材料300填入沟槽200(见图2)并接触突出部102在沟槽200内的侧壁(见图2)及基部104在沟槽200内的上表面(见图2)。在一些实施例中,绝缘材料300亦覆盖导电基材100的侧壁和部分表面,藉此暴露出特定表面,在后续操作中金属层将形成在暴露出的特定表面上(稍后讨论)。如图3所示的实施中,第一表面S1、第三表面S3和第四表面S4为暴露出的特定表面,因此未受到绝缘材料300的覆盖而暴露出。换句话说,绝缘材料300除了覆盖突出部102的一部分之外,亦覆盖于导电基材100的第二表面S2和外侧壁上。
请参照图4,于步骤S16中,形成金属层400在导电基材100的暴露表面上,换言之,金属层400披覆于突出部102未被绝缘材料300所覆盖的其他部分(见图3)。在如图4所示的实施例中,金属层400披覆在图3的结构中的暴露表面上,例如第一表面S1、第三表面S3和第四表面S4。
进一步描述,金属层400可包括数个条状结构402和平板部404。条状结构402可为沉积在突出部102上的部分金属层400。例如,条状结构402覆盖在突出部102所暴露出的第一表面S1、第三表面S3和第四表面S4(见图3)上。平板部404可为沉积在基部104上的部分金属层400。例如,平板部404覆盖在基部104的第三表面S3和第四表面S4(见图3)上。
在一些实施例中,形成金属层400在导电基材100上可包括使用电化学来沉积金属层400的材料在导电基材100上。金属层400的材料可包括铜、镍、铁、钴、锡、铬、钛、铝、其他金属、上述金属的合金、或上述的组合。举例来说,金属层400可包括镍。在电化学沉积过程中,对图3的导电基材100进行电性导通(例如,连接至电源供应器),当电镀液接触导电基材100的暴露表面时,电镀液中的离子(例如,金属层400的材料的离子状态)可进行还原反应而形成金属层400在导电基材100的暴露表面上。因此,可通过导电基材100搭配绝缘材料300的设置决定暴露表面的配置,进而定义出金属层400的形貌。
金属层400可具有厚度T1,其中厚度T1在约20微米(μm)到约300微米之间。在一些实施例中,厚度T1在约20微米到约150微米之间。当金属层400的厚度小于约20微米时,可能会导致操作的难度提高。举例来说,在后续离模制程(例如,移除导电基材100而留下金属层400中,太薄的金属层400可能需更精细的操作以保持金属层400的形貌。当金属层400的厚度大于约300微米时,对制程上无明显益处。举例来说,在一些实施例中,在形成超过约300微米的厚度过程中可能发生遮蔽效应(shadow effect)。在一些实施例中,金属层400的厚度T1可为均匀分布。
在形成金属层400于导电基材100上之前,可对导电基材100进行表面处理。举例来说,当导电基材100所包括的材料与金属层400所包括的材料相同时,可先对导电基材100进行表面处理再沉积金属层400在经处理的导电基材100上,如此一来,在后续离模制程(例如,移除导电基材100而留下导电层400)中,前述的氧化处理可有助于分离导电基材100和金属层400这两者。在一些实施例中,表面处理可包括形成氧化薄膜在导电基材100上。应留意的是,表面处理大致上不影响金属层400的形成。
请参照图5,于步骤S18中,移除绝缘材料300。并且,移除导电基材100而使金属层400作为金属掩模400,其具有条状结构402、平板部404以及厚度T1。如图5所示,金属掩模400为具有条状结构402的立体结构。
进一步描述图5,金属掩模400的平板部404可包括第一平板部404-1和第二平板部404-2。在一些实施例中,第一平板部404-1和第二平板部404-2彼此平行。金属掩模400的条状结构402彼此相隔开,并且连接第一平板部404-1和第二平板部404-2。条状结构402包括第一部分402-1、第二部分402-2、和第三部分402-3,其中第一部分402-1位在最上方(例如,平行z轴向上)并且连接第二部分402-2和第三部分402-3、第二部分402-2连接第一平板部404-1和第一部分402-1、以及第三部分402-3连接第二平板部404-2和第一部分402-1。在一些实施例中,第二部分402-2与第三部分403-3彼此平行。
在一些实施例中,当原先的金属层400的厚度T1为均匀分布时,在图5中金属层400作为金属掩模400时可保持均匀厚度T1。因此,第一部分402-1的厚度、第二部分402-2的厚度及第三部分402-3的厚度可大致上相同,即皆为厚度T1。
请继续参照图5并且同时参照图6,其中图6根据本发明一些实施例绘示金属掩模沿图5的剖线A-A的截面图。如图6的截面图所示,金属掩模400的截面形貌相似于ㄇ字型或是上下颠倒U字型的结构。其中,第一部分402-1与第二部分402-2夹有第一转折角度θ1,而第一部分402-1与第三部分402-3夹有第二转折角度θ2。如前所述,可通过导电基材100搭配绝缘材料300的设置(见图3)定义出金属掩模400的形貌。
在一些实施例中,第一部分402-1的长度D1可大致上相同于图1中的导电基材100的宽度W1。在另一些实施例中,当第二部分402-2与第三部分403-3彼此平行时,第二部分402-2与第三部分403-3的内表面之间的距离D2可大致上相同于图1中的导电基材100的宽度W1。在又一些实施例中,当第二部分402-2与第三部分403-3彼此平行且第一平板部404-1和第二平板部404-2彼此平行时,第一平板部404-1和第二平板部404-2的内表面之间的距离D3可大致上相同于图1中的导电基材100的宽度W1。
接下来请参照图7至图9,根据本发明的一些实施例绘示应用图5的金属掩模400(例如使用金属掩模400在板状基材的侧边形成金属走线)的各个阶段的示意图。应注意的是,在图7至图9的操作步骤之间可能有其他的制程操作,为了简化说明的目的可能会将其他的制程操作省略或于本文中简单说明。
请参照图7,于步骤A10中,接收板状基材700并将金属掩模400设置在板状基材700的侧边区域。进一步描述图7,金属掩模400的平板部404接触板状基材700的第五表面S5(例如,平行xy平面)和相对于第五表面S5的第六表面S6,而金属掩模400的条状结构402接触的第五表面S5、第六表面S6和第七表面S7(例如,平行yz平面),其中第七表面S7连接第五表面S5和第六表面S6。
金属掩模400的形貌经设计以符合板状基材700的形貌,藉此使金属掩模400可贴合板状基材700的侧边区域的轮廓。在一些实施例中,板状基材700的宽度W2大致上相同于条状结构402中第一部分402-1的长度D1(见图6)。
请参照图8,于步骤A12中,形成金属材料800在板状基材700中未被金属掩模400遮蔽的表面上。更确切地说,金属材料800形成在金属掩模400的条状结构402之间。金属材料800的厚度小于金属掩模400的厚度(例如,图5中的厚度T1)。在一些实施例中,可使用覆盖层(未绘出)遮蔽板状基材700的其他部分以避免金属材料800出现在板状基材700的其他部分上。在一些实施例中,金属材料800的形成方式包括溅镀制程、蒸镀制程或其他合适的方式。应留意的是,在实际操作上,金属材料800不只形成在板状基材700的暴露表面上,金属材料800同样地形成在金属掩模400上,为了简化图示,在此未绘出形成在金属掩模400上的部分金属材料800。
由于金属掩模400的热膨胀较小,在形成金属材料800的制程中(例如使用溅镀制程或蒸镀制程等),金属掩模400较不易随温度而发生结构变化(例如,体积膨胀或收缩)。因此金属掩模400可维持原本的结构配置,有助于保持金属材料800的制程稳定度,进而提高后续形成的金属走线900(见下文图9)的可靠度。
请参照图9,于步骤A14中,移除金属掩模400,留下的金属材料800成为金属走线900在板状基材700的侧边区去上。金属走线900连续延伸在第五表面S5、第七表面S7和第六表面S6上。金属走线900可电性连接后续设置在第五表面S5的元件和设置在第六表面S6的元件(未绘出)。因此,可藉由金属掩模400的使用以较为便利的方式来形成金属走线900在板状基材700的周边区域上。
请参照图10至图12,根据本发明的一些实施例分别绘示形成另一结构的金属掩模于不同操作阶段的示意图。形成另一种结构的金属掩模的操作步骤可类似于前述针对形成金属掩模400的操作步骤。例如,另一结构的金属掩模可直接应用图1的步骤S10和图2的步骤S12,再者,形成另一种结构的金属掩模在图10的步骤S24相似于图3的步骤S14、图11的步骤S26相似于图4的步骤S16、以及图12的步骤S28相似于图5的步骤S18。应留意的是,因另一结构的金属掩模可直接应用图1的步骤S10和图2的步骤S12,故在此不再详述此两步骤。
在图10至图12的操作步骤之间可能有其他的制程操作,为了简化说明的目的可能会将其他的制程操作省略或于本文中简单说明。
请参照图10,于步骤S24中,在图3的结构上,额外形成绝缘材料1000在导电基材100的第四表面S4上。如此一来,第一表面S1和第三表面S3为暴露出的特定表面,意即未受到绝缘材料300和绝缘材料1000的覆盖而暴露出。在一些实施例中,绝缘材料1000实质上相同于绝缘材料300。
请参照图11,于步骤S26中,形成金属层1100在导电基材100的暴露表面上,意即,金属层1100披覆于突出部102未被绝缘材料300和绝缘材料1000所覆盖的其他部分(见图10)。在如图11所示的实施例中,金属层1100披覆在图10的结构中的暴露表面上(例如第一表面S1和第三表面S3上)。
进一步描述,金属层1100可包括数个条状结构1102和平板部1104。条状结构1102可为形成在突出部102上的部分金属层1100。例如,条状结构1102覆盖在突出部102所暴露出的第一表面S1和第三表面S3(见图10)上。平板部1104可为沉积在基部104上的部分金属层1100。例如,平板部1104覆盖在基部104的第三表面S3(见图10)上。
在一些实施例中,形成金属层1100在导电基材100上可包括使用电化学来沉积金属层1100的材料在导电基材100上。金属层1100的材料可包括铜、镍、铁、钴、锡、铬、钛、铝、其他金属、上述金属的合金、或上述的组合。举例来说,金属层1100可包括镍。在电化学沉积过程中,对图10的导电基材100进行电性导通(例如,连接至电源供应器),当电镀液接触导电基材100的暴露表面时,电镀液中的离子(例如,金属层1100的材料的离子状态)可进行还原反应而形成金属层1100在导电基材100的暴露表面上。因此,可通过导电基材100搭配绝缘材料300和绝缘材料1000的设置决定暴露表面的配置,进而定义出金属层1100的形貌。
金属层1100可具有厚度T2,其中厚度T2在约20微米(μm)到约300微米之间。在一些实施例中,厚度T2在约20微米到约150微米之间。当金属层1100的厚度小于约20微米时,可能会导致操作的难度提高。举例来说,在后续离模制程(例如,移除导电基材100而留下金属层1100)中,太薄的金属层1100可能需更精细的操作以保持金属层1100的形貌。当金属层1100的厚度大于约300微米时,对制程上无明显益处。举例来说,在一些实施例中,在形成超过约300微米的厚度过程中可能发生遮蔽效应(shadow effect)。在一些实施例中,金属层1100的厚度T2可为均匀分布。
同样地,在形成金属层1100于导电基材100上之前,可对导电基材100进行表面处理。表面处理的方式如前所述,因此在此不再详述。
请参照图12,于步骤S28中,移除绝缘材料300和绝缘材料1000。并且,移除导电基材100而使金属层1100作为金属掩模1100,其具有条状结构1102、平板部1104以及厚度T2。如图5所示,金属掩模1100为具有条状结构1102的立体结构。
进一步描述图12,金属掩模1100的条状结构1102彼此相隔开,并且连接平板部1104。条状结构1102包括第一部分1102-1和第二部分1102-2,其中第一部分1102-1位在最上方(例如,平行z轴向上)并且连接第二部分1102-2、而第二部分1102-2连接平板部1104和第一部分1102-1。在一些实施例中,金属掩模1100可相应于图5的金属掩模400。举例而言,第一部分1102-1可对应于图5的第一部分402-1,第二部分1102-2可对应于图5的第二部分402-2,以及平板部1104可对应于图5的第一平板部404-1。
在一些实施例中,当原先的金属层1100的厚度T2为均匀分布时,在图11中金属层1100作为金属掩模1100时可保持均匀厚度T2。因此,第一部分1102-1的厚度及第二部分1102-2的厚度可大致上相同,即皆为厚度T2。
请继续参照图12并且同时参照图13,其中图13根据本发明一些实施例绘示金属掩模1100沿图12的剖线B-B的截面图。如图6的截面图所示,金属掩模1100的截面形貌相似于上下镜射L型的结构。其中,第一部分1102-1与第二部分1102-2夹有第三转折角度θ3。如前所述,可通过导电基材100搭配绝缘材料300/1000的设置(见图10)定义出金属掩模1100的形貌。在一些实施例中,第一部分1102-1的长度D4可大致上相同于图1中的导电基材100的宽度W1。
接下来请参照图14至图17,根据本发明的一些实施例绘示应用图12的金属掩模1100(例如使用金属掩模1100在板状基材的侧边形成金属走线)的各个阶段的示意图。应注意的是,在图14至图17的操作步骤之间可能有其他的制程操作,为了简化说明的目的可能会将其他的制程操作省略或于本文中简单说明。再者,图14至图17的操作步骤顺序并非独特唯一,可省略、顺序调整、或可由其他可行的操作代替。
请参照图14,于步骤A20中,接收板状基材700并将金属掩模1100设置在板状基材700的侧边区域。在如图14所示的实施例中,金属掩模1100的平板部1104接触板状基材700的第五表面S5(例如,平行xy平面),而金属掩模1100的条状结构1102接触第五表面S5和第七表面S7(例如,平行yz平面)。
由于金属掩模1100的形貌经设计以符合板状基材700的形貌,因此金属掩模1100可贴合板状基材700的侧边区域的轮廓。在一些实施例中,板状基材700的宽度W2大致上相同于条状结构1102中第一部分1102-1的长度D4(见图13)。在另一些实施例中,板状基材700的宽度W2小于条状结构1102中第一部分1102-1的长度D4(见图13)。
请参照图15,于步骤A22中,形成第一金属材料1500在板状基材700中未被金属掩模1100遮蔽的表面上。如图15所示的实施例中,第一金属材料1500形成在板状基材700的第五表面S5和第七表面S7上。更确切地说,第一金属材料1500形成在金属掩模1100的条状结构1102之间。第一金属材料1500的厚度小于金属掩模1100的厚度(例如,图12中的厚度T2)。在一些实施例中,可使用覆盖层(未绘出)遮蔽板状基材700的其他部分以避免第一金属材料1500出现在板状基材700的其他部分上。在一些实施例中,第一金属材料1500的形成方式包括溅镀制程、蒸镀制程或其他合适的方式。应留意的是,在实际操作上,第一金属材料1500不只形成在板状基材700的暴露表面上,第一金属材料1500同样地形成在金属掩模1100上,为了简化图示,在此未绘出形成在金属掩模1100上的部分第一金属材料1500。
请参照图16,于步骤A23中,先将图15的金属掩模1100翻转后,在将金属掩模1100设置在与图15相同的板状基材700的侧边区域上。在如图16所示的实施例中,金属掩模1100的平板部1104接触板状基材700的第六表面S6,而金属掩模1100的条状结构1102接触第六表面S6和第七表面S7。
应注意的是,在步骤A23中,金属掩模1100的配置位置相应地对齐第一金属材料1500在第七表面S7的位置。换句话说,当金属掩模1100安置在板状基材700之后,可观察到第一金属材料1500与条状结构1102的第一部分1102-1为交错配置在第七表面S7上。
接下来,形成第二金属材料1600在板状基材700中未被金属掩模1100遮蔽的表面上。如图16所示的实施例中,第二金属材料1600形成在板状基材700的第六表面S6和第七表面S7上。更确切地说,第二金属材料1600形成在金属掩模1100的条状结构1102之间。第二金属材料1600的厚度小于金属掩模1100的厚度(例如,图12中的厚度T2)。在一些实施例中,可使用覆盖层(未绘出)遮蔽板状基材700的其他部分以避免第二金属材料1600出现在板状基材700的其他部分上。
在一些实施例中,第二金属材料1600的形成方式包括溅镀制程、蒸镀制程或其他合适的方式。在实际操作上,第二金属材料1600不只形成在板状基材700的暴露表面上,第二金属材料1600同样地形成在金属掩模1100上,为了简化图示,在此未绘出形成在金属掩模1100上的部分第二金属材料1600。
除此之外,在步骤A22和A23中,因为在第七表面S7上重复形成金属材料(例如,第一金属材料1500和第二金属材料1600)于条状结构1102的第一部分1102-1之间,所以此处的金属材料为第一金属材料1500和第二金属材料1600的双层堆栈。在一些实施例中,第一金属材料1500和第二金属材料1600的双层堆栈的厚度小于金属掩模1100的厚度(例如,图12中的厚度T2)。
请参照图17,于步骤A24中,移除金属掩模1100,留下的第一金属材料1500和第二金属材料1600共同成为金属走线1700在板状基材700的侧边区域上。金属走线1700连续延伸在第五表面S5、第七表面S7和第六表面S6上。金属走线1700可电性连接后续设置在第五表面S5的元件和设置在第六表面S6的元件(未绘出)。金属走线1700在第七表面S7上的厚度可大于金属走线1700在第五表面S5或第六表面上S6上的厚度。在一些实施例中,金属走线1700在第七表面S7上的厚度为金属走线1700在第五表面S5或第六表面上S6上的厚度约2倍。
综合以上,本发明的实施例提供金属掩模与其形成方法。可藉由较为简易的制程来形成具有立体结构的金属掩模。
除此之外,本发明立体结构的掩模由金属所组成,当应用于高温制程时,由于金属掩模的热膨胀相对于其他材质(例如,聚合物)较小,因此具有较好的制程可靠度及较广的温度操作范围。再者,本发明的金属掩模具有立体结构,可与板状基板对位贴合,再经由溅镀或蒸镀制程形成金属走线在板状基板的侧边区域上,进而电性连通板状基材上相对两侧(例如,上下两侧)的元件。因此,使用立体结构的金属掩模可简化侧边布线的制程及降低制程成本。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种形成金属掩模的方法,其特征在于,包括:
接收一导电基材,该导电基材包括:
一第一表面;
一第二表面,相对于该第一表面;
一第三表面,连接该第一表面和该第二表面;以及
一第四表面,相对于该第三表面,且连接该第一表面和该第二表面;
自该第一表面向该第二表面方向交错形成数个沟槽和数个突出部;
填入一绝缘材料至该些沟槽中,其中该绝缘材料覆盖该些突出部的一部分;
形成一金属层在该导电基材上,其中该金属层披覆于该些突出部未被该绝缘材料所覆盖的其他部分;
移除该绝缘材料;以及
移除该导电基材,而使该金属层成为该金属掩模,并形成具有数个条状结构的立体态样。
2.如权利要求1所述的形成金属掩模的方法,其特征在于,其中形成该金属层在该导电基材上包括使用电化学沉积该金属层的材料。
3.如权利要求1所述的形成金属掩模的方法,其特征在于,进一步包括形成另一绝缘材料在该第三表面和该第四表面中的其中一者上。
4.如权利要求1所述的形成金属掩模的方法,其特征在于,其中该些沟槽的长度相同于该第三表面与该第四表面之间的距离。
5.一种金属掩模,其特征在于,包括:
一第一平板部;以及
数个条状结构,连接该第一平板部,且相邻的该些条状结构彼此相隔开,该些条状结构包括:
一第一部分,具有一第一厚度;以及
一第二部分,连接该第一平板部与该第一部分,并与该第一部分夹有一第一转折角度,该第二部分具有一第二厚度,其中该第二厚度相同于该第一厚度。
6.如权利要求5所述的金属掩模,其特征在于,其中该些条状结构进一步包括:
一第三部分,连接该第一部分,并与该第一部分夹有一第二转折角度。
7.如权利要求6所述的金属掩模,其特征在于,其中该第三部分具有一第三厚度,其中该第三厚度相同于该第一厚度与该第二厚度。
8.如权利要求6所述的金属掩模,其特征在于,其中该第二部分与该第三部分彼此平行。
9.如权利要求6所述的金属掩模,其特征在于,进一步包括一第二平板部,其中该第三部分连接该第二平板部与该第一部分。
10.如权利要求9所述的金属掩模,其特征在于,其中该第一平板部与该第二平板部彼此平行。
CN202111297972.8A 2021-08-26 2021-11-04 形成金属掩模的方法与金属掩模 Active CN114108039B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110131682 2021-08-26
TW110131682A TWI825470B (zh) 2021-08-26 2021-08-26 形成金屬遮罩的方法

Publications (2)

Publication Number Publication Date
CN114108039A CN114108039A (zh) 2022-03-01
CN114108039B true CN114108039B (zh) 2023-09-15

Family

ID=80381190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111297972.8A Active CN114108039B (zh) 2021-08-26 2021-11-04 形成金属掩模的方法与金属掩模

Country Status (3)

Country Link
US (2) US20230064427A1 (zh)
CN (1) CN114108039B (zh)
TW (1) TWI825470B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785762B (zh) * 2021-08-26 2022-12-01 達運精密工業股份有限公司 形成金屬遮罩的方法與金屬遮罩

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010204626A (ja) * 2009-02-05 2010-09-16 Asahi Glass Co Ltd ワイヤグリッド型偏光子およびその製造方法
JP2017141500A (ja) * 2016-02-12 2017-08-17 大日本印刷株式会社 蒸着マスクおよび蒸着マスクの製造方法
CN206494966U (zh) * 2017-01-18 2017-09-15 福州荣德光电科技有限公司 一种光学零件用窄挡边镀膜夹具
CN110004407A (zh) * 2019-05-21 2019-07-12 京东方科技集团股份有限公司 掩膜版组件及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3707394B2 (ja) * 2001-04-06 2005-10-19 ソニー株式会社 無電解メッキ方法
JP2004111059A (ja) * 2002-09-13 2004-04-08 Sony Corp 表示装置
US20070051636A1 (en) * 2005-09-07 2007-03-08 Inco Limited Process for producing metal foams having uniform cell structure
US9385289B2 (en) * 2012-11-28 2016-07-05 Lumens Co., Ltd. Light-emitting-device package and production method therefor
CN105220185B (zh) * 2015-10-29 2017-11-07 广东工业大学 一种超疏油微柱阵列表面织构的制备方法
KR101871956B1 (ko) * 2016-11-28 2018-07-02 주식회사 티지오테크 모판, 모판의 제조 방법, 및 마스크의 제조 방법
JP6410999B1 (ja) * 2017-12-25 2018-10-24 堺ディスプレイプロダクト株式会社 蒸着マスク、蒸着方法及び有機el表示装置の製造方法
KR20210141604A (ko) * 2019-03-19 2021-11-23 어플라이드 머티어리얼스 이탈리아 에스.알.엘. 증착 장치, 기판 상의 증착 방법, 기판 구조 및 기판 지지부

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010204626A (ja) * 2009-02-05 2010-09-16 Asahi Glass Co Ltd ワイヤグリッド型偏光子およびその製造方法
JP2017141500A (ja) * 2016-02-12 2017-08-17 大日本印刷株式会社 蒸着マスクおよび蒸着マスクの製造方法
CN206494966U (zh) * 2017-01-18 2017-09-15 福州荣德光电科技有限公司 一种光学零件用窄挡边镀膜夹具
CN110004407A (zh) * 2019-05-21 2019-07-12 京东方科技集团股份有限公司 掩膜版组件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高分辨率显示用小孔设计技术;曲连杰;郭建;史大为;陈旭;闵泰烨;杨莉;;液晶与显示(02);65-69 *

Also Published As

Publication number Publication date
US20230064427A1 (en) 2023-03-02
US20230207319A1 (en) 2023-06-29
CN114108039A (zh) 2022-03-01
TWI825470B (zh) 2023-12-11
TW202309314A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
CN114108039B (zh) 形成金属掩模的方法与金属掩模
US10534233B2 (en) Array substrate, method for manufacturing the same, display device
US20160379950A1 (en) Double plated conductive pillar package subsatrate
CN110506335A (zh) 用于电子器件中金属化的电流诱导暗层形成
US20090002121A1 (en) Chip resistor and method for fabricating the same
CN110518020B (zh) 一种显示面板及其制作方法
CN113745193B (zh) 字线引出结构及其制备方法
TWI847929B (zh) 金屬遮罩
CN112310047A (zh) 电容集成结构及其电容
CN112382623B (zh) 电子装置的线路
WO2023220968A1 (zh) 一种芯片及其制备方法、电子设备
CN115602060A (zh) 显示面板及显示装置
CN115657352A (zh) 显示面板及显示装置
CN114107893B (zh) 形成金属遮罩的方法与金属遮罩
TWI542042B (zh) 發光二極體圖案化基板及其製作方法
CN102422729B (zh) 电路基板及其制造方法
US20140174791A1 (en) Circuit board and manufacturing method thereof
US6625858B2 (en) Method of producing stator of variable capacitor
CN112951096B (zh) 显示面板及其制备方法
CN113495388B (zh) 显示面板及显示面板的制备方法
TWI821884B (zh) 電鍍裝置及製造封裝結構之方法
CN115831766B (zh) 集成电路工艺方法以及集成电路产品
JPH11251321A (ja) 集積回路内の電子部品間の導通パス製作方法および集積回路
CN117497483B (zh) 集成电路制造方法以及集成电路装置
US11916085B2 (en) Array substrate, method of manufacturing array substrate, and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant