CN112333403A - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN112333403A
CN112333403A CN202010771057.7A CN202010771057A CN112333403A CN 112333403 A CN112333403 A CN 112333403A CN 202010771057 A CN202010771057 A CN 202010771057A CN 112333403 A CN112333403 A CN 112333403A
Authority
CN
China
Prior art keywords
voltage
node
transistor
pull
gated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010771057.7A
Other languages
English (en)
Inventor
韩在胜
郑演焕
裵宰永
尹锡琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112333403A publication Critical patent/CN112333403A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

图像传感器包括：转换电路，其将施加到第一节点的第一电压转换到第二电压且将施加到第二节点的第二电压转换到第一电压；以及，子电路，其将第一电压提供给转换电路。图像传感器还包括：源电路，其使能子电路以将第一电压提供给转换电路；以及使能晶体管，其由使能信号选通，并基于使能信号通过将第二电压提供给转换电路来使能转换电路。

Description

图像传感器
相关申请的交叉引用
本申请基于并要求于2019年8月5日在韩国知识产权局提交的韩国专利申请No.10-2019-0094883的优先权，其公开内容通过引用整体并入本文。
技术领域
本公开涉及图像传感器。
背景技术
图像传感器是将光学信息转变成电信号的半导体元件。图像传感器的示例包括电荷耦合器件(charge-coupled device，CCD)图像传感器和互补金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)图像传感器。
在图像传感器中使用用于将输入电压转换到用于驱动的电压的电平转换器(level shifter)。
发明内容
根据实施例，图像传感器包括：转换电路，其将施加到第一节点的第一电压转换到第二电压，并将施加到第二节点的第二电压转换到第一电压；以及，子电路，其将第一电压提供给转换电路。图像传感器还包括：源电路，其使能子电路以将第一电压提供给转换电路；以及使能晶体管，其由使能信号选通(gated)，并基于使能信号通过将第二电压提供给转换电路来使能转换电路。
根据实施例，图像传感器包括：第一电路，其使用三个第一晶体管将第一节点的电压从第一电压转换到第二电压；以及，第二电路，其使用三个第二晶体管将第二节点的电压从第二电压转换到第一电压，第二节点的电压与第一节点的电压不同。图像传感器还包括：使能晶体管，其由使能信号选通，并基于使能信号通过将第一节点的电压和第二节点的电压中的一个或两个下拉至第二电压来使能第一电路和第二电路。三个第一晶体管中的两个第一晶体管由第二节点的电压选通，并且三个第二晶体管中的两个第二晶体管由第一节点的电压选通。
根据实施例，图像传感器包括：像素阵列，其包括一个或多个像素；以及，行驱动器，其输出用于控制一个或多个像素的操作的控制信号。图像传感器还包括：模数转变器，其将经由列线从一个或多个像素输出的像素信号转变为数字信号，并输出该数字信号；以及，定时生成器，其生成时钟信号，并将时钟信号发送到行驱动器和模数转变器。行驱动器包括：转换电路，其包括交叉耦合并输出目标电压的两个反相器；以及，源电路，其包括连接到源节点的电流源；以及由源节点的电压选通的源极晶体管。行驱动器还包括：子电路，其由源节点的电压选通，并基于源节点的电压将目标电压提供给转换电路；以及，使能电路，其接收使能信号，并基于使能信号使能转换电路。
附图说明
图1是根据实施例的图像传感器的框图。
图2是根据实施例的行驱动器的框图。
图3是包括在图2的行驱动器中的电平转换器的电路图。
图4是包括在图2的行驱动器中的电平转换器的另一示例的电路图。
图5是示出图3的电压变化的曲线图。
图6是示出图3的电平转换器的操作的时序图。
图7和图8是示出图3的电平转变器的操作的电路图。
图9是根据实施例的包括在图像传感器中的电平转换器的电路图。
图10是根据实施例的包括在图像传感器中的电平转换器的另一示例的电路图。
图11是示出图10的电压变化的曲线图。
图12是根据实施例的包括在图像传感器中的电平转换器的又一示例的电路图。
图13是示出图12的电平转换器的操作的时序图。
图14和图15是示出图12的电平转换器的操作的电路图。
具体实施方式
实施例提供了一种图像传感器，该图像传感器能够通过减小行驱动器中包括的电平转换器的尺寸来减小整个行驱动器的尺寸。该图像传感器还可以通过减少输入和输出之间的信号延迟来提高可靠性。
图1是根据实施例的图像传感器的框图。
参考图1，图像传感器可以包括控制块100、定时生成器200、行驱动器300、像素阵列400、模数转变器(analog-to-digital converter，ADC)500、斜坡信号生成器600和缓冲器700。
控制块100可以控制图像传感器的操作。控制块100可以直接将操作信号发送到定时生成器200、斜坡信号生成器600和缓冲器700。
定时生成器200可以生成操作定时参考信号，该操作定时参考信号是用于图像传感器的各个元件的操作定时的参考信号。可以将操作定时参考信号发送到行驱动器300、ADC 500和斜坡信号生成器600。
像素阵列400可以感测外部图像。像素阵列400可以包括多个像素(或像素单元)。行驱动器300可以选择性地激活像素阵列400的像素行。
ADC 500可以对由像素阵列400提供的像素信号进行采样，可以将采样的像素信号与斜坡信号进行比较，并且可以基于比较的结果将模拟图像数据转变为数字图像数据。
ADC 500被示为包括相关双采样器(correlated double sampler，CDS)、比较器，但是实施例不限于此。CDS、比较器等可以被实施为与ADC 500分离的逻辑电路。
斜坡信号生成器600可以生成并发送用于ADC 500的斜坡信号。例如，ADC 500可以包括CDS、比较器等，并且斜坡信号生成器600可以生成并发送用于ADC 500的CDS、比较器等的斜坡信号。
缓冲器700可以包括例如，锁存器。缓冲器700可以临时存储要提供到图像传感器的外部的图像信号，并且可以将图像数据发送到外部存储器或外部设备。
图2是根据实施例的行驱动器的框图。
参考图2，行驱动器300可以包括多个行驱动器单元300_1至300_n。行驱动器单元300_1至300_n中的每个可以包括垂直解码器320、逻辑单元340，电平转换器360和驱动器380。
行驱动器单元300_1至300_n中的每个可以接收由定时生成器200生成的操作定时参考信号。
逻辑单元340可以根据垂直解码器320执行解码的结果，将使能信号提供给电平转换器360。
电平转换器360可以被使能信号使能以输出电压。
电平转换器360可以包括其中两个反相器交叉耦合以输出目标电压的转换电路、源电路、子电路和使能电路。
在转换电路中，两个反相器可以交叉耦合以输出目标电压。源电路可以包括连接到源节点的电流源和由源节点选通的源晶体管。子电路可以被源节点的电压选通，以将目标电压提供给转换电路。使能电路可以接收使能信号以使能转换电路。
驱动器380可以校正由电平转换器360输出的电压，并且可以将校正后的电压输入到像素阵列400。
图3是包括在图2的行驱动器中的电平转换器的电路图。
参考图3，电平转换器可以包括源电路10、子电路20、使能电路30和转换电路40。
源电路10可以包括连接到源节点ND0的电流源I和源晶体管PS。
源晶体管PS可以被实施为例如，P型金属氧化物半导体(P-type metal-oxidesemiconductor，PMOS)晶体管。
源晶体管PS的栅极端可以被源节点ND0的电压选通，源晶体管PS的第一端可以连接到第一电压VDD1，且源晶体管PS的第二端可以连接到电流源I。
源晶体管PS可以被源节点ND0的电压选通，并且可以将第一电压VDD1提供给源节点ND0。
第一电压VDD1可以是将由电平转换器输出的目标电压。
电流源I可以连接到源节点ND0。
也就是说，电流源I和源晶体管PS的第二端可以连接到源节点ND0。因此，源节点ND0的电压可以在第一电压VDD1和第二电压VSS1之间，其偏置第一晶体管PT1和第二晶体管PT2。
单个子电路20被示为连接到源电路10，但是实施例不限于此。也就是说，可替代地，多个子电路20可以连接到源电路10。
子电路20可以由包括源节点ND0的源电路10使能。
子电路20可以包括第一晶体管PT1和第二晶体管PT2。
第一晶体管PT1和第二晶体管PT2可以被实施为例如，PMOS晶体管。
第一晶体管PT1的栅极端可以被源节点ND0的电压选通，第一晶体管PT1的第一端可以连接到第一电压VDD1，且第一晶体管PT1的第二端可以连接到第一上拉晶体管PP1，这将在后面描述。
第一晶体管PT1可以被源节点ND0的电压选通，以将第一电压VDD1提供给第一上拉晶体管PP1。
第二晶体管PT2的栅极端可以被源节点ND0的电压选通，第二晶体管PT2的第一端可以连接到第一电压VDD1，且第二晶体管PT2的第二端可以连接到第二上拉晶体管PP2，这将在后面描述。
第二晶体管PT2可以被源节点ND0的电压选通，以将第一电压VDD1提供给第二上拉晶体管PP2。
转换电路40可以包括第一节点ND1和第二节点ND2，且可以将第一节点ND1的电压转换到第二节点ND2的电压，并且可以将第二节点ND2的电压转换到第一节点ND1的电压。
转换电路40还可以包括第一上拉晶体管PPl、第二上拉晶体管PP2、第一下拉晶体管NPl和第二下拉晶体管NP2。
第一上拉晶体管PP1和第二上拉晶体管PP2可以被实施为例如，PMOS晶体管。
第一上拉晶体管PP1的栅极端可以由第二节点ND2的电压选通，第一上拉晶体管PP1的第一端可以连接到第一晶体管PT1，且第一上拉晶体管PP1的第二端可以连接到第一节点ND1。
第一上拉晶体管PP1可以由第二节点ND2的电压选通，以将第一电压VDD1提供给第一节点ND1。
第二上拉晶体管PP2的栅极端可以由第一节点ND1的电压选通，第二上拉晶体管PP2的第一端可以连接到第二晶体管PT2，且第二上拉晶体管PP2的第二端可以连接到第二节点ND2。
第二上拉晶体管PP2可以由第一节点ND1的电压选通，以将第一电压VDD1提供给第二节点ND2。
第一下拉晶体管NPl和第二下拉晶体管NP2可以被实施为例如，N型金属氧化物半导体(N-type metal-oxide semiconductor，NMOS)晶体管。
第一下拉晶体管NPl的栅极端可以由第二节点ND2的电压选通，第一下拉晶体管NPl的第一端可以连接到第一节点NDl，且第一下拉晶体管NP1的第二端可以连接到第三节点ND3。
第一下拉晶体管NP1可以由第二节点ND2的电压选通，以将第二电压VSS1提供给第一节点ND1。
第二下拉晶体管NP2的栅极端可以由第一节点ND1的电压选通，第二下拉晶体管NP2的第一端可以连接到第二节点ND2，且第二下拉晶体管NP2的第二端可以连接到第三节点ND3。
第二下拉晶体管NP2可以由第一节点ND1的电压选通，以将第二电压VSS1提供给第二节点ND2。
第二电压VSS1可以包括例如，接地电压，但是实施例不限于此。
第一上拉晶体管PP1和第一下拉晶体管NP1由第二节点ND2的电压选通，且第二上拉晶体管PP2和第二下拉晶体管NP2由第一节点ND1的电压选通。因此，响应于第一上拉晶体管PP1和第二上拉晶体管PP2导通，第一下拉晶体管NP2和第二下拉晶体管NP2可以截止。
此外，响应于第一上拉晶体管PP1和第二上拉晶体管PP2截止，第二下拉晶体管NP2和第一下拉晶体管NP1可以导通。
也就是说，转换电路40可以包括两个反相器交叉耦合的结构。
使能电路30接收具有第一逻辑电平H的使能信号EN，以将第二电压VSS1提供给第一节点ND1并使能转换电路40。
使能信号EN可以包括例如，输入到使能电路30的输入电压Vin。
使能电路30可以包括第一使能晶体管NE1和第二使能晶体管NE2。
使能电路30被示为包括第一使能晶体管NE1和第二使能晶体管NE2两者，但是实施例不限于此。也就是说，使能电路30的配置可以变化。例如，使能电路30可以包括第一使能晶体管NE1和第二使能晶体管NE2中的一个或两个。
第一使能晶体管NE1和第二使能晶体管NE2可以被实施为例如，NMOS晶体管。
第一使能晶体管NE1可以由使能信号EN选通，以将第二电压VSS1提供给第一节点ND1。第一使能晶体管NE1的栅极端可以接收使能信号EN，第一使能晶体管NE1的第一端可以连接到第一节点ND1，且第一使能晶体管NE1的第二端可以连接到第三节点ND3。
第二使能晶体管NE2可以由使能信号EN选通，以将第二电压VSS1提供给第二节点ND2。第二使能晶体管NE2的栅极端可以接收使能信号EN，第二使能晶体管NE2的第一端可以连接到第二节点ND2，且第二使能晶体管NE2的第二端可以连接到第三节点ND3。
由转换电路40转换的电压可以作为输出电压Vout从第二节点ND2输出。
图4是包括在图2的行驱动器中的电平转换器的另一示例的电路图。
图4将电平转换器示出为包括源电路10、使能电路30、第一电路50和第二电路60的电路。为了方便起见，下面将主要着眼于与图3的电平转换器的区别来描述图4的电平转换器。
第一电路50可以包括第一晶体管PTl、第一上拉晶体管PPl和第一下拉晶体管NPl。
第一晶体管PT1可以将第一电压VDD1提供给第一上拉晶体管PP1。
第一上拉晶体管PP1可以将第一电压VDD1提供给第一节点ND1。第一上拉晶体管PP1可以上拉第一节点ND1的电压。
第一下拉晶体管NP1可以将第二电压VSS1提供给第一节点ND1。第一下拉晶体管NP1可以下拉第一节点ND1的电压。
第二电路60可以包括第二晶体管PT2、第二上拉晶体管PP2和第二下拉晶体管NP2。
第二晶体管PT2可以将第一电压VDD1提供给第二上拉晶体管PP2。
第二上拉晶体管PP2可以将第一电压VDD1提供给第二节点ND2。第二上拉晶体管PP2可以上拉第二节点ND2的电压。
第二下拉晶体管NP2可以将第二电压VSS1提供给第二节点ND2。第二下拉晶体管NP2可以下拉第二节点ND2的电压。
图5是示出图3的电压变化的曲线图。
参考图3至图5，第一曲线图G1可以指示第一节点ND1的电压，且第二曲线图G2可以指示第二节点ND2的电压。
可替代地，第一曲线图G1可以指示图3的第二节点ND2的电压，且第二曲线图G2可以指示第一节点ND1的电压。
开关电压Vswitch可以是第一曲线G1和第二曲线G2之间的交点处的电压。开关电压Vswitch可以是当第一节点ND1的电压和第二节点ND2的电压变得相同时的电压。
如果第一节点ND1和第二节点ND2的电压中的一个达到开关电压Vswitch，则第一节点ND1和第二节点ND2的电压可以彼此发散。
因此，如果第一节点ND1和第二节点ND2的电压中的一个增大，则另一个电压可以减小。
此外，由于第二节点ND2的电压迅速发展为开关电压Vswitch，因此可以减少在施加使能信号EN之后，输出电压Vout的输出延迟。
图6是示出图3的电平转换器的操作的时序图。图7和8是示出图3的电平转换器的操作的电路图。
下面将参考图3至图8来描述图3的电平转换器的操作。为了方便起见，假定使能信号EN被施加到第一使能晶体管NE1，但是实施例不限于此。可替代地，可以将使能信号EN施加到第二使能晶体管NE2。
图6示出了施加到图3的电平转换器的使能信号的波形以及图3的电平转换器的每个节点的电压的变化。图6的使能信号可以由图2的逻辑单元340提供。
参考图3和图6，在时段A中，第一电压VDD1被提供给第一节点ND1，且第二电压VSS1被提供给第二节点ND2。
因此，由第一节点NDl选通的第二上拉晶体管PP2截止，并且第二下拉晶体管NP2导通。由第二节点ND2选通的第一上拉晶体管PP1导通，并且第一下拉晶体管NP1截止。
此后，参考图6和图7，在第一时间Tl，使能信号EN从第二逻辑电平L切换到第一逻辑电平H。也就是说，使能信号EN可以被使能。
结果，第一使能晶体管NE1可以被导通以将第二电压VSS1提供给第一节点ND1。因此，第一节点ND1的电压可以发展为开关电压Vswitch。
使用第一电压VDD1可以将第二节点ND2的电压发展为开关电压Vswitch。
此后，参考图6和8，在第二时间T2，第一节点ND1和第二节点ND2可具有开关电压Vswitch。
从而，在时段C中，第二上拉晶体管PP2和第一下拉晶体管NP1导通，并且第一上拉晶体管PP1和第二下拉晶体管NP2截止。
因此，第二上拉晶体管PP2可以将第一电压VDD1提供给第二节点ND2。结果，第二节点ND2的电压可以发展为第一电压VDD1。
第一下拉晶体管NP1可以将第二电压VSS1提供给第一节点ND1。结果，第一节点ND1的电压可以发展为第二电压VSS1。
在第三时间T3，如果第一节点ND1的电压转换到第二电压VSS1且第二节点ND2的电压转换到第一电压VDD1，则第二节点ND2的电压可以作为输出电压Vout输出。
也就是说，电平转换器可以将第二节点ND2的电压从第二电压VSS1上转换到第一电压VDD1。
电平转换器可以被实施为单级电路，因此，可以减小行驱动器300中的电平转换器的面积。
图9是根据实施例的包括在图像传感器中的电平转换器的电路图。为了方便起见，下面将主要着眼于与图3的电平转换器的区别来描述图9的电平转换器。
参考图9，电平转变器的子电路20还可以包括第三晶体管PT3和第四晶体管PT4。
第三晶体管PT3和第四晶体管PT4可以被实施为例如，PMOS晶体管。
第三晶体管PT3可以由第二上拉晶体管PP2的输出选通，第三晶体管PT3的第一端可以连接到第一电压VDD1，且第三晶体管PT3的第二端可以连接到第一上拉晶体管PP1。
第四晶体管PT4可以由第一晶体管PT1的输出选通，第四晶体管PT4的第一端可以连接到第一电压VDD1，且第四晶体管PT4的第二端可以连接到第二上拉晶体管PP2。
在使能信号EN具有第二逻辑电平L的情况下，第一晶体管PT1和第二晶体管PT2导通。因此，第三晶体管PT3可以由第二晶体管PT2的输出选通以被截止，并且第四晶体管PT4可以由第一晶体管PT1的输出选通以被截止。
在使能信号EN具有第一逻辑电平H的情况下，第一使能晶体管NE1可以被选通以将第二电压VSS1提供给第一节点ND1，且第四晶体管PT4可以被经由第一上拉晶体管PP1提供的第一节点ND1的电压选通，以将第一电压VDD1提供给第二上拉晶体管PP2。
因此，第一节点ND1和第二节点ND2的电压可以快速地发展为开关电压Vswitch。
电平转换器被示为包括第一使能晶体管NE1和第二使能晶体管NE2两者，但是实施例不限于此。也就是说，图9的电平转换器的结构可以变化。例如，使能电路30可以包括第一使能晶体管NE1和第二使能晶体管NE2中的一个或两个。
电平转换器的第一使能晶体管NE1和第二使能晶体管NE2可以由使能信号EN选通。
图10是根据实施例的包括在图像传感器中的电平转换器的另一示例的电路图。图11是示出图10的电压变化的曲线图。
参考图10，第一下拉晶体管NP1和第二下拉晶体管NP2(在图10中加粗)可以具有与其他晶体管(PS、PT1、PT2、PP1、PP2、NE1和NE2)不同的长度或宽度。第一下拉晶体管NP1和第二下拉晶体管NP2的宽长比(width-to-length ratio，L/W)可以大于其他晶体管(PS、PT1、PT2、PP1、PP2、NE1和NE2)的宽长比。
参考图11，开关电压Vswitch可以通过第一下拉晶体管NP1和第二下拉晶体管NP2或第一上拉晶体管PP1和第二上拉晶体管PP2的长度和宽度中的一个或两个来确定。也就是说，随着第一下拉晶体管NP1和第二下拉晶体管NP2或第一上拉晶体管PP1和第二上拉晶体管PP2的宽长比(L/W)增加，开关电压Vswitch也可以增加。
因此，第一节点ND1和第二节点ND2的电压可以快速地发展为开关电压Vswitch，以及第二节点ND2的电压可以快速地发展为第一电压VDD1。
图12是根据实施例的包括在图像传感器中的电平转换器的又一示例的电路图。下面将主要着眼于与图3的电平转换器的区别来描述图12的电平转换器。
参考图12，第一使能晶体管PE1和第二使能晶体管PE2可以被实施为PMOS晶体管。
源晶体管NS、第一晶体管NTl和第二晶体管NT2可以被实施为NMOS晶体管。
图13是示出图12的电平转换器的操作的时序图。图14和图15是示出图12的电平转换器的操作的电路图。
下面将参考图12至图15描述图12的电平转换器的操作。为了方便起见，假定使能信号EN被施加到第一使能晶体管PE1，但是实施例不限于此。可替代地，使能信号EN可以被施加到第二使能晶体管PE2。
参考图12和图13，在时段E中，第二电压VSS2被提供给第一节点ND1，并且第一电压VDD2被提供给第二节点ND2。
因此，由第一节点ND1选通的第二上拉晶体管PP2导通，并且第二下拉晶体管NP2截止。由第二节点ND2选通的第一上拉晶体管PP1截止，并且第一下拉晶体管NP1导通。
此后，参考图13和图14，在第四时间T4，使能信号EN从第一逻辑电平H切换到第二逻辑电平L。也就是说，使能信号EN可以被使能。
结果，第一使能晶体管PE1可以被导通以将第一电压VDD2提供给第一节点ND1。因此，第一节点ND1的电压可以发展为开关电压Vswitch。
使用第二电压VSS2可以将第二节点ND2的电压发展为开关电压Vswitch。
此后，参考图13和15，在第五时间T5，第一节点ND1和第二节点ND2可以具有开关电压Vswitch。
从而，在时段G中，第二上拉晶体管PP2和第一下拉晶体管NP1截止，并且第一上拉晶体管PP1和第二下拉晶体管NP2导通。
因此，第二下拉晶体管NP2可以将第二电压VSS2提供给第二节点ND2。结果，第二节点ND2的电压可以发展为第二电压VSS2。
第一上拉晶体管PP1可以将第一电压VDD2提供给第一节点ND1。结果，第一节点ND1的电压可以发展为第一电压VDD2。
在第六时间T6，如果第一节点ND1的电压转换到第一电压VDD2且第二节点ND2的电压转换到第二电压VSS2，则第二节点ND2的电压可以作为输出电压Vout输出。
也就是说，电平转换器可以将第二节点ND2的电压从第一电压VDD2下转换到第二电压VSS2。尽管电平转变器被描述为包括在图像传感器中，但是实施例不限于此。也就是说，电平转换器可以被包括在传感器中以上转换数字信号的电平。电平转换器可以应用于例如，用于驱动显示器的显示驱动器集成电路(integrated circuit，IC)。
如技术概念领域中的传统，以功能块、单元和/或模块的形式描述并图示了实施例。本领域技术人员将理解，这些块、单元和/或模块由诸如逻辑电路、分立组件、微处理器、硬接线电路、存储元件、布线连接等的电子(或光学)电路物理地实施，其可以使用基于半导体的制造技术或其他制造技术来形成。在块、单元和/或模块由微处理器或类似物实施的情况下，可以使用软件(例如，微代码)对它们进行编程以执行本文讨论的各种功能，并且可以可选地由固件和/或软件来驱动。可替代地，每个块、单元和/或模块可以由专用硬件来实施，或者被实施为执行某些功能的专用硬件和执行其他功能的处理器(例如，一个或多个编程微处理器和相关电路)的组合。此外，在不脱离技术概念的范围的情况下，实施例的每个块、单元和/或模块可以物理地被分成两个或更多个相互作用且离散的块、单元和/或模块。此外，在不脱离技术概念的范围的情况下，实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
在结束详细描述时，本领域技术人员将理解，可以在基本不脱离本技术概念的原理的情况下对实施例进行许多变化和修改。因此，技术概念的实施例仅在一般和描述性意义上使用，而不用于限制目的。
尽管已经参考附图描述了本技术构思的实施例，但是本领域普通技术人员可以理解，在不改变本技术概念或本技术概念的特征的情况下，本技术概念可以由本领域普通技术人员以其他形式来执行。此外，上述实施例是示例，并且不限制本技术概念的权利的范围。

Claims (20)

1.一种图像传感器，包括：
转换电路，将施加到第一节点的第一电压转换到第二电压，并将施加到第二节点的所述第二电压转换到所述第一电压；
子电路，将所述第一电压提供给所述转换电路；
源电路，使能所述子电路以将所述第一电压提供给所述转换电路；和
使能晶体管，由使能信号选通，并基于所述使能信号通过将所述第二电压提供给所述转换电路来使能所述转换电路。
2.根据权利要求1所述的图像传感器，其中，所述转换电路包括：
第一上拉晶体管，由所述第二节点的电压选通，并基于所述第二节点的电压将所述第一电压提供给所述第一节点；
第二上拉晶体管，由所述第一节点的电压选通，并基于所述第一节点的电压将所述第一电压提供给所述第二节点；
第一下拉晶体管，由所述第二节点的电压选通，并基于所述第二节点的电压将所述第二电压提供给所述第一节点；和
第二下拉晶体管，由所述第一节点的电压选通，并基于所述第一节点的电压将所述第二电压提供给所述第二节点。
3.根据权利要求2所述的图像传感器，其中，基于所述第一节点的电压在所述第一电压和在所述第一电压与所述第二电压之间的开关电压之间，所述第一上拉晶体管和所述第二下拉晶体管导通，以将所述第一节点的电压发展为所述开关电压，并且
其中，基于所述第一节点的电压在所述开关电压和所述第二电压之间，所述第二上拉晶体管和所述第一下拉晶体管导通，以将所述第一节点的电压发展为所述第二电压。
4.根据权利要求3所述的图像传感器，其中，基于所述第二节点的电压在所述第二电压和所述开关电压之间，所述第一上拉晶体管和所述第二下拉晶体管导通，以将所述第二节点的电压发展为所述开关电压，并且
其中，基于所述第二节点的电压在所述开关电压和所述第一电压之间，所述第二上拉晶体管和所述第一下拉晶体管导通，以将所述第二节点的电压发展为所述第一电压。
5.根据权利要求3所述的图像传感器，其中，所述开关电压对应于所述第一下拉晶体管和所述第二下拉晶体管中的每个的长度或宽度和/或所述第一上拉晶体管和所述第二上拉晶体管中的每个的长度或宽度。
6.根据权利要求2所述的图像传感器，其中，所述源电路包括：
电流源，连接到源节点；和
源晶体管，连接到所述源节点，并由所述源节点的电压选通。
7.根据权利要求6所述的图像传感器，其中，所述子电路包括：
第一晶体管，由所述源节点的电压选通，并基于所述源节点的电压将所述第一电压提供给所述第一上拉晶体管；和
第二晶体管，由所述源节点的电压选通，并基于所述源节点的电压将所述第一电压提供给所述第二上拉晶体管。
8.根据权利要求7所述的图像传感器，其中，所述子电路还包括：
第三晶体管，与所述第一上拉晶体管并联连接，并由所述第二晶体管的输出选通；和
第四晶体管，与所述第二上拉晶体管并联连接，并由所述第一晶体管的输出选通。
9.根据权利要求1所述的图像传感器，其中，所述使能晶体管包括：
第一使能晶体管，将所述第二电压提供给所述第一节点；和
第二使能晶体管，将所述第二电压提供给所述第二节点。
10.根据权利要求9所述的图像传感器，其中，所述第一使能晶体管和所述第二使能晶体管中仅一个被所述使能信号选通。
11.一种图像传感器，包括：
第一电路，使用三个第一晶体管将第一节点的电压从第一电压转换到第二电压；
第二电路，使用三个第二晶体管将第二节点的电压从所述第二电压转换到所述第一电压，所述第二节点的电压与所述第一节点的电压的不同；和
使能晶体管，由使能信号选通，并基于所述使能信号通过将所述第一节点的电压和所述第二节点的电压中的一个或两个下拉到所述第二电压来使能所述第一电路和所述第二电路，
其中，所述三个第一晶体管中的两个第一晶体管由所述第二节点的电压选通，并且
所述三个第二晶体管中的两个第二晶体管由所述第一节点的电压选通。
12.根据权利要求11所述的图像传感器，还包括：
电流源，连接到源节点；和
源晶体管，由所述源节点的电压选通，
其中，与所述三个第一晶体管中的两个第一晶体管不同的所述三个第一晶体管中的一个第一晶体管由所述源节点的电压选通，以及
其中，与所述三个第二晶体管中的两个第二晶体管不同的所述三个第二晶体管中的一个第二晶体管由所述源节点的电压选通。
13.根据权利要求12所述的图像传感器，其中，所述第一电路包括：
第一晶体管，由所述源节点的电压选通，并基于所述源节点的电压将所述第一电压提供给所述第一节点；
第一上拉晶体管，由所述第二节点的电压选通，并连接到所述第一晶体管和所述第一节点；和
第一下拉晶体管，由所述第二节点的电压选通，连接到所述第一上拉晶体管，并基于所述第二节点的电压下拉所述第一节点的电压。
14.根据权利要求13所述的图像传感器，其中，所述第一下拉晶体管的尺寸与所述第一上拉晶体管的尺寸不同。
15.根据权利要求13所述的图像传感器，其中，所述第二电路包括：
第二晶体管，由所述源节点的电压选通，并基于所述源节点的电压将所述第一电压提供给所述第二节点；
第二上拉晶体管，由所述第一节点的电压选通，并连接到所述第二晶体管和所述第二节点；和
第二下拉晶体管，由所述第一节点的电压选通，连接到所述第二上拉晶体管，并基于所述第一节点的电压下拉所述第二节点的电压。
16.根据权利要求15所述的图像传感器，其中，所述第二上拉晶体管被导通的时间和所述第二下拉晶体管被导通的时间基于所述第二下拉晶体管的尺寸而变化。
17.一种图像传感器，包括：
像素阵列，包括一个或多个像素；
行驱动器，输出用于控制所述一个或多个像素的操作的控制信号；
模数转换器，将经由列线从所述一个或多个像素输出的像素信号转换为数字信号，并输出所述数字信号；和
定时生成器，生成时钟信号，并将所述时钟信号发送到所述行驱动器和所述模数转换器，
其中，所述行驱动器包括：
转换电路，包括交叉耦合并输出目标电压的两个反相器；
源电路，包括连接到源节点的电流源，以及由所述源节点的电压选通的源晶体管；
子电路，由所述源节点的电压选通，并基于所述源节点的电压将所述目标电压提供给所述转换电路；和
使能电路，接收使能信号，并基于所述使能信号使能所述转换电路。
18.根据权利要求17所述的图像传感器，其中，所述转换电路还包括第一节点和第二节点，并且使用所述两个反相器将所述第一节点的电压从第一电压转换到第二电压并将所述第二节点的电压从所述第二电压转换到所述第一电压。
19.根据权利要求18所述的图像传感器，其中，所述使能电路还包括使能晶体管，所述使能晶体管由所述使能信号选通，并基于所述使能信号下拉所述第一节点的电压。
20.根据权利要求18所述的图像传感器，其中，所述子电路包括：
第一晶体管，将所述目标电压提供给所述第一节点；和
第二晶体管，将所述目标电压提供给所述第二节点。
CN202010771057.7A 2019-08-05 2020-08-04 图像传感器 Pending CN112333403A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0094883 2019-08-05
KR1020190094883A KR20210016744A (ko) 2019-08-05 2019-08-05 이미지 센서

Publications (1)

Publication Number Publication Date
CN112333403A true CN112333403A (zh) 2021-02-05

Family

ID=74302970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010771057.7A Pending CN112333403A (zh) 2019-08-05 2020-08-04 图像传感器

Country Status (3)

Country Link
US (1) US20210044297A1 (zh)
KR (1) KR20210016744A (zh)
CN (1) CN112333403A (zh)

Also Published As

Publication number Publication date
US20210044297A1 (en) 2021-02-11
KR20210016744A (ko) 2021-02-17

Similar Documents

Publication Publication Date Title
CN111432146B (zh) 成像装置
JP5710046B2 (ja) シフトレジスタ回路
KR100726264B1 (ko) 레벨 시프트 회로, 레벨 시프트 회로를 사용하는 시프트 레지스터, 및 이들을 탑재한 액정 표시 장치
US7145363B2 (en) Level shifter
US7994844B2 (en) Multiple-stage charge pump with charge recycle circuit
US6937278B2 (en) Row driver circuit for a sensor including a shared row-reset bus and a charge pump boosting circuit
US20020018039A1 (en) Liquid crystal display and data latch circuit
JP2008131457A (ja) レベルシフタ回路
JP2007128631A (ja) シフトレジスタ回路
JP5467454B2 (ja) ブートストラップ回路及びレベルシフト回路並びにワード線駆動回路
US9781372B2 (en) Driver and image sensing device including the same
TWI388207B (zh) 驅動裝置
US7295056B2 (en) Level shift circuit
US8471803B2 (en) Level shifters including circuitry for reducing short circuits and display devices using the same
JP5219958B2 (ja) スタートパルス生成回路
CN112333403A (zh) 图像传感器
KR100787326B1 (ko) 3치 펄스 발생 회로
KR100992588B1 (ko) 커패시터 결합형 레벨시프트
JP2003347924A (ja) 電圧変換回路および半導体装置
US6448814B1 (en) CMOS buffer circuit
JP7491546B2 (ja) 信号出力回路及び表示装置駆動ドライバ
CN110415750B (zh) 移位寄存器
WO2011033663A1 (ja) 赤外線撮像素子
JP2008092343A (ja) アナログ信号伝達回路
JP4696006B2 (ja) 電圧信号出力回路及びｃｃｄ型固体撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210205