CN112311387A - 不同触发器组合的高阻型数字鉴相器 - Google Patents

Abstract

本发明案即《不同触发器组合的高阻型数字鉴相器》中的四个鉴相器状态迁移图即说明书附图2、图4‑6所表述的鉴相器工作状态迁移实态，都符合以下基本的工作状态关系：a.初态(复位后)初态时WrWc=00时，QrQc=00，PDo=高阻态。b.处在初态下的一个输入信号上升边沿到达WrWc=↑0时，QrQc=10，PDo=“1”态；WrWc=0↑时，QrQc=01，PDo=“0”态。c.处在非初态下的另一个输入信号上升边沿到达WrWc=‑↑/↑‑时，QrQc=11，PDo=高阻态。d.处在任意态下输入信号的上升边沿同时到达WrWc=↑↑时，QrQc=11，PDo=高阻态；如果WrWc=↑↑→11则直接启动前置式复位。e.Wr=↑↑时，Qr=1→0，PDo=高阻态。

Description

不同触发器组合的高阻型数字鉴相器

技术领域

本发明涉及到一种由不同类型触发器构成的边沿式高阻型数字鉴相器(以下简称为边沿式鉴相器)，设计方式采用了专利申请号为2015106449019的《标准化设计高阻型数字鉴相器的结构原理方案》中规定的设计方法。本发明所涉及的电路形式不仅适合于通用型数字IC芯片组建数字鉴相器，更适合应用于集成化电路设计的边沿式鉴相器电路中。

背景技术

现有边沿式鉴相器仅有一种形式，其中之一型号为为图1所示IC的74HC4046中的鉴相器II，分析其输入输出信号间关系可以归纳出工作定义为如下：

a.初态

每一次触发器复位后鉴相器都回归到初态这一常态，复位形成条件为WrWc=--(QrQc=11)，鉴相器输出PDo=高阻态。其中-为任意码，以下同。

b.D/JK触发器的工作特征

输入信号Wr与Wc有着各自独立的上升边沿触发式D/JK触发器，处在初态即触发器输出Q=“0”码时的D触发器一旦有上升边沿触发信号，输出Q=“1”码。这种输出状态保持到复位条件形成为止，一旦复位后输出回归到Q=“0”码；即Q=“1”是过渡态不是常态。

c.输出Q=“1”码时的最短时间至少有形成复位信号输出所需最短时间即图1中与非门的一个周期的工作时间，与D触发器复位时所需一个工作周期的时间之和。

d.鉴相器输出状态取决于二个触发器输出的QrQc码值。定义初态QrQc=00(WrWc=--)时PDo=高阻态；有相位检出即边沿有效触发时如果QrQc=10(WrWc=↑-)则PDo=“H”态，如果QrQc=01(WrWc=-↑)则PDo=“L”态；相位检出结束的标志是QrQc=11这一过度状态，规定为PDo=高阻态。

或者，现有边沿式鉴相器的状态迁移图可以归纳为图2所示：无论Wc还是Wr都是单边方向有效，在任意“态”下只要同步信号到达，都回归到高阻态，以上构成本件所涉及边沿式鉴相器的基本工作状态关系。

本件技术中采用到专利申请号为2015106462973的《全新设计的边沿式高阻型数字鉴相器》中提供的直接基于鉴相器输入信号的前置型复位与基于触发器输出信号的后置型复位二种复位技术，其中前置型复位决定着该款鉴相器的最高工作频率；本件文件中规定鉴相器中二个输入信号记号为Wr与Wc，输出信号记号为PDo，内部有供输出接口电路用的二个控端信号高阻态控制信号INH与相位差检出信号a。

发明内容

本发明的设计思想是针对74HC4046鉴相器作符合《标准化设计高阻型数字鉴相器的结构原理方案》中规定的输出端接口电路的设计更改，同时作以下二项设计更改：

a.规定有Wr边沿触发信号有鉴相器输出“H”态侧的触发器改D触发器为JK触发器，即在Wc边沿到达前有二次连续Wr边沿触发信号后该JK触发器的输出状态回归到初态，也就是该侧鉴相器输出回复为高阻态；

b.采用了针对(拟)同步信号即Wc与Wr同时为“H”态时直接复位的前置式复位技术，改74HC4046鉴相器中处理所需时间为各一个时序电路与门电路的工作时间，为二个门电路的工作时间，在效果上原有一路复位方式的形成信号还未出现时前置式复位信号已经形成。

设计更改后状态迁移图形式为图4所示，如果对换二个触发器后的状态迁移图形式为图5所示。

附图说明

图1是摘录自该芯片厂商的数据手册，型号为74HC4046的边沿式鉴相器内部电路结构图。

图2为74HC4046的边沿式鉴相器的简化状态迁移图，同时也是本件发明技术中二个触发器同时采用D触发器时的简化状态迁移图。

图3是作为本发明一例的边沿式鉴相器内部电路结构图，图中JK触发器的二个输入端J与K是短接后接到电源端的。

图4是采用图3所示电路形式后的简化状态迁移图。

图5是图3所示电路中对换二个触发器后的简化状态迁移图。

图6是图3所示电路中二个触发器全部采用JK触发器后的简化状态迁移图。

具体实施方式

图3电路的工作原理说明如下：

a. 初态(复位后)

初态时二个触发器的输出QrQc=00(WrWc=--)，与非门IC5输出为“1”态，断开p型场效应开关；或非门IC4输出为“0”态，断开n型场效应开关。所以，符合定义：QrQc=00(WrWc=--)时PDo=高阻态。

b.处在初态下的一个输入信号上升边沿到达

例如Wr上升边沿信号单独到达后该侧触发器输出从“0”切换到“1”态，即有QrQc=10，所以IC4输出为“1”态，n型场效应开关改断开为导通；IC5输出仍为“1”态不变，保持p型场效应开关原有断开状态。符合定义：QrQc=10WrWc=↑-)时PDo=“1”态。相反地，当Wc上升边沿信号单独到达后该侧触发器输出的Q从“0”切换到“1”态，即有QrQc=01，所以IC4输出仍为“0”态不变，保持n型场效应开关原有断开状态；IC5输出为“0”态，p型场效应开关改断开为导通。符合定义：QrQc=01(WrWc=-↑)时PDo=“0”态。

c.处在非初态下的另一个输入信号上升边沿到达

处在非初态下的鉴相器输入端，例如先期Wr上升边沿信号到达后的Wc上升边沿信号到达WrWc=-↑时，或者先期Wc上升边沿信号到达后的Wr上升边沿信号到达为WrWc=↑-时；由于QrQc=11，IC4输出为“0”态，断开n型场效应开关；IC5输出为“1”态，断开p型场效应开关。同时，由于与门IC2的输入码为“11”，输出改“0”态为“1”态，启动复位实现鉴相器输出回归到初态，符合各简化状态迁移图中的规定。所以，符合定义：QrQc=10/01→11(WrWc=-↑/↑-)时PDo=高阻态。

d. JK触发器处在非初态下的一个输入信号上升边沿到达

用于本发明技术中的JK触发器有一个共同工作特点，每一次有效边沿输入信号到达后触发器的输出状态都会发生一次改变，所以鉴相器处在由于JK触发器的输出端引起的非高阻态输出时，只要发生任何一个有效边沿输入信号到达后都会产生二个触发器的输出信号符合形成复位信号的条件，或者触发器的输出信号回归到初始状态这二种情况之一，结果都是鉴相器输出为高阻态。

e.处在任意态下二个输入信号的上升边沿同时到达或者其中一个输入信号在维持“1”态期间另一个输入信号的上升边沿到达

在这种输入信号状态下，由于IC1的与门输出从“0”态输出转换到“1”态输出，这一输出经过IC3的或门输出从“0”态输出转换到“1”态输出，启动触发器复位，实现鉴相器回归到初态即符合定义：WrWc=01/10/00→11时PDo=高阻态。

如果触发器中一个上升边沿信号有效为下降边沿信号，同时改该触发器的输入信号为等占空比信号，则锁相环锁定状态后的输入信号之间关系为反相型同频信号。

最后，生成符合专利申请号为2015106449019的《标准化设计高阻型数字鉴相器的结构原理方案》中鉴相器规定要求的接口电路控端信号为INH与a，供选取专利申请号为2015106448849的《高阻型数字鉴相器输出级的标准型接口电路》与专利申请号为2017104018440的《高阻型鉴相器输出级非FET开关类的标准型接口电路》中相应接口电路，包括改型。

Claims (1)

1.一种依循于专利申请号：2015106449019《标准化设计高阻型数字鉴相器的结构原理方案》申请件的《权利要求书》中指定“经由一个鉴相器输出高阻态检测电路后输出一个高阻态形成检出”状态值的INH、与“经由一个鉴相器输出“H”态检测电路后输出一个“H”态形成检出”状态值的a，提供给该申请件的《权利要求书》中指定“从双向开关到单向开关之间的电路形式作为鉴相器的输出接口电路”，鉴相器输出由该申请件的《权利要求书》中指定“单向开关的另一端作为鉴相器的输出端”；作为该申请件的适配性接口电路有着专利申请号：2015106448849《高阻型数字鉴相器输出级的标准型接口电路》与专利申请号：2017104018440《高阻型鉴相器输出级非FET开关类的标准型接口电路》二个接口电路申请件提供；提出一个基于74HC4046高阻型鉴相器结构的四种具有不同鉴相器简化状态迁移图的边沿式高阻型鉴相器结构的电路，其特征在于，包括：

1） 共同的鉴相器结构的电路，其特征在于，包括：输出开关接通Vcc侧的触发器负相端输出与另一个触发器正相端输出同时接入到异或门的输入端，异或门的输出形成“高阻态形成检出”状态值的INH；输出开关接通Vcc侧的触发器正相端输出形成““H”态形成检出”状态值的a；二个触发器的正相端输出同时接入到一个与门的输入端，该与门的输出接入到一个或门的输入端，二个鉴相器输入信号同时接入到一个与门的输入端，这一与门的输出接入到或门的另一个输入端，或门的输出接入到二个触发器的复位端；

2） 或者共同的鉴相器结构的电路，其特征在于，包括：输出开关接通Vcc侧的触发器负相端输出与另一个触发器正相端输出同时接入到一个或非门、一个与非门，或非门的输出接入到“1”型开关的控端，开关的一端接到电源Vcc；与非门的输出接入到“0”型开关的控端，开关的一端接到接地GND；二个开关的各一端短接后的共端作为鉴相器的输出端口；

3） 不同触发器组合类型所结构的电路，有着不同的鉴相器简化状态迁移图工作特征在于，包括：

a 电源侧触发器采用JK触发器，接地侧触发器采用D触发器；鉴相器输出为“H”时二个触发器输入信号只要有有效信号输入时鉴相器输出都为高阻态，鉴相器输出为“L”时只有电源侧触发器有有效信号输入时鉴相器输出为高阻态；

b 或者电源侧触发器采用D触发器，接地侧触发器采用JK触发器；鉴相器输出为“L”时二个触发器输入信号只要有有效信号输入时鉴相器输出都为高阻态，鉴相器输出为“H”时只有接地侧触发器有有效信号输入时鉴相器输出为高阻态；

c 或者触发器仅采用JK触发器，鉴相器输出为非高阻态时二个触发器输入信号只要有有效信号输入时鉴相器输出都为高阻态；

d 或者触发器仅采用D触发器，鉴相器输出为非高阻态时只有相反一侧触发器输入信号有有效信号输入时鉴相器输出为高阻态；

e 或者改一侧触发器的触发形式从上升边沿式为下降边沿式，该侧鉴相器输入信号限定为等占空比的信号，则组环的锁相环锁定工作状态下二个鉴相器输入信号属于同相关系为反相关系。

Images