CN112310949A - 高电压电路装置及其环形电路布局 - Google Patents
高电压电路装置及其环形电路布局 Download PDFInfo
- Publication number
- CN112310949A CN112310949A CN201911004930.3A CN201911004930A CN112310949A CN 112310949 A CN112310949 A CN 112310949A CN 201911004930 A CN201911004930 A CN 201911004930A CN 112310949 A CN112310949 A CN 112310949A
- Authority
- CN
- China
- Prior art keywords
- high voltage
- voltage transistor
- transistor
- protection
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010615 ring circuit Methods 0.000 title claims abstract description 21
- 230000004044 response Effects 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 19
- 230000005669 field effect Effects 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 230000000087 stabilizing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008713 feedback mechanism Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical group [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
- H02H9/025—Current limitation using field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种高电压电路装置及其环形电路布局，包括一高电压晶体管、一防护元件以及一反馈元件。高电压晶体管具有一栅极、一漏极以及一源极。防护元件耦接于高电压晶体管的源极以及一接地端之间。当漏极对应一静电放电而流经一电流时，电流自漏极经过高电压晶体管以及防护元件而流往接地端。一反馈元件耦接于防护元件、接地端以及栅极之间。当静电放电发生时使高电压晶体管维持一导通状态以流经电流。
Description
技术领域
本发明是关于一种高电压电路装置及其环形电路布局，特别是关于一种具有静电放电(Electrostatic Discharge，ESD)防护作用的高电压电路装置及其环形电路布局。
背景技术
一般而言，各种电子装置中均会设置有静电放电(Electrostatic Discharge，ESD)防护的机制，藉以避免当人体带有过多的静电而去触碰电子装置时，电子装置因为静电所产生的瞬间大电流而导致毁损，或是避免电子装置受到环境或运送工具所带的静电影响而产生无法正常运作的情形。
以高电压操作环境下的电子装置而言，高电压元件通常可被应用于其中，藉此提供高电压处理的能力，同时在电子装置未操作的情形下，高电压元件本身亦可承受静电放电电流而不会导致元件本身的损毁。
然而，上述高电压元件并无法提供有效的静电放电防护，因此当静电放电情形发生而产生瞬间大电流时，上述高电压元件仍无法用来确实避免静电放电对于电子装置造成的损害，故静电放电所产生的瞬间大电流仍可能通过上述高电压元件流往其它内部电路，使得内部电路中的元件毁损。
发明内容
为了解决上述问题，本发明提出一种高电压电路装置及其环形电路布局，是利用晶体管常开型的沟道特性在源极端搭配防护元件及反馈元件的设计，能够通过反馈元件控制高电压晶体管的栅极电压使其维持在导通状态，让电流经由防护元件流至接地端而宣泄出去，避免对高电压晶体管与内部电路造成伤害，因而能提供具有高稳定性与高效能的静电放电防护作用。
本发明的一实施例提供了一种高电压电路装置，包括一高电压晶体管、一防护元件以及一反馈元件。高电压晶体管具有一栅极、一漏极以及一源极。防护元件耦接于高电压晶体管的源极以及一接地端之间。当漏极对应一静电放电(Electrostatic Discharge，ESD)而流经一电流时，电流自漏极经过高电压晶体管以及防护元件而流往接地端。一反馈元件耦接于防护元件、接地端以及栅极之间。当静电放电发生时使高电压晶体管维持一导通状态以流经电流。
反馈元件是包括一稳压二极管(Zener diode)，稳压二极管的阳极耦接接地端，稳压二极管的阴极耦接防护元件。当静电放电发生时，稳压二极管为反偏，并且稳压二极管的一击穿电压传递至高电压晶体管的栅极以导通高电压晶体管。此外，反馈元件更包括一电容以及一电阻，高电压晶体管的栅极是连接电容以及电阻。
在另一实施例中，高电压晶体管是包括一结型场效应晶体管(Junction GateField-Effect Transistor，JFET)。防护元件是包括一金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、一双极性结型晶体管(Bipolar Junction Transistor，BJT)或二极管。防护元件是包括金属氧化物半导体场效应晶体管，并且金属氧化物半导体场效应晶体管的漏极是连接金属氧化物半导体场效应晶体管的源极。要注意的是，上述高电压晶体管、防护元件以及反馈元件是采用同一半导体工艺制作于同一半导体基板上。
本发明的另一实施例提供了一种用于高电压电路装置的环形电路布局，用以配置高电压电路装置的一高电压晶体管、一防护元件以及一反馈元件。环形电路布局包括一中央部分以及一周围部分。中央部分包括高电压晶体管的一漏极。周围部分环绕中央部分。周围部分是包括高电压晶体管的一栅极与一源极、一接地端、防护元件以及反馈元件。反馈元件是用以当一静电放电(Electrostatic Discharge，ESD)发生时，使高电压晶体管维持一导通状态以流经对应静电放电所产生的一电流。
详细而言，高电压晶体管的栅极是环绕高电压晶体管的漏极，高电压晶体管的源极是环绕高电压晶体管的栅极，接地端是环绕高电压晶体管的源极，防护元件是环绕接地端，并且反馈元件是环绕防护元件。
关于本发明其他附加的特征与优点，此领域的技术人员，在不脱离本发明的精神和范围内，当可根据本案实施方法中所揭露的高电压电路装置及其环形电路布局。
附图说明
根据以下的详细说明并配合所附图式做完整揭露。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
图1是显示根据本发明一实施例所述的高电压电路装置的示意图；
图2是显示根据本发明一实施例所述的高电压电路装置的结构图；
图3A是显示根据本发明一实施例所述的高电压电路装置的环形电路布局的示意图；
图3B是显示根据本发明一实施例所述的高电压电路装置的部分放大的环形电路布局的示意图。
附图标记：
100～高电压电路装置
102～基板
110～高电压晶体管
110B～基极
110D～漏极
110G～栅极
110S～源极
111～N型重掺杂阱
112、123～P型阱
113、168～N型阱
114、115～P型扩散漂流区
116、118、124、125、171、172、173～N型重掺杂区
117、126、170～P型重掺杂区
120～防护元件
122～金属氧化物半导体场效应晶体管
160～反馈元件
162～稳压二极管
164～电容
166、180～电阻
169～稳压接触区
182、183～栅极电极
190～内部电路
300～环形电路布局
300A～中央部分
300B～周围部分
GND～接地端
IESD～电流
N1、N2、N3～节点
OI～场氧化层
P1、P2～输出入端
具体实施方式
以下的揭露内容提供许多不同的实施例或范例以实施本案的不同特征。以下的揭露内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本揭露书叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下揭露书中，不同范例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
图1是显示根据本发明一实施例所述的高电压电路装置100的示意图。高电压电路装置100包括一高电压晶体管110、一防护元件120以及一反馈元件160。防护元件120以及反馈元件160可与高电压晶体管110整合制作，以节省芯片面积。一般而言，高电压晶体管110是指可操作于高于3V(伏特)或5V的电压的元件，更具体而言，本发明实施例中所指的高电压元件或高电压晶体管可在例如十伏特、数十伏特、数百伏特或甚至上千伏特的环境下操作。
举例而言，高电压电路装置100可为一电压转换电路，例如低压降稳压器电路(LowDropout，LDO)，其可应用于电源供应器、直流转直流电压转换器(DC/DC converter)或功率放大器等需要电压转换的装置中。高电压电路装置100亦可以集成电路(IntegratedCircuit，IC)形式制作于单一芯片中，或与其它电路整合制作。
高电压晶体管110具有连接节点N1的一栅极、连接电压源VDD的一漏极、以及连接节点N2的一源极。详细而言，高电压晶体管110可提供电压转换的功能。高电压晶体管110是包括一结型场效应晶体管(Junction Gate Field-Effect Transistor，JFET)。高电压晶体管110可由连接栅极的控制电路进行控制，并自一电压输出入端接收来自外部的电压源VDD，藉以于高电压晶体管110的一端(即节点N2)产生具有相对较低电平的一操作电压，使得内部电路190可依据操作电压进行操作。再者，内部电路190是通过电阻180而连接于节点N2以及高电压晶体管110的源极。
防护元件120耦接于高电压晶体管110的源极以及一接地端之间。当漏极对应一静电放电(Electrostatic Discharge，ESD)而流经一电流IESD时，电流IESD自漏极经过高电压晶体管110以及防护元件120而流往接地端GND。此外，反馈元件160耦接于防护元件120、接地端GND以及高电压晶体管110的栅极之间。当静电放电发生时使高电压晶体管110维持一导通状态以流经电流IESD，以防止静电放电损害高电压电路装置100。
在一实施例中，防护元件120是包括一金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、一双极性结型晶体管(Bipolar Junction Transistor，BJT)或二极管。在图1所示的实施例中，防护元件120是包括金属氧化物半导体场效应晶体管122。金属氧化物半导体场效应晶体管122的漏极连接节点N2以耦接高电压晶体管110，金属氧化物半导体场效应晶体管122的源极连接节点N3以耦接反馈元件160。
要注意的是，金属氧化物半导体场效应晶体管122为N型，并且金属氧化物半导体场效应晶体管122的栅极是连接金属氧化物半导体场效应晶体管122的源极。因此，当没有发生ESD现象时，金属氧化物半导体场效应晶体管122的栅极沟道为关闭状态，高电压电路装置100可正常操作。在另一实施例中，防护元件120是包括一稳压(Zener)二极管，其阳极连接节点N3以耦接反馈元件160，其阴极连接节点N2以耦接高电压晶体管110。再者，防护元件120亦可包括一可控硅整流器(Silicon Controlled Rectifier，SCR)，或寄生有一可控硅整流器(Silicon Controlled Rectifier，SCR)等效电路，其中可控硅整流器是为一种具有P/N/P/N半导体介面的电子元件，本发明并不加以限制。
在一实施例中，反馈元件160是包括一稳压二极管162。上述稳压二极管162的阳极耦接接地端GND，稳压二极管162的阴极连接节点N3以耦接防护元件120。在图1所示的实施例中，反馈元件160更包括一电容164以及一电阻166，并且高电压晶体管110的栅极是连接节点N1以耦接电容164以及电阻166。举例而言，电阻166可为多晶硅电阻(poly resistor)、扩散电阻(diffusion resistor)、阱电阻(well resistor)...等，或是可由晶体管来实现，本发明并不加以限制。
要注意的是，在一实施例中，当ESD未发生时，节点N2的电压小于ESD触发电压，则不启动ESD防护机制，防护元件120为关闭状态，高电压晶体管110与内部电路190皆为正常操作。当ESD发生时，短时间内产生大量的静电电荷及其对应的电流IESD，从高电压晶体管110的漏极流经源极，使得节点N2的电压大于或等于ESD触发电压，而启动ESD防护机制。此时，防护元件120以及反馈元件160为导通状态，使得ESD电荷对应的电流IESD能尽量流向金属氧化物半导体场效应晶体管122，藉以通过金属氧化物半导体场效应晶体管122对ESD电荷对应的电流IESD进行有效的放电，并且反馈元件160的稳压二极管162为反偏。
一般而言，稳压二极管162在反偏时的击穿电压是固定且可预测的。此时，稳压二极管162的击穿电压传递至高电压晶体管110的栅极以导通高电压晶体管110。换言之，稳压二极管162将电压控制住并通过反馈网路使电压反馈至高电压晶体管110的栅极，确保高电压晶体管110在ESD发生时为沟道常开，避免高电压晶体管110与内部电路190受到大量静电电荷的损害。
在高电压晶体管110的原始结构中，由于其内部寄生的反偏二极管宣泄ESD对应的电流IESD的能力通常很弱，则电流IESD仍会造成漏极端与栅极端损伤。因此，本发明所提出高电压电路装置100，是利用JFET常开型的沟道特性在源极端搭配防护元件120及反馈元件160的设计，能够通过反馈元件160控制高电压晶体管110的栅极电压使其维持在导通状态，让电流IESD经由防护元件120流至接地端GND而宣泄出去，因而能提供具有高稳定性与高效能的静电放电防护作用。
图2是显示根据本发明一实施例所述的高电压电路装置100的结构图。如图2所示，防护元件120与反馈元件160皆可与高电压晶体管110整合制作在一起，且特别可以横向制作的方式整合于相同平面结构。具体而言，防护元件120、反馈元件160与高电压晶体管110可共用半导体层，使得三者得以横向整合于相同平面结构。举例而言，当防护元件120、反馈元件160与高电压晶体管110各自以横向扩散结型场效应晶体管(Junction Gate Field-Effect Transistor，JFET)、金氧半导体场效晶体管(LDMOS)、高电压金属氧化半导体场效应晶体管(HVMOS)、双极性结型晶体管、或稳压(Zener)二极管...等元件来实现时，防护元件120、反馈元件160与高电压晶体管110的其中任两者可共用一掺杂层、一重掺杂层、一基板或是一电极，并且共同使用相同的半导体工艺，达到简化工艺复杂度与掩膜数目的目的。
在图2所示的实施例中，高电压晶体管110、金属氧化物半导体场效应晶体管122、稳压二极管162、以及电容164皆形成于P型的基板102。然后，N型重掺杂阱111、P型阱123、与N型阱168分别形成于基板102之上并且彼此相邻。其中，N型重掺杂阱111的掺杂浓度是大于P型阱123与N型阱168的掺杂浓度。
对于高电压晶体管110而言，P型阱112、N型阱113、P型扩散漂流区114与115形成于N型重掺杂阱111之中。其中，N型阱113与P型扩散漂流区115相邻，P型扩散漂流区114位于P型阱112之上。然后，如图2所示，P型重掺杂区117、N型重掺杂区116与118分别形成于P型扩散漂流区114、N型重掺杂阱111与N型阱113之中，分别作为高电压晶体管110的栅极、源极与漏极之用。此外，N型重掺杂区118是通过输出入端P1而连接电压源VDD，N型重掺杂区116是通过输出入端P2而连接内部电路190。
对于金属氧化物半导体场效应晶体管122而言，P型重掺杂区126、N型重掺杂区124与125皆形成于P型阱123之中，分别作为金属氧化物半导体场效应晶体管122的基极(bulk)、源极与漏极之用。此外，栅极电极183是配置于2个N型重掺杂区124与125之间。在一实施例中，P型重掺杂区126也作为金属氧化物半导体场效应晶体管122与高电压晶体管110所共用的基极，并且上述基极连接于接地端GND。在一实施例中，P型重掺杂区126、N型重掺杂区124与125、以及P型阱123的掺杂浓度和长度可影响防护元件120的击穿电压与导通电阻(Ron)。
对于稳压二极管162而言，P型重掺杂区170、稳压接触区169与N型重掺杂区171皆形成于N型阱168之中。对于电容164而言，N型重掺杂区172与173皆形成于N型阱168之中。栅极电极182是配置于2个N型重掺杂区172与173之间。此外，多个场氧化层OI配置于上述相邻的多个N型重掺杂区与P型重掺杂区之间以作为电隔绝之用。实作上，场氧化层可以区域硅氧化(local oxidation of silicon，LOCOS)方式形成。在某些实施例中，稳压接触区169的掺杂类型为N型，可能使用的元素为磷。
图3A是显示根据本发明一实施例所述的高电压电路装置100的环形电路布局300的示意图。图3B是显示根据本发明一实施例所述的高电压电路装置100的部分放大的环形电路布局300的示意图。其中，图3B的部分放大的环形电路布局300的示意图，为图3A的示意图中沿着A与A’的切线的剖面图。在此实施例中，环形电路布局300包含中央部分300A、以及环绕中央部分300A的周围部分300B。
如图3A与图3B所示，中央部分300A包括高电压晶体管110的漏极110D(例如N型重掺杂区118)。周围部分300B是包括高电压晶体管110的一栅极110G(例如P型重掺杂区117)与一源极110S(例如N型重掺杂区116)、一接地端GND、防护元件120以及反馈元件160。反馈元件160是用以当ESD发生时，使高电压晶体管110维持一导通状态以流经对应静电放电所产生的一电流ESD。上述ESD防护作用与反馈机制如前所述，故此处不再赘述。
在图3A与图3B所示的实施例中，高电压晶体管110的栅极110G是环绕高电压晶体管110的漏极110D，高电压晶体管110的源极110S是环绕高电压晶体管110的栅极110G，高电压晶体管110的基极110B(例如p型重掺杂区126)(连接于接地端GND)是环绕高电压晶体管110的源极110S，防护元件120(例如金属氧化物半导体场效应晶体管122)是环绕接地端GND，并且反馈元件160(例如稳压二极管162)是环绕防护元件120，然后电容164是环绕稳压二极管162。
在一实施例中，防护元件120的ESD防护能力与金属氧化物半导体场效应晶体管122的沟道宽度成正比。在另一实施例中，防护元件120的ESD防护能力与金属氧化物半导体场效应晶体管122的沟道宽度与沟道长度相乘的积成正比。在另一实施例中，防护元件120的ESD防护能力与金属氧化物半导体场效应晶体管122的沟道宽度与沟道长度的宽长比(aspect ratio)成正比。
要注意的是，防护元件120的金属氧化物半导体场效应晶体管122是配置于周围区域300B，高电压晶体管110则配置于中央区域300A以及部份的周围区域300B。换言之，就电路布局而言，金属氧化物半导体场效应晶体管122是配置于高电压晶体管110的外围，而稳压二极管162又配置于金属氧化物半导体场效应晶体管122的外围，因此防护元件120与反馈元件160能具有较大的沟道宽度，为高电压电路装置100的高电压晶体管110与内部电路190提供良好与可靠的ESD防护能力。
此外，本发明所述的将高电压晶体管110、防护元件120与反馈元件160整合制作的方式，对于集成电路芯片的布局(layout)而言，在一般的布局方式(如：多边结构布局、圆状结构布局)下，整合后的总面积可大约与高电压晶体管本身所需的面积相同。故在总面积大致上不变的情况下，不仅可有效地增强整体电路的ESD防护，提升导通ESD大电流的能力，更可维持应用后整体电路的原有操作和功能。
在本说明书以及申请专利范围中的序数，例如「第一」、「第二」、「第三」等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。本发明说明书中「耦接」一词是泛指各种直接或间接的电连接方式。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。
Claims (15)
1.一种高电压电路装置，其特征在于，包括：
一高电压晶体管，该高电压晶体管具有一栅极、一漏极以及一源极；
一防护元件，耦接于该高电压晶体管的该源极以及一接地端之间，其中当该漏极对应一静电放电而流经一电流时，该电流自该漏极经过该高电压晶体管以及该防护元件而流往该接地端；以及
一反馈元件，耦接于该防护元件、该接地端以及该栅极之间，当该静电放电发生时使该高电压晶体管维持一导通状态以流经该电流。
2.如权利要求1所述的高电压电路装置，其特征在于，该反馈元件是包括一稳压二极管，该稳压二极管的阳极耦接该接地端，该稳压二极管的阴极耦接该防护元件。
3.如权利要求2所述的高电压电路装置，其特征在于，当该静电放电发生时，该稳压二极管为反偏，并且该稳压二极管的一击穿电压传递至该高电压晶体管的该栅极以导通该高电压晶体管。
4.如权利要求3所述的高电压电路装置，其特征在于，该反馈元件更包括一电容以及一电阻，该高电压晶体管的该栅极是连接该电容以及该电阻。
5.如权利要求1所述的高电压电路装置，其特征在于，该高电压晶体管是包括一结型场效应晶体管且该防护元件是包括一金属氧化物半导体场效应晶体管、一双极性结型晶体管或二极管。
6.如权利要求5所述的高电压电路装置，其特征在于，该防护元件是包括该金属氧化物半导体场效应晶体管，并且该金属氧化物半导体场效应晶体管的栅极是连接该金属氧化物半导体场效应晶体管的源极。
7.如权利要求5所述的高电压电路装置，其特征在于，该防护元件的防护能力与该金属氧化物半导体场效应晶体管的沟道宽度、沟道宽度与沟道长度相乘的积、或是沟道宽度与沟道长度的宽长比成正比。
8.如权利要求1所述的高电压电路装置，其特征在于，该高电压晶体管、该防护元件以及该反馈元件是采用同一半导体工艺制作于同一半导体基板上。
9.一种用于高电压电路装置的环形电路布局，其特征在于，用以配置该高电压电路装置的一高电压晶体管、一防护元件以及一反馈元件，其中该高电压晶体管、该防护元件以及该反馈元件是采用同一半导体工艺制作于同一半导体基板上，且该环形电路布局包括：
一中央部分，包括该高电压晶体管的一漏极；以及
一周围部分，环绕该中央部分，其中该周围部分是包括该高电压晶体管的一栅极与一源极、一接地端、该防护元件以及该反馈元件，其中该反馈元件是用以当一静电放电发生时，使该高电压晶体管维持一导通状态以流经对应该静电放电所产生的一电流。
10.如权利要求9所述的用于高电压电路装置的环形电路布局，其特征在于，
该高电压晶体管的该栅极是环绕该高电压晶体管的该漏极，该高电压晶体管的该源极是环绕该高电压晶体管的该栅极，该接地端是环绕该高电压晶体管的该源极，该防护元件是环绕该接地端，并且该反馈元件是环绕该防护元件。
11.如权利要求10所述的用于高电压电路装置的环形电路布局，其特征在于，
该高电压晶体管是包括一结型场效应晶体管，该防护元件是包括一金属氧化物半导体场效应晶体管，该反馈元件是包括一稳压二极管。
12.如权利要求11所述的用于高电压电路装置的环形电路布局，其特征在于，该接地端是连接一基极，并且该高电压晶体管以及该防护元件共用该基极。
13.如权利要求11所述的用于高电压电路装置的环形电路布局，其特征在于，
该反馈元件更包括一电容，并且该电容是环绕该反馈元件的该稳压二极管。
14.如权利要求11所述的用于高电压电路装置的环形电路布局，其特征在于，该防护元件的防护能力与该金属氧化物半导体场效应晶体管的沟道宽度、沟道宽度与沟道长度相乘的积、或是沟道宽度与沟道长度的宽长比成正比。
15.如权利要求9所述的用于高电压电路装置的环形电路布局，其特征在于，
当该高电压晶体管的该漏极对应该静电放电而流经该电流时，该电流自该漏极经过该高电压晶体管以及该防护元件而流往该接地端。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108127466 | 2019-08-02 | ||
| TW108127466A TWI718611B (zh) | 2019-08-02 | 2019-08-02 | 高電壓電路裝置及其環形電路布局 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112310949A true CN112310949A (zh) | 2021-02-02 |
Family
ID=74260513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911004930.3A Pending CN112310949A (zh) | 2019-08-02 | 2019-10-22 | 高电压电路装置及其环形电路布局 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11302686B2 (zh) |
| CN (1) | CN112310949A (zh) |
| TW (1) | TWI718611B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI654733B (zh) * | 2018-06-04 | 2019-03-21 | 茂達電子股份有限公司 | 靜電放電保護電路 |
| US11798936B2 (en) * | 2021-03-05 | 2023-10-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Electrostatic discharge circuits and methods for operating the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148225A (zh) * | 2010-07-12 | 2011-08-10 | 成都芯源系统有限公司 | 用于集成电路器件的无烟静电释放保护电路 |
| CN102761109A (zh) * | 2011-04-27 | 2012-10-31 | 新唐科技股份有限公司 | 电源管理电路及其中的高压元件 |
| WO2014107995A1 (zh) * | 2013-01-09 | 2014-07-17 | 北京大学 | 防误触发型电源钳位esd保护电路 |
| CN104465755A (zh) * | 2013-09-12 | 2015-03-25 | 新唐科技股份有限公司 | 半导体元件 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459553B1 (en) * | 1999-03-19 | 2002-10-01 | Ati International Srl | Single gate oxide electrostatic discharge protection circuit |
| US6671153B1 (en) * | 2000-09-11 | 2003-12-30 | Taiwan Semiconductor Manufacturing Company | Low-leakage diode string for use in the power-rail ESD clamp circuits |
| TW486804B (en) * | 2001-04-24 | 2002-05-11 | United Microelectronics Corp | Double-triggered electrostatic discharge protection circuit |
| US7190563B2 (en) * | 2002-10-18 | 2007-03-13 | Agere Systems Inc. | Electrostatic discharge protection in a semiconductor device |
| US7027276B2 (en) * | 2004-04-21 | 2006-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage ESD protection circuit with low voltage transistors |
| US7804669B2 (en) * | 2007-04-19 | 2010-09-28 | Qualcomm Incorporated | Stacked ESD protection circuit having reduced trigger voltage |
| US7626790B2 (en) * | 2007-10-05 | 2009-12-01 | Smartech Worldwide Limited | Electrostatic discharge protection for a circuit capable of handling high input voltage |
| US9013842B2 (en) * | 2011-01-10 | 2015-04-21 | Infineon Technologies Ag | Semiconductor ESD circuit and method |
| US8866200B2 (en) | 2012-02-21 | 2014-10-21 | Robert Newton Rountree | JFET ESD protection circuit for low voltage applications |
| TWI627754B (zh) * | 2013-09-12 | 2018-06-21 | 新唐科技股份有限公司 | 半導體元件 |
| DE102014102714A1 (de) * | 2014-02-28 | 2015-09-03 | Infineon Technologies Ag | Integrierte Schaltung mit ESD-Schutzstruktur und Photonenquelle |
| US9997509B2 (en) * | 2014-05-09 | 2018-06-12 | Qorvo Us, Inc. | Electrostatic discharge (ESD) protection circuit |
| US9954430B2 (en) * | 2015-07-15 | 2018-04-24 | Silicon Laboratories Inc. | Overvoltage and surge protection in a power over ethernet device |
| US10347621B2 (en) * | 2016-10-12 | 2019-07-09 | Texas Instruments Incorporated | Electrostatic discharge guard ring with snapback protection |
-
2019
- 2019-08-02 TW TW108127466A patent/TWI718611B/zh active
- 2019-10-22 CN CN201911004930.3A patent/CN112310949A/zh active Pending
- 2019-11-18 US US16/687,328 patent/US11302686B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148225A (zh) * | 2010-07-12 | 2011-08-10 | 成都芯源系统有限公司 | 用于集成电路器件的无烟静电释放保护电路 |
| CN102761109A (zh) * | 2011-04-27 | 2012-10-31 | 新唐科技股份有限公司 | 电源管理电路及其中的高压元件 |
| WO2014107995A1 (zh) * | 2013-01-09 | 2014-07-17 | 北京大学 | 防误触发型电源钳位esd保护电路 |
| CN104465755A (zh) * | 2013-09-12 | 2015-03-25 | 新唐科技股份有限公司 | 半导体元件 |
Non-Patent Citations (2)
| Title |
|---|
| （美）康内利（J.A. CONNELLY）主编: "《模拟集成电路，器件、电路、系统及应用》", 31 October 1981, 北京：人民教育出版社 * |
| 袁洪岭等, 华中科技大学出版社 * |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI718611B (zh) | 2021-02-11 |
| US20210035969A1 (en) | 2021-02-04 |
| US11302686B2 (en) | 2022-04-12 |
| TW202107793A (zh) | 2021-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169309B1 (en) | High breakdown-voltage transistor with transient protection | |
| US5473169A (en) | Complementary-SCR electrostatic discharge protection circuit | |
| US8456785B2 (en) | Semiconductor ESD device and method | |
| US7123054B2 (en) | Semiconductor integrated circuit device having an ESD protection unit | |
| JP5540801B2 (ja) | Ｅｓｄ保護回路及び半導体装置 | |
| KR19990078148A (ko) | 반도체장치 | |
| US8611059B2 (en) | Power management circuit and high voltage device therein | |
| US10600776B2 (en) | Device and method for electrostatic discharge (ESD) protection | |
| US7405446B2 (en) | Electrostatic protection systems and methods | |
| KR100942701B1 (ko) | 정전기 방전 보호 소자 | |
| CN112310949A (zh) | 高电压电路装置及其环形电路布局 | |
| US10446539B2 (en) | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device | |
| US7449751B2 (en) | High voltage operating electrostatic discharge protection device | |
| US5561312A (en) | Protection device for a CMOS integrated circuit apparatus | |
| JP4763324B2 (ja) | 静電保護回路及び該静電保護回路を含む半導体装置 | |
| KR20150028723A (ko) | 정전기 방전 보호 개선 장치 | |
| EP3503184A1 (en) | Device and method for electrostatic discharge (esd) protection | |
| JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
| CN109983576B (zh) | 静电放电保护装置 | |
| KR102001899B1 (ko) | 집적 회로에 적용되는 정전기 방전 보호 회로 | |
| US10181466B2 (en) | Electrostatic discharge protection apparatus and applications thereof | |
| CN108346653B (zh) | 可耐受静电放电事件的高压半导体元件 | |
| CN110600465A (zh) | 半导体结构 | |
| US20230343780A1 (en) | Electrostatic discharge protection structure | |
| KR102139088B1 (ko) | 높은 홀딩 전류를 갖는 정전기 방전 보호소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210202 |
|
| RJ01 | Rejection of invention patent application after publication |