CN112310147A - 包括数据存储材料图案的半导体器件 - Google Patents

包括数据存储材料图案的半导体器件 Download PDF

Info

Publication number
CN112310147A
CN112310147A CN202010652460.8A CN202010652460A CN112310147A CN 112310147 A CN112310147 A CN 112310147A CN 202010652460 A CN202010652460 A CN 202010652460A CN 112310147 A CN112310147 A CN 112310147A
Authority
CN
China
Prior art keywords
pattern
data storage
conductive
storage material
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010652460.8A
Other languages
English (en)
Other versions
CN112310147B (zh
Inventor
金永倬
朴相真
李源俊
徐慧瑛
申材旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112310147A publication Critical patent/CN112310147A/zh
Application granted granted Critical
Publication of CN112310147B publication Critical patent/CN112310147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种包括数据存储材料图案的半导体器件。所述半导体器件包括：位于衬底上的第一导电结构；位于所述第一导电结构上的第二导电结构；以及位于所述第一导电结构与所述第二导电结构之间的第一存储单元结构，其中，所述第一存储单元结构包括：位于所述第一导电结构上的开关材料图案；位于所述开关材料图案上的数据存储材料图案；以及位于所述数据存储材料图案上的上导电图案，其中，所述数据存储材料图案的下部区域的第一宽度小于所述开关材料图案的第一宽度，并且其中，所述上导电图案的第一宽度小于所述数据存储材料图案的上部区域的宽度。

Description

包括数据存储材料图案的半导体器件
相关申请的交叉引用
本申请要求于2019年7月23日向韩国知识产权局提交的韩国专利申 请No.10-2019-0088807的优先权，通过引用将上述韩国专利申请的公开 内容全部合并于此。
技术领域
本发明构思的示例性实施例涉及一种可以增加集成密度的半导体器 件。
背景技术
诸如相变随机存取存储器(PRAM)等的下一代半导体器件正在努力 开发中，以生产具有高性能和低功耗的诸如存储器件的半导体器件。这样 的半导体器件可以具有根据电流或电压而改变的电阻值，并且可以使用数 据存储材料来制造这样的半导体器件，该数据存储材料可以在停止提供电 流或电压时保持恒定的电阻值。
发明内容
根据本发明构思的示例性实施例，一种半导体器件包括：位于衬底上 的第一导电结构；位于所述第一导电结构上的第二导电结构；以及位于所 述第一导电结构与所述第二导电结构之间的第一存储单元结构，其中，所 述第一存储单元结构包括：位于所述第一导电结构上的开关材料图案；位 于所述开关材料图案上的数据存储材料图案；以及位于所述数据存储材料 图案上的上导电图案，其中，所述数据存储材料图案的下部区域的最大宽度小于所述开关材料图案的最小宽度，并且其中，所述上导电图案的最大 宽度小于所述数据存储材料图案的上部区域的宽度。
根据本发明构思的示例性实施例，一种半导体器件包括：在衬底上沿 第一方向延伸的第一导电线；在所述第一导电线上沿基本上垂直于所述第 一方向的第二方向延伸的第二导电线；以及位于所述第一导电线与所述第 二导电线之间的存储单元区域，其中，所述存储单元区域包括第一存储单 元区域和邻近于所述第一存储单元区域的第二存储单元区域，其中，所述 第一存储单元区域包括：第一数据存储材料图案；位于所述第一数据存储材料图案上的第一上电极图案；以及位于所述第一上电极图案上的第一上 导电图案，其中，所述第二存储单元区域包括：第二数据存储材料图案； 位于所述第二数据存储材料图案上的第二上电极图案；以及位于所述第二 上电极图案上的第二上导电图案，并且其中，所述第一数据存储材料图案 的上部区域与所述第二数据存储材料图案的上部区域之间的第一距离小 于所述第一上导电图案与所述第二上导电图案之间的第二距离。
根据本发明构思的示例性实施例，一种半导体器件包括：位于半导体 衬底上的第一导电结构；位于所述第一导电结构上的第二导电结构；位于 所述第一导电结构与所述第二导电结构之间的第一存储单元结构；位于所 述第二导电结构上的第三导电结构；以及位于所述第二导电结构与所述第 三导电结构之间的第二存储单元结构，其中，所述第一存储单元结构和所 述第二存储单元结构均包括：开关结构；位于所述开关结构上的数据存储结构；以及位于所述数据存储结构上的上导电图案，其中，所述开关结构 包括：位于所述半导体衬底上的下导电图案；位于所述下导电图案上的开 关材料图案；以及位于所述开关材料图案上的中间导电图案，其中，所述 数据存储结构包括：位于所述中间导电图案上的下电极图案；位于所述下 电极图案上的数据存储材料图案；以及位于所述数据存储材料图案上的上 电极图案，其中，所述数据存储材料图案的下部区域的最大宽度小于所述 开关材料图案的最小宽度，并且其中，所述上电极图案的最大宽度和所述 上导电图案的最大宽度小于所述数据存储材料图案的上部区域的宽度。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上 述以及其他特征将更加明显，其中：
图1是示出根据本发明构思的示例性实施例的半导体器件的俯视图；
图2A是示出根据本发明构思的示例性实施例的半导体器件的截面 图；
图2B、图2C、图2D和图2E是示出根据本发明构思的示例性实施例 的半导体器件的一部分的放大截面图；
图3A是示出根据本发明构思的示例性实施例的半导体器件的截面 图；
图3B、图3C、图3D和图3E是示出根据本发明构思的示例性实施例 的半导体器件的一部分的放大截面图；
图4A是示出根据本发明构思的示例性实施例的半导体器件的截面 图；
图4B、图4C、图4D和图4E是示出根据本发明构思的示例性实施例 的半导体器件的一部分的放大截面图；
图5是示出根据本发明构思的示例性实施例的半导体器件的截面图；
图6是示出根据本发明构思的示例性实施例的半导体器件的截面图；
图7是示出根据本发明构思的示例性实施例的半导体器件的截面图； 以及
图8、图9、图10、图11、图12、图13、图14、图15、图16、图 17、图18、图19、图20、图21、图22、图23、图24、图25和图26是 示出根据本发明构思的示例性实施例的制造半导体器件的方法的截面图。
具体实施方式
在下文中，将参照附图描述本发明构思的示例性实施例。
将参照图1至图2C描述根据本发明构思的示例性实施例的半导体器件。 图1是示出根据本发明构思的示例性实施例的半导体器件的俯视图。
参照图1，可以设置第一导电结构12和位于第一导电结构12上的第二 导电结构72。在第一导电结构12和第二导电结构72彼此相交的区域中，可 以在第一导电结构12与第二导电结构72之间设置存储单元结构MC1和MC2。存储单元结构MC1和MC2可以包括诸如四边形(例如，正方形、矩 形等)或圆形等的各种图案。
在本发明构思的示例性实施例中，存储单元结构MC1和MC2可以包括 开关材料图案26和数据存储材料图案36。例如，开关材料图案26和数据存 储材料图案36均可以为正方形。数据存储材料图案36可以设置在开关材料 图案26的上表面的中央部分上。
图2A的截面图示出了根据本发明构思的示例性实施例的沿着图1中的 线I-I'和II-II'截取的半导体器件的截面，图2B和图2C是示出根据本发明构 思的示例性实施例的图2A中所示的区域“A”的放大图。
参照图1和图2A，可以设置基础结构3。基础结构3可以包括半导体衬 底6和位于半导体衬底6上的电路区域9。半导体衬底6可以是例如由诸如 硅的半导体材料形成的衬底。电路区域9可以是其中设置有驱动存储单元所 需的电路的区域。
在本发明构思的示例性实施例中，多个第一导电结构12可以彼此平行地 设置在基础结构3上。每个第一导电结构12可以具有沿第一方向X延伸的 线形，并且第一导电结构12可以在第二方向Y上彼此间隔开并且可以并排 设置。每个第二导电结构72可以具有沿第二方向Y延伸的线形，并且第二 导电结构72可以在第一方向X上彼此间隔开并且可以彼此平行地设置。每 个第三导电结构112可以具有沿第一方向X延伸的线形，并且第三导电结构112可以在第二方向Y上彼此间隔开并且可以并排设置。第一方向X和第二 方向Y可以基本上彼此垂直，并且可以平行于半导体衬底6的上表面6S。
在本发明构思的示例性实施例中，第一导电结构12和第二导电结构72 之一可以是字线，而另一个可以是位线。当第二导电结构72是位线时，第三 导电结构112可以是字线。
在本发明构思的示例性实施例中，第一导电结构12、第二导电结构72 和第三导电结构112可以分别被称为第一导电线、第二导电线和第三导电线。
间隙填充绝缘图案20可以设置在第一导电结构12的每个侧表面上。间 隙填充绝缘图案20可以设置在第一导电结构12之间，并且可以具有沿第一 方向X延伸的线形。间隙填充绝缘图案20可以包括诸如氧化硅等的绝缘材 料。
存储单元结构MCl和MC2可以设置在第一导电结构12与第二导电结构 72之间以及第二导电结构72与第三导电结构112之间。
在本发明构思的示例性实施例中，存储单元结构MC1和MC2可以包括 设置在第一导电结构12与第二导电结构72之间的第一存储单元结构MC1 以及设置在第二导电结构72与第三导电结构112之间的第二存储单元结构 MC2。存储单元结构MC1和MC2可以具有在第三方向Z上的堆叠结构。例 如，存储单元结构MC1和MC2可以形成双堆叠(two-stack)结构。第三方 向Z可以基本上垂直于第一方向X和第二方向Y，并且可以基本垂直于半导 体衬底6的上表面6S。在下面的描述中，将描述存储单元结构MC1和MC2 的基本单元，并且将描述存储单元结构MC1和MC2的双堆叠结构。
参照图2A至图2C，第一存储单元结构MC1可以包括位于第一导电结 构12上的开关结构22、位于开关结构22上的数据存储结构32以及位于数 据存储结构32上的上导电图案44。第二存储单元结构MC2可以包括位于第 二导电结构72上的开关结构22、位于开关结构22上的数据存储结构32以 及位于数据存储结构32上的上导电图案44。
开关结构22可以包括位于第一导电结构12上的下导电图案24。此外， 开关结构22可以包括位于下导电图案24上的开关材料图案26和位于开关材 料图案26上的中间导电图案28。下导电图案24可以设置在第一导电结构12 与开关材料图案26之间。开关材料图案26可以设置在下导电图案24与中间 导电图案28之间。中间导电图案28可以设置在开关材料图案26与数据存储 结构32之间。
数据存储结构32可以包括位于中间导电图案28上的下电极图案34。另 外，数据存储结构32可以包括位于下电极图案34上的数据存储材料图案36 和位于数据存储材料图案36上的上电极图案38。下电极图案34可以设置在 中间导电图案28与数据存储材料图案36之间。数据存储材料图案36可以设 置在下电极图案34与上电极图案38之间。上电极图案38可以设置在数据存 储材料图案36与上导电图案44之间。
在本发明构思的示例性实施例中，数据存储材料图案36可以设置在下电 极图案34的上表面的中央部分上。例如，下电极图案34在第二方向Y上的 宽度可以大于数据存储材料图案36在第二方向Y上的宽度。
在本发明构思的示例性实施例中，上电极图案38可以设置在数据存储材 料图案36的上表面的中央部分上。
可以设置第一绝缘图案70和第二绝缘图案71。例如，第一绝缘图案70 可以设置在每个第一存储单元结构MC1的侧表面上并填充第一导电结构12 与第二导电结构72之间的区域，并且第二绝缘图案71可以设置在每个第二 存储单元结构MC2的侧表面上，并填充第二导电结构72与第三导电结构112 之间的区域。第一绝缘图案70可以围绕第一存储单元结构MC1的侧表面。 第二绝缘图案71可以围绕第二存储单元结构MC2的侧表面。第一绝缘图案70和第二绝缘图案71可以由诸如氧化硅、氮化硅等的绝缘材料形成。
在本发明构思的示例性实施例中，开关结构22可以形成双向阈值开关器 件。在本发明构思的示例性实施例中，开关材料图案26可以由基于硫属元素 化物的双向阈值开关材料形成，当半导体器件工作时，基于硫属元素化物的 双向阈值开关材料可以保持非晶相。例如，开关材料图案26可以包括合金材 料，该合金材料包括As、S、Se、Te和/或Ge中的至少两种或更多种元素， 或者可以包括除了上述合金材料之外的、可以在相对较高的温度下保持非晶 相的附加元素(例如，元素Si、N等)。开关材料图案26可以由以下合金材 料中的至少一种形成：包括Te、As、Ge和Si的合金材料，包括Ge、Te和 Pb的合金材料，包括Ge、Se和Te的合金材料，包括Al、As和Te的合金材 料，包括Se、As、Ge和Si的合金材料，包括Se、As、Ge和C的合金材料， 包括Se、Te、Ge和Si的合金材料，包括Ge、Sb、Te和Se的合金材料，包 括Ge、Bi、Te和Se的合金材料，包括Ge、As、Sb和Se的合金材料，包括 Ge、As、Bi和Te的合金材料，和/或包括Ge、As、Bi和Se的合金材料。
例如，下导电图案24、中间导电图案28和上导电图案44可以包括碳层 或包含碳的材料层。在本发明构思的示例性实施例中，包含碳的材料层可以 包含诸如钨(W)的金属元素和碳(C)。在本发明构思的示例性实施例中， 除了钨(W)之外，包含碳的材料层还可以包含诸如钛(Ti)、钽(Ta)、钌 (Ru)等的其他金属元素。在本发明构思的示例性实施例中，除了碳(C) 和金属元素之外，包含碳的材料层还可以包含诸如氮(N)、硼(B)等的元 素。
在本发明构思的示例性实施例中，数据存储材料图案36可以包括基于硫 属元素化物的相变存储材料，相变存储材料的相可以根据数据存储材料图案 36被所施加的电流加热的温度和时间，从具有高电阻率的非晶相变为具有低 电阻率的结晶相或从结晶相变为非晶相。例如，数据存储材料图案36可以被 配置为诸如包括Ge、Sb和/或Te等的硫属元素化物材料的相变存储材料。另 外，数据存储材料图案36可以是包括Te或Se中的至少一种以及Ge、Sb、 Bi、Pb、Sn、As、S、Si、P、O、N或In中的至少一种的相变存储材料。在 本发明构思的示例性实施例中，数据存储材料图案36可以由可以以不同方式 存储数据的数据存储材料形成，而不是由相变存储材料形成。
下电极图案34和上电极图案38可以由诸如钨等的导电材料形成。下电 极图案34和上电极图案38可以由包括W、TiN、TiAlN、TaN、WN、MoN、 TiSiN、TiCN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TaSiN、TaAlN、 TiON、TiAlON、WON和TaON或者它们的组合的导电材料形成。
在本发明构思的示例性实施例中，存储单元结构MC1和MC2可以被称 为存储单元区域，并且存储单元区域可以包括彼此邻近的第一存储单元区域 和第二存储单元区域。存储单元区域可以被提供用来描述彼此邻近的第一存 储单元区域与第二存储单元区域之间的距离关系，并且可以与存储单元结构 MC1和MC2相同。
第一存储单元区域(例如，第一存储单元结构MCl)可以包括第一开关 材料图案、位于第一开关材料图案上的第一数据存储材料图案、位于第一数 据存储材料上的第一上电极图案和位于第一上电极图案上的第一上导电图 案。
第二存储单元区域(例如，另一第一存储单元结构)可以包括第二开关 材料图案、位于第二开关材料图案上的第二数据存储材料图案、位于第二数 据存储材料图案上的第二上电极图案和位于第二上电极图案上的第二上导电 图案。
在本发明构思的示例性实施例中，第一数据存储材料图案的上部区域的 侧表面和第二数据存储材料图案的上部区域的与第一数据存储材料图案的上 部区域的侧表面相对的侧表面可以彼此间隔开第一距离D1a。
在本发明构思的示例性实施例中，第一上导电图案的侧表面和第二上导 电图案的与第一上导电图案的侧表面相对的侧表面可以彼此隔开第二距离 D2a。
在本发明构思的示例性实施例中，第一上电极图案的侧表面和第二上电 极图案的与第一上电极图案的侧表面相对的侧表面可以彼此间隔开第三距离 D3a。
在本发明构思的示例性实施例中，第一距离D1a可以小于第二距离D2a 的最小值，并且第三距离D3a的最大值可以与第二距离D2a的最小值基本上 相同。
对第一至第三距离D1a、D2a和D3a的描述可以应用在第一方向X和第 二方向Y上。
然而，本发明构思不限于此。例如，第一至第三距离D1a、D2a和D3a 可以根据本发明构思的修改的示例性实施例而改变。
在图2C所示的实施例中，下导电图案24、开关材料图案26、中间导电 图案28、下电极图案34、数据存储材料图案36、上电极图案38和上导电图 案44均可以具有倾斜的侧表面，并且第一存储单元结构MC1的上部的宽度 小于第一存储单元结构MC1的下部的宽度。然而，本发明构思不限于此。
在图2C所示的本实施例中，数据存储材料图案36可以包括邻近于数据 存储材料图案36与上电极图案38之间的界面的上部区域。例如，该界面可 以是数据存储材料图案36的上表面与上电极图案38的下表面接触的地方。 另外，数据存储材料图案36可以包括邻近于数据存储材料图案36与下电极 图案34之间的界面的下部区域以及位于上部区域与下部区域之间的中间区 域。例如，该界面可以是数据存储材料图案36的下表面与下电极图案38的 上表面接触的地方。数据存储材料图案36可以具有其中上部区域的宽度和下 部区域的宽度可以大于中间区域的宽度的形状。例如，数据存储材料图案36 的侧表面可以部分地凹陷，使得中间区域可以具有向内凹陷的形状。例如， 数据存储材料图案36可以具有凹形。然而，本发明构思不限于此。
参照图2B和图2C，开关材料图案26、下导电图案24、中间导电图案 28和下电极图案34中的每一者的侧表面可以基本上彼此共面。
在本发明构思的示例性实施例中，开关材料图案26的宽度可以被称为第 一宽度W1。
在本发明构思的示例性实施例中，数据存储材料图案36的上部区域可以 具有宽度W2a，并且其下部区域可以具有宽度W2b。下部区域的宽度W2b 的最大值可以小于第一宽度W1的最小值。例如，宽度W2b的最大值可以邻 近于数据存储材料图案36的下表面，并且第一宽度W1的最小值可以邻近于 开关材料图案26的上表面。
在本发明构思的示例性实施例中，上电极图案38可以具有第三宽度W3， 并且第三宽度W3的最大值可以小于数据存储材料36的下部区域的宽度 W2b。例如，第三宽度W3的最大值可以邻近于上电极图案38的下表面。
在本发明构思的示例性实施例中，上导电图案44可以具有第四宽度W4， 并且第四宽度W4的最大值可以小于下部区域的宽度W2b，并且可以与第三 宽度W3的最小值基本上相同。例如，第四宽度W4的最大值可以邻近于上 导电图案44的下表面。
对第一至第四宽度W1至W4的描述可以应用在第一方向X和第二方向 Y上。
通过调节第一至第四宽度W1至W4，可以防止存储单元结构的倾斜缺 陷，从而可以提高半导体器件的耐用性和可靠性。可以蚀刻设置在数据存储 材料图案36的上部的层，并且可以在被蚀刻的层的侧表面上设置保护间隔 物。通过调节保护间隔物的宽度，可以调节数据存储材料图案36的上部区域 的宽度W2a和下部区域的宽度W2b。通过形成保护间隔物，包括钨(W)的 导电材料的残留物和数据存储材料的残留物会沉积在保护间隔物上，并且当执行清洁工艺时，数据存储材料的残留物可以与保护间隔物一起被有效地去 除。因此，可以防止在蚀刻工艺和清洁工艺期间导致的对存储单元结构MC1 和MC2的损坏。
在本发明构思的示例性实施例中，第一间隔物结构可以沿第二方向Y设 置在第一存储单元结构MCl与第一绝缘图案70之间。第二间隔物结构可以 沿第一方向X设置在第一存储单元结构MC1与第一绝缘图案70之间。第一 间隔物结构和第二间隔物结构可以由诸如氧化硅、氮化硅等的绝缘材料形成。
如图2A和图2B所示，第一间隔物结构63a可以包括邻近于存储单元结 构MC1和MC2的第一间隔物65a和邻近于第一绝缘图案70的第二间隔物 67a。
在本发明构思的示例性实施例中，第一间隔物65a可以从下电极图案34 沿第三方向Z延伸，并且可以设置在数据存储材料图案36的第一侧表面 36S_1、上电极图案38的第一侧表面38S_1和上导电图案44的第一侧表面 44S_1上。第一间隔物65a可以具有基本一致的厚度，并且可以具有第一间 隔物宽度WS1。
在本发明构思的示例性实施例中，上电极图案38的第一侧表面38S_1 和上导电图案44的第一侧表面44S_1可以基本上彼此共面。
在本发明构思的示例性实施例中，第一间隔物65a可以覆盖存储材料图 案36的上表面的边缘。第一间隔物65a可以具有围绕数据存储材料图案36 的上表面的端部的弯曲形状。
如图2B所示，数据存储材料图案36的上表面的被第一间隔物65a覆盖 的两侧的边缘的宽度的总和可以与上部区域的宽度W2a和第三宽度W3之间 的差基本上相同。
在本发明构思的示例性实施例中，第二间隔物67a可以从第一导电结构 12沿第三方向Z延伸，并且可以设置在第一间隔物65a的外侧表面和开关结 构22的第一侧表面22S_1上。第二间隔物67a可以具有基本一致的厚度，并 且可以具有第二间隔物宽度WS2。
第二间隔物67a可以具有围绕数据存储材料图案36的上表面的端部的弯 曲形状。
第二间隔物67a可以覆盖第一导电结构12的上表面的边缘。
如图2B所示，第一导电结构12的上表面的被第二间隔物67a覆盖的两 侧的边缘的宽度的总和可以与第一导电线12的宽度和第一宽度W1之间的差 基本上相同。第一导电线12的宽度和第一宽度W1之间的差可以基本上等于 第二间隔物宽度WS2的两倍。
在本发明构思的示例性实施例中，第二间隔物结构63b可以包括第三间 隔物65b和第四间隔物67b。例如，第三间隔物65b可以位于存储单元结构 MC1和MC2上，并且第四间隔物67b可以邻近于第二绝缘图案71。
在本发明构思的示例性实施例中，第三间隔物65b可以从下电极图案34 沿第三方向Z延伸，并且可以设置在数据存储材料图案36的第二侧表面 36S_2、上电极图案38的第二侧表面38S_2和上导电图案44的第二侧表面 44S_2上。第三间隔物65b可以具有基本一致的厚度，并且可以具有第一间 隔物宽度WS1。
在本发明构思的示例性实施例中，上电极图案38的第二侧表面38S_2 和上导电图案44的第二侧表面44S_2可以基本上彼此共面。
在本发明构思的示例性实施例中，第三间隔物65b可以覆盖数据存储材 料图案36的上表面的边缘。第三间隔物65b可以具有围绕数据存储材料图案 36的上表面的端部的弯曲形状。
第三间隔物65b可以覆盖下电极图案34的上表面的边缘。
第四间隔物67b可以从第一导电结构12沿第三方向Z延伸，并且可以 设置在第三间隔物65b的外侧表面和开关结构22的第二侧表面22S_2上。第 四间隔物67b可以具有基本一致的厚度，并且可以具有第二间隔物宽度WS2。
第四间隔物67b可以具有围绕数据存储材料图案36的上表面的端部的弯 曲形状。
第四间隔物67b可以覆盖第一导电结构12的上表面的边缘。
在本发明构思的示例性实施例中，第二间隔物结构63b可以包括比第一 间隔物结构63a延伸得更远的部分。因此，每个第二间隔物结构63b在第三 方向Z上的高度可以大于每个第一间隔物结构63a在第三方向Z上的高度。 因此，第三间隔物65b可以在第三方向Z上比第一间隔物65a延伸得更远， 并且可以与第二导电结构72的侧表面接触，第四间隔物67b可以比第二间隔 物67a延伸得更远，并且可以设置在第二导电结构72的侧表面上。
在本发明构思的示例性实施例中，第一间隔物宽度WS1和第二间隔物宽 度WS2可以不限于图中所示的示例，并且可以不同。
在本发明构思的示例性实施例中，第一间隔物65a和第三间隔物65b可 以被称为第一区域，第二间隔物67a和第四间隔物67b可以被称为第二区域。
图2D和图2E是示出根据本发明构思的示例性实施例的半导体器件的一 部分的放大截面图，并且该半导体器件还包括保护间隔物。图2D示出了与 图2A所示的区域“A”相对应的区域，图2E示出了与图2A所示的区域“A-1” 相对应的区域。
参照图2D，第一间隔物结构163a可以包括邻近于第一存储单元结构 MC1的第一间隔物165a、邻近于第一绝缘图案70的第二间隔物167a以及设 置在第一间隔物165a与第一存储单元结构MC1之间的第一保护间隔物161a。
第一保护间隔物161a可以从数据存储材料图案36沿第三方向Z延伸， 并且可以设置在上电极图案38的第一侧表面38S_1和上导电图案44的第一 侧表面44S_1上。
第一间隔物165a可以设置在第一保护间隔物161a的外侧表面和数据存 储材料图案36的第一侧表面36S_1上。第一保护间隔物161a可以设置在第 一间隔物165a与上导电图案44之间。例如，第一间隔物165a可以与数据存 储材料图案36的第一侧表面36S_1直接接触。第一间隔物165a可以覆盖下 电极图案34的上表面的边缘。
第二间隔物167a可以从第一导电结构12沿第三方向Z延伸，并且可以 设置在第一间隔物165a的外侧表面和开关结构22的第一侧表面22S_1上。 第二间隔物167a可以覆盖第一导电结构12的上表面的边缘。
参照图2E，第二间隔物结构163b可以包括邻近于第一存储单元结构 MC1的第三间隔物165b、邻近于第一绝缘图案70的第四间隔物167b以及设 置在第三间隔物165b与第一存储单元结构MC1之间的第二保护间隔物 161b。
第二保护间隔物161b可以从数据存储材料图案36沿第三方向Z延伸， 并且可以设置在上电极图案38的第二侧表面38S_2和上导电图案44的第二 侧表面44S_2上。
第三间隔物165b可以设置在第二保护间隔物161b的外侧表面和数据存 储材料图案36的第二侧表面36S_2上。第二保护间隔物161b可以设置在第 三间隔物165b与上导电图案44之间。例如，第三间隔物165b可以与数据存 储材料图案36的第二侧表面36S_2直接接触。第三间隔物165b可以覆盖下 电极图案34的上表面的边缘。
第四间隔物167b可以从第一导电结构12沿第三方向Z延伸，并且可以 设置在第三间隔物165b的外侧表面和开关结构22的第二侧表面22S_2上。 第四间隔物167b可以覆盖第一导电结构12的上表面的边缘。
第一保护间隔物161a和第二保护间隔物161b可以被称为保护间隔物。
在下面的描述中，将参照图2A描述在第三方向Z上堆叠有存储单元结 构MC1和MC2的双堆叠结构。第二存储单元结构MC2可以具有通过将第 一存储单元结构MC1在平面上旋转例如90度而形成的结构。因此，在图2A 中，在由线I-I'标记的区域中的第二存储单元结构MC2可以具有与在由线II-II' 标记的区域中的第一存储单元结构MC1的结构基本相同的结构，在由线II-II' 标记的区域中的第二存储单元结构MC2可以具有与在由线I-I'标记的区域中 的第一存储单元结构MC1的结构基本相同的结构。
在下面的描述中，将参照图3A至图7描述本发明构思的一个或更多个 示例性实施例。在对本发明构思的一个或更多个示例性实施例的描述中，将 仅描述在参照图2A至图2E的本发明构思的上述示例性实施例中描述的半导 体器件的修改部分。因此，除非另有说明，否则可以根据参照图2A至图2E 描述的前述示例性实施例来理解本发明构思的修改的示例性实施例的其他元 件和部分。
图3A的截面图示出了根据本发明构思的示例性实施例的沿图1中的线 I-I'和II-II'截取的半导体器件的截面，图3B和图3C是示出根据本发明构思 的示例性实施例的图3A中所示的区域“B”的放大图。
参照图3A，第三距离D3b的最大值可以小于第二距离D2a的最小值， 并且第三距离D3b的最小值可以与第一距离D1a基本相同。
对第三距离D3b的描述可以应用在第一方向X和第二方向Y上。
如图3B所示，第一间隔物65c可以覆盖上电极图案38a的上表面的边缘。 第一间隔物65c可以具有围绕上电极图案38a的上表面的端部的弯曲形状。
如图3B所示，上电极图案38a的上表面的被第一间隔物65c覆盖的两侧 的边缘的宽度的总和可以与第三宽度W3a和第四宽度W4之间的差基本相 同。
第二间隔物67c可以具有围绕上电极图案38a的上表面的端部的弯曲形 状。
对第一间隔物65c和第二间隔物67c的描述也可以应用于第三间隔物65d 和第四间隔物67d。
参照图3B和图3C，上电极图案38a可以具有第三宽度W3a，并且第三 宽度W3a的最大值可以与上部区域的宽度W2a基本相同。第三宽度W3a的 最小值可以大于第四宽度W4的最大值。
对第三宽度W3a的描述可以应用在第一方向X和第二方向Y上。
在本发明构思的示例性实施例中，上电极图案38a的第一侧表面38aS_1 和数据存储材料图案36的第一侧表面36S_1可以基本上彼此共面。上电极图 案38a的第一侧表面38aS_1和数据存储材料图案36的第一侧表面36S_1可 以是自对准的。
图3D和图3E是示出根据本发明构思的示例性实施例的还包括保护间隔 物的半导体器件的一部分的放大截面图。图3D示出了与图3A中所示的区域 “B”相对应的区域，图3E示出了与图3A中所示的区域“B-1”相对应的区 域。
参照图3D和图3E，第一间隔物结构163c可以包括邻近于第一存储单元 结构MCl的第一间隔物165c、邻近于第一绝缘图案70的第二间隔物167c 以及设置在第一间隔物165c与第一存储单元结构MC1之间的第一保护间隔 物161c。
第一保护间隔物161c可以从上电极图案38a沿第三方向Z延伸，并且可 以设置在上导电图案44的第一侧表面44S_1上。
第一间隔物165c可以设置在第一保护间隔物161c的外侧表面和数据存 储材料图案36的第一侧表面36S_1上。第一保护间隔物161c可以设置在第 一间隔物165c与上导电图案44之间。第一间隔物165c可以覆盖下电极图案 34的上表面的边缘。
第二间隔物167c可以从第一导电结构12沿第三方向Z延伸，并且可以 设置在第一间隔物165c的外侧表面和开关结构22的第一侧表面22S_1上。 第二间隔物167c可以覆盖第一导电结构12的上表面的边缘。
对第一间隔物165c、第二间隔物167c和第一保护间隔物161c的描述也 可以应用于第三间隔物165d、第四间隔物167d和第二保护间隔物161d(例 如，在图3E中)。
图4A的截面图示出了根据本发明构思的示例性实施例的沿图1中的线 I-I'和II-II'截取的半导体器件的截面。图4B和图4C是示出根据本发明构思 的示例性实施例的图4A中所示的区域“C”的放大图。
参照图4A，第二距离D2b的最小值可以大于第一距离D1a。
在本发明构思的示例性实施例中，第三距离D3c的最小值可以大于第一 距离D1a。第三距离D3c的最大值可以小于第二距离D2b的最小值。
对第二距离D2b和第三距离D3c的描述可以应用在第一方向X和第二 方向Y上。
如图4B所示，第一间隔物65e可以覆盖数据存储材料图案36的上表面 的边缘和上电极图案38b的上表面的边缘。第一间隔物65e可以具有围绕数 据存储材料图案36的上表面的端部和上电极图案38b的上表面的端部的弯曲 形状。
如图4B所示，数据存储材料图案36的上表面的两侧的边缘的宽度与上 电极图案38b的上表面的两侧的边缘的宽度之和可以与上部区域的宽度W2a 与第四宽度W4a之间的差基本上相同。
第二间隔物67e可以具有围绕数据存储材料图案36的上表面的端部和上 电极图案38b的上表面的端部的弯曲形状。
对第一间隔物65e和第二间隔物67e的描述也可以应用于第三间隔物65f 和第四间隔物67f。
参照图4B和图4C，上电极图案38b可以具有第三宽度W3b，并且第三 宽度W3b的最大值可以小于数据存储材料图案36的上部区域的宽度W2a。
在本发明构思的示例性实施例中，上导电图案44a可以具有第四宽度 W4a，并且第四宽度W4a的最大值可以小于第三宽度W3b的最小值。第三 宽度W3b的最大值可以小于数据存储材料图案36的上部区域的宽度W2a。
对第三宽度W3b和第四宽度W4a的描述可以应用在第一方向X和第二 方向Y上。
在本发明构思的示例性实施例中，上导电图案44a的第一侧表面44aS_1、 上电极图案38b的第一侧表面38bS_1和数据存储材料图案36的第一侧表面 36S_1可以彼此不共面。
图4D和图4E是示出根据本发明构思的示例性实施例的还包括保护间隔 物的半导体器件的一部分的放大截面图。
参照图4D和图4E，第一间隔物结构163e可以包括邻近于第一存储单元 结构MCl的第一间隔物165e、邻近于第一绝缘图案70的第二间隔物167e 以及设置在第一间隔物165e与第一存储单元结构MC1之间的第一内部保护 间隔物161e和第一外部保护间隔物161ee。
第一内部保护间隔物161e可以从上电极图案38b沿第三方向Z延伸，并 且可以设置在上导电图案44a的第一侧表面44aS_1上。
第一外部保护间隔物161ee可以从数据存储材料图案36沿第三方向Z延 伸，并且可以设置在上导电图案44a的第一侧表面44aS_1和上电极图案38b 的第一侧表面38bS_1上。
第一内部保护间隔物161e可以设置在第一外部保护间隔物161ee与上导 电图案44a之间。第一外部保护间隔物161ee可以设置在第一内部保护间隔 物161e与第一间隔物165e之间。例如，上导电图案44a的第一侧表面44aS_1 可以与第一内部保护间隔物161e直接接触。例如，上电极图案38b的第一侧 表面38bS_1可以与第一外部保护间隔物161ee直接接触。
第一间隔物165e可以设置在第一外部保护间隔物161ee的外侧表面和数 据存储材料图案36的第一侧表面36S_1上。第一间隔物165e可以覆盖下电 极图案34的上表面的边缘。
第二间隔物167e可以从第一导电结构12沿第三方向Z延伸，并且可以 设置在第一间隔物165e的外侧表面和开关结构22的第一侧表面22S_1上。 第二间隔物167e可以覆盖第一导电结构12的上表面的边缘。
对第一间隔物165e、第二间隔物167e、第一内部保护间隔物161e和第 一外部保护间隔物161ee的描述也可以应用于第三间隔物165f、第四间隔物 167f、第二内部保护间隔物161f和第二外部保护间隔物161ff。
图5至图7的截面图示出了根据本发明构思的示例性实施例的沿图1中 的线I-I'和II-II'截取的半导体器件的截面。
参照图2A和图5，图5中的由线I-I'标记的区域中的第二存储单元结构 MC2和图5中的由线II-II'标记的区域中的第一存储单元结构MC1均可以具 有与图2A中的每个存储单元结构的结构不同的结构。
在本发明构思的示例性实施例中，开关结构222在第一方向X上的宽度 可以大于开关结构222在第二方向Y上的宽度。例如，开关结构222可以包 括开关材料图案226，并且开关材料图案226在第一方向X上的宽度可以大 于开关材料图案226在第二方向Y上的宽度。
在本发明构思的示例性实施例中，数据存储结构232在第一方向X上的 宽度可以大于数据存储结构232在第二方向Y上的宽度。例如，数据存储结 构232可以包括数据存储材料图案236，并且数据存储材料图案236在第一 方向X上的宽度可以大于数据存储材料图案236在第二方向Y上的宽度。
在本发明构思的示例性实施例中，数据存储材料图案236的上部区域之 间的在第二方向Y上的第一距离D1a可以大于数据存储材料图案236的上部 区域之间的在第一方向X上的第一距离D1a'。
在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上导电图 案244之间的第二距离D2a可以大于在第一方向X上彼此邻近的上导电图案 244之间的第二距离D2a'。
在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上电极图 案238之间的第三距离D3a可以大于在第一方向X上彼此邻近的上电极图案 238之间的第三距离D3a'。
在本发明构思的示例性实施例中，第一距离D1a'可以小于第二距离D2a' 的最小值，并且第三距离D3a'的最大值可以与第二距离D2a'的最小值基本相 同。
参照图3A和图6，图6中的由线I-I'标记的区域中的第二存储单元结构 MC2和图6中的由线II-II'标记的区域中的第一存储单元结构MC1均可以具 有与图3A中的每个存储单元结构的结构不同的结构。
在本发明构思的示例性实施例中，数据存储结构232a在第一方向X上 的宽度可以大于数据存储结构232a在第二方向Y上的宽度。例如，数据存 储结构232a可以包括数据存储材料图案236，并且数据存储材料图案236在 第一方向X上的宽度可以大于数据存储材料图案236在第二方向Y上的宽 度。
在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的数据存储 材料图案236之间的第一距离D1a可以大于在第一方向X上彼此邻近的数据 存储材料图案236之间的第一距离D1a'。
在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上导电图 案244之间的第二距离D2a可以大于在第一方向X上彼此邻近的上导电图案 244之间的第二距离D2a'。
在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上电极图 案238a之间的第三距离D3b可以大于在第一方向X上彼此邻近的上电极图 案238a之间的第三距离D3b'。
在本发明构思的示例性实施例中，第三距离D3b'的最大值可以大于第二 距离D2a'的最小值，并且第三距离D3b'的最小值可以与第一距离D1a'基本相 同。
参照图4A和图7，图7中的由线I-I'标记的区域中的第二存储单元结构 MC2和图7中的由线II-II'标记的区域中的第一存储单元结构MC1均可以具 有与图4A中的每个存储单元结构的结构不同的结构。
在本发明构思的示例性实施例中，数据存储结构232b在第一方向X上 的宽度可以大于数据存储结构232b在第二方向Y上的宽度。例如，数据存 储结构232b可以包括数据存储材料图案236，并且数据存储材料图案236在 第一方向X上的宽度可以大于数据存储材料图案236在第二方向Y上的宽 度。
在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的数据存储 材料图案236之间的第一距离D1a可以大于在第一方向X上彼此邻近的数据 存储材料图案236之间的第一距离D1a'。
在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上导电图 案244a之间的第二距离D2b可以大于在第一方向X上彼此邻近的上导电图 案244a之间的第二距离D2b'。
在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上电极图 案238b之间的第三距离D3c可以大于在第一方向X上彼此邻近的上电极图 案238b之间的第三距离D3c'。
在本发明构思的示例性实施例中，第二距离D2b'可以大于第一距离D1a'。 例如，第二距离D2b'的最小值可以大于第一距离D1a'的最小值。
在本发明构思的示例性实施例中，第三距离D3c'的最小值可以大于第一 距离D1a'，并且第三距离D3c'的最大值可以小于第二距离D2b'的最小值。
上面参照图1至图7描述的半导体器件的存储单元结构MC1和MC2中 所包括的开关结构22、数据存储结构32和上导电图案44均可以具有根据纵 横比的倾斜的侧表面，该倾斜的侧表面的上部的宽度比下部的宽度窄。然而， 本发明构思不限于此。
在下面的描述中，将参照图1和图8至图26描述根据本发明构思的示例 性实施例的制造半导体器件的方法。图8至图26是示出根据本发明的示例性 实施例的沿图1中的线I-I'和线II-II'截取的区域的截面图。
在下面的描述中，将描述在第一方向X上蚀刻单元堆叠件的工艺。
参照图1至图8，基础结构3可以包括半导体衬底6和位于半导体衬底6 上的下电路区域9。下电路区域9可以是外围电路区域。可以在基础结构3 上设置沿第一方向X延伸的第一导电结构12。可以在第一导电结构12的侧 表面上形成间隙填充绝缘图案20。间隙填充绝缘图案20可以由诸如氧化硅 等的绝缘材料形成。
可以在第一导电结构12和间隙填充绝缘图案20上形成平行于半导体衬 底6的上表面6S并且在第一方向X和第二方向Y上延伸的多个层。该多个 层可以包括依次堆叠的下导电层124、开关材料层126、中间导电层128、下 电极层134、数据存储材料层136、上电极层138和上导电层144。
可以在上导电层144的上表面上形成均具有沿第一方向X延伸的线形的 第一掩模图案51。第一掩模图案51可以包括依次堆叠的多晶硅层55和氧化 硅层59。
参照图1至图9，可以使用蚀刻工艺去除上导电层144的部分区域和上 电极层138的部分区域。未被蚀刻工艺去除的区域可以保留为上导电线144' 和上电极线138'。上导电线144'和上电极线138'均可以具有沿第一方向X延 伸的线形。当位于数据存储材料层136上的上电极层138的部分区域被去除 时，数据存储材料层136的上表面的一部分可以被暴露。
参照图10，可以形成覆盖上导电线144'的侧表面、上电极线138'的侧表 面和第一掩模图案51的侧表面的第一保护间隔物161a。第一保护间隔物161a 可以从数据存储材料层136的上表面的一部分沿第三方向Z延伸。第一保护 间隔物161a可以由诸如氧化硅、氮化硅等的绝缘材料形成。
例如，可以使用原子层沉积(ALD)形成第一保护间隔物161a。可以通 过原子层沉积法在大约0℃以上且大约250℃以下的温度下形成第一保护间 隔物161a。根据本发明构思的示例性实施例，可以改变第一保护间隔物161a 的宽度。
在形成第一保护间隔物161a之前，可以执行基于酸的清洁工艺或基于碱 的清洁工艺。
参照图11和图12，可以使用蚀刻工艺去除数据存储材料层136的部分 区域。未被蚀刻工艺去除的区域可以保留为数据存储材料线136'。数据存储 材料线136'可以具有沿第一方向X延伸的线形。当去除数据存储材料层136 的部分区域时，下电极层134的上表面的一部分可以被暴露。
当在通过第一保护间隔物161a覆盖上导电线144'的侧表面的步骤中执行 蚀刻工艺时，设置在上导电线144'的下部的数据存储材料线136'的宽度可以 大于上导电线144'的宽度。例如，数据存储材料线136'的宽度可以比上导电 线144'的宽度大了第一保护间隔物的宽度WP1。
在通过蚀刻工艺去除数据存储材料层136的工艺中，数据存储材料的残 留物可能沉积在第一保护间隔物161a的外侧表面上。在随后的清洁工艺中， 当去除第一保护间隔物161a时，还可以去除数据存储材料的残留物。因此， 数据存储材料的残留物可以保留在下电极层134、数据存储材料线136'和上 导电线144'上，从而可以防止在清洁工艺中导致的对图案的损坏。清洁工艺 可以在pH0至pH4的酸性条件或pH6至pH11的碱性条件下进行。在本发明 构思的示例性实施例中，可以不去除第一保护间隔物161a。因此，第一保护 间隔物161a可以保留在上导电线144'的侧表面和上电极线138'的侧表面上， 同时数据存储材料的残留物沉积在外侧表面上。然而，本发明构思的示例性 实施例不限于此。可以通过清洁工艺去除沉积在第一保护间隔物161a的外表 面上的数据存储材料的残留物。
参照图1至图13，可以形成从下电极层134沿第三方向Z和第一方向X 延伸的第一间隔物65a。第一间隔物65a可以设置在数据存储材料线136'的侧 表面、上电极线138'的侧表面和上导电线144'的侧表面上。
第一间隔物65a可以覆盖数据存储材料线136'的上表面的边缘。第一间 隔物65a可以具有围绕数据存储材料线136'的上表面的端部的弯曲形状。
第一间隔物65a可以具有基本一致的厚度。例如，第一间隔物65a可以 通过原子层沉积(ALD)形成。第一间隔物65a可以由诸如氧化硅、氮化硅 等的绝缘材料形成。
参照图1至图14，可以使用蚀刻工艺去除下电极层134的部分区域、中 间导电层128的部分区域、开关材料层126的部分区域和下导电层124的部 分区域。未被蚀刻工艺去除的区域可以保留为下电极线134'、中间导电线 128'、开关材料线126'和下导电线124'。
下电极线134'、中间导电线128'、开关材料线126'和下导电线124'均可 以具有沿第一方向X延伸的线形。当去除了下电极层134的部分区域、中间 导电层128的部分区域、开关材料层126的部分区域和下导电层124的部分 区域时，第一导电结构12的上表面的边缘和间隙填充绝缘图案20的上表面 可以被暴露。
参照图1至图15，可以形成从第一导电结构12的上表面的边缘沿第三 方向Z延伸的第二间隔物67a。第二间隔物67a可以设置在下导电线124'的 侧表面、开关材料线126'的侧表面、中间导电线128'的侧表面和下电极线134' 的侧表面上。第二间隔物67a可以设置在第一间隔物65a的外侧表面上。
第二间隔物67a可以具有围绕数据存储材料线136'的上部的端部的弯曲 形状。
第二间隔物67a可以具有基本一致的厚度。例如，第二间隔物67a可以 通过原子层沉积(ALD)形成。第二间隔物67a可以由诸如氧化硅、氮化硅 等的绝缘材料形成。
参照图16，可以形成从间隙填充绝缘图案20沿第三方向Z延伸的第一 绝缘图案70。第一绝缘图案70可以与第二间隔物67a的外侧表面接触。第 一绝缘图案70可以由诸如氧化硅、氮化硅等的绝缘材料形成。
参照图17，可以去除第一掩模图案51、第一间隔物65a的上部、第二间 隔物67a的上部和第一绝缘图案70的上部。可以暴露上导电线144'的上表面。
参照图18，可以形成覆盖上导电线144'的暴露的上表面和第一绝缘图案 70的上表面的第二初步导电层72'。第二初步导电层72'可以平行于半导体衬 底6的上表面6S，并且可以在第一方向X和第二方向Y上延伸。
参照图8至图18，可以通过改变蚀刻工艺和形成间隔物的工艺来制造根 据本发明构思的示例性实施例的半导体器件的结构。
在本实施例中，可以使用蚀刻工艺去除上导电层144的部分区域，并且 可以形成保护间隔物。
在本实施例中，在使用蚀刻工艺去除了上导电层144的部分区域之后， 可以形成保护间隔物。可以通过清洁工艺形成保护间隔物，可以去除上电极 层138的部分区域，并且可以形成另一保护间隔物。
在下面的描述中，将描述沿第二方向Y蚀刻单元堆叠件的工艺。
参照图1和图19，可以在第二初步导电层72'的上表面上形成均具有沿 第二方向Y延伸的线形的第二掩模图案151。第二掩模图案151可以包括依 次堆叠的多晶硅层155和氧化硅层159。
参照图1和图20，可以去除第二初步导电层72'的部分区域、上导电线 144'的部分区域和上电极线138'的部分区域。因此，可以形成第二导电结构 72、上导电图案44和上电极图案38。数据存储材料线136'的上表面的一部 分可以通过蚀刻工艺被暴露。
参照图21，可以形成覆盖上导电图案44的侧表面、上电极图案38的侧 表面和第二掩模图案151的侧表面的第二保护间隔物161b。第二保护间隔物 161b可以从数据存储材料线136'的上表面的一部分沿第三方向Z延伸。第二 保护间隔物161b可以由诸如氧化硅、氮化硅等的绝缘材料形成。
例如，第二保护间隔物161b可以通过原子层沉积形成。可以使用原子层 沉积法在大约0℃以上且大约250℃以下的温度下形成第二保护间隔物161b。 在本发明构思的示例性实施例中，第二保护间隔物161b的宽度可以变化。
在形成第二保护间隔物161b之前，可以执行基于酸的清洁工艺或基于碱 的清洁工艺。
参照图22和图23，可以使用蚀刻工艺去除数据存储材料线136'的部分 区域。当去除了具有线形的数据存储材料线136'的部分区域时，可以形成数 据存储材料图案36。可以通过蚀刻工艺暴露下电极线134'的上表面的一部分。
当在通过第二保护间隔物161b覆盖上导电图案44的侧表面的步骤中执 行蚀刻工艺时，设置在上导电图案44的下部的数据存储材料图案36的宽度 可以大于上导电图案44的宽度。例如，数据存储材料图案36的宽度可以比 上导电图案44的宽度大了第二保护间隔物的宽度WP2。
在通过蚀刻工艺去除数据存储材料线136'的过程中，数据存储材料的残 留物可能沉积在第二保护间隔物161b的外侧表面上。在后续的清洁工艺中， 随着第二保护间隔物161b被去除，可以有效地去除数据存储材料的残留物。 因此，数据存储材料的残留物可以保留在下电极线134'、数据存储材料图案 36和上导电图案44上，从而可以防止在清洁工艺中可能发生的对图案的损 坏。
在本发明构思的示例性实施例中，可以不去除第二保护间隔物161b。因 此，第二保护间隔物161b可以保留在上导电图案44的侧表面和上电极图案 38的侧表面上，而数据存储材料的残留物沉积在第二保护间隔物161b的外 侧表面上。然而，本发明构思不限于此。可以通过清洁工艺去除沉积在第二 保护间隔物161b的外侧表面上的数据存储材料的残留物。
参照图24，可以形成从中间导电线134'在第三方向Z和第一方向X上延 伸的第三间隔物65b。第三间隔物65b可以设置在数据存储材料图案36的侧 表面、上电极图案38的侧表面和上导电图案44的侧表面上。第三间隔物65b 可以包括沿第三方向Z比第一间隔物65a延伸得更远的部分，并且可以设置 在第二导电结构72的侧表面上。
第三间隔物65b可以覆盖数据存储材料图案36的上表面的边缘。第三间 隔物65b可以具有围绕数据存储材料图案36的上表面的端部的弯曲形状。
第三间隔物65b可以具有基本一致的厚度，并且可以具有第一间隔物宽 度WS1。例如，第三间隔物65b可以通过原子层沉积形成。第三间隔物65b 可以由诸如氧化硅、氮化硅等的绝缘材料形成。
可以去除下电极线134'的部分区域、中间导电线128'的部分区域、开关 材料线126'的部分区域和下导电线124'的部分区域。因此，可以形成下电极 图案34、中间导电图案28、开关材料图案26和下导电图案24。
可以通过蚀刻工艺暴露第一导电结构12的上表面和间隙填充绝缘图案 20的上表面。
参照图25，可以形成从第一导电结构12的上表面沿第三方向Z延伸的 第四间隔物67b。第四间隔物67b可以设置在下导电图案24的侧表面、开关 材料图案26的侧表面、中间导电图案28的侧表面和下电极图案34的侧表面 上。第四间隔物67b可以设置在第三间隔物65b的外侧表面上。第四间隔物 67b可以包括沿第三方向Z比第二间隔物67a延伸得更远的部分，并且可以 设置在第二导电结构72的侧表面上。
第四间隔物67b可以具有围绕数据存储材料图案36的上部的端部的弯曲 形状。
第四间隔物67b可以具有基本一致的厚度。例如，第四间隔物67b可以 通过原子层沉积形成。第四间隔物67b可以由诸如氧化硅、氮化硅等的绝缘 材料形成。
可以形成从第一导电结构12沿第三方向Z延伸的第一绝缘图案70。第 一绝缘图案70可以与第四间隔物67b的外侧表面接触。第一绝缘图案70可 以由诸如氧化硅、氮化硅等的绝缘材料形成。
参照图26，可以去除第二掩模图案151、第三间隔物65b的上部、第四 间隔物67b的上部和第一绝缘图案70的上部。可以暴露第一绝缘图案70的 上表面。
参照图19和图26，可以通过改变蚀刻工艺和形成间隔物的工艺来制造 根据本发明构思的修改的示例性实施例的半导体器件的结构。
在本实施例中，可以使用蚀刻工艺去除第二初步导电层72'的部分区域和 上导电线144'的部分区域。另外，可以形成保护间隔物，并且可以使用蚀刻 工艺去除上电极线138'的部分区域和数据存储材料线136'的部分区域。因此， 可以提供图3A和图3B所示的示例性实施例的修改的示例性实施例。
在修改的示例性实施例中，可以使用蚀刻工艺去除第二初步导电层72' 的部分区域和上导电线144'的部分区域。另外，可以形成保护间隔物，并且 可以通过清洁工艺去除保护间隔物。此外，可以去除上电极线138'的部分区 域，并且可以形成另一保护间隔物。因此，可以提供图4A和图4B所示的示 例性实施例的修改的示例性实施例。
根据本发明构思的示例性实施例，通过至少包括在蚀刻工艺之后在数据 存储材料图案的上部形成间隔物的单个工艺，可以防止半导体器件图案的倾 斜缺陷。
另外，由于可以形成可以去除在蚀刻过程中残留的残留金属的间隔物， 因此可以防止由残留金属引起的对半导体器件的损坏。
尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构 思，但是对于本领域普通技术人员显而易见的是，在不脱离由所附权利要求 限定的本发明构思的精神和范围的情况下，可以对示例性实施例做出形式和 细节上的各种改变。

Claims (20)

1.一种半导体器件，所述半导体器件包括：
第一导电结构，位于衬底上；
第二导电结构，位于所述第一导电结构上；以及
第一存储单元结构，位于所述第一导电结构与所述第二导电结构之间，
其中，所述第一存储单元结构包括：
位于所述第一导电结构上的开关材料图案；
位于所述开关材料图案上的数据存储材料图案；以及
位于所述数据存储材料图案上的上导电图案，
其中，所述数据存储材料图案的下部区域的最大宽度小于所述开关材料图案的最小宽度，并且
其中，所述上导电图案的最大宽度小于所述数据存储材料图案的上部区域的宽度。
2.根据权利要求1所述的半导体器件，所述半导体器件还包括：
下导电图案，位于所述第一导电结构与所述开关材料图案之间；以及
中间导电图案，位于所述开关材料图案与所述数据存储材料图案之间，
其中，所述下导电图案的侧表面、所述开关材料图案的侧表面和所述中间导电图案的侧表面基本上共面。
3.根据权利要求2所述的半导体器件，所述半导体器件还包括：
下电极图案，位于所述中间导电图案与所述数据存储材料图案之间；以及
上电极图案，位于所述数据存储材料图案与所述上导电图案之间。
4.根据权利要求3所述的半导体器件，其中，所述下电极图案的侧表面和所述开关材料图案的所述侧表面基本上共面。
5.根据权利要求3所述的半导体器件，其中，所述上电极图案的最小宽度与所述上导电图案的所述最大宽度基本上相同。
6.根据权利要求3所述的半导体器件，其中，所述上电极图案的最大宽度大于所述上导电图案的所述最大宽度，并且所述上电极图案的所述最大宽度与所述数据存储材料图案的所述上部区域的所述宽度基本上相同。
7.根据权利要求3所述的半导体器件，其中，所述上导电图案的所述最大宽度小于所述上电极图案的最大宽度，并且所述上电极图案的所述最大宽度小于所述数据存储材料图案的所述上部区域的所述宽度。
8.根据权利要求1所述的半导体器件，所述半导体器件还包括：
第一间隔物，设置在所述上导电图案的侧表面和所述数据存储材料图案的侧表面上并且覆盖所述数据存储材料图案的上表面的边缘；以及
第二间隔物，位于所述第一间隔物的外侧表面上并且位于所述开关材料图案的侧表面上。
9.根据权利要求8所述的半导体器件，所述半导体器件还包括：
保护间隔物，设置在所述第一间隔物与所述上导电图案之间，
其中，所述数据存储材料图案的所述侧表面与所述第一间隔物直接接触。
10.根据权利要求1所述的半导体器件，所述半导体器件还包括：
第三导电结构，位于所述第二导电结构上；以及
第二存储单元结构，位于所述第二导电结构与所述第三导电结构之间。
11.一种半导体器件，所述半导体器件包括：
第一导电线，在衬底上沿第一方向延伸；
第二导电线，在所述第一导电线上沿基本上垂直于所述第一方向的第二方向延伸；以及
存储单元区域，位于所述第一导电线与所述第二导电线之间，
其中，所述存储单元区域包括第一存储单元区域和邻近于所述第一存储单元区域的第二存储单元区域，
其中，所述第一存储单元区域包括：
第一数据存储材料图案；
位于所述第一数据存储材料图案上的第一上电极图案；以及
位于所述第一上电极图案上的第一上导电图案，其中，所述第二存储单元区域包括：
第二数据存储材料图案；
位于所述第二数据存储材料图案上的第二上电极图案；以及
位于所述第二上电极图案上的第二上导电图案，并且
其中，所述第一数据存储材料图案的上部区域与所述第二数据存储材料图案的上部区域之间的第一距离小于所述第一上导电图案与所述第二上导电图案之间的第二距离。
12.根据权利要求11所述的半导体器件，其中，所述第一上电极图案与所述第二上电极图案之间的第三距离与所述第一距离基本上相同。
13.根据权利要求11所述的半导体器件，其中，所述第一上电极图案与所述第二上电极图案之间的最小距离大于所述第一距离，并且所述第一上电极图案与所述第二上电极图案之间的最大距离小于所述第二距离。
14.根据权利要求11所述的半导体器件，其中，所述第一上电极图案与所述第二上电极图案之间的最大距离与所述第二距离基本上相同。
15.根据权利要求11所述的半导体器件，所述半导体器件还包括：
绝缘图案，位于每个所述存储单元区域的侧表面上；
第一间隔物结构，设置在所述第一存储单元区域与所述绝缘图案之间并且设置在所述第二存储单元区域与所述绝缘图案之间；以及
第二间隔物结构，设置在所述第一存储单元区域与所述绝缘图案之间并且设置在所述第二存储单元区域与所述绝缘图案之间。
16.根据权利要求15所述的半导体器件，其中，每个所述第二间隔物结构在第三方向上的高度高于每个所述第一间隔物结构在所述第三方向上的高度，所述第三方向基本上垂直于所述衬底的上表面。
17.根据权利要求15所述的半导体器件，其中，所述第一间隔物结构包括位于所述第一数据存储材料图案的第一侧表面上的第一区域和位于所述第一区域的外侧表面上的第二区域，并且所述第二间隔物结构包括位于所述第一数据存储材料图案的第二侧表面上的第三区域和位于所述第三区域的外侧表面上的第四区域。
18.根据权利要求17所述的半导体器件，其中，所述第一区域和所述第三区域覆盖所述第一数据存储材料图案的上表面的边缘。
19.一种半导体器件，所述半导体器件包括：
第一导电结构，位于半导体衬底上；
第二导电结构，位于所述第一导电结构上；
第一存储单元结构，位于所述第一导电结构与所述第二导电结构之间；
第三导电结构，位于所述第二导电结构上；以及
第二存储单元结构，位于所述第二导电结构与所述第三导电结构之间，
其中，所述第一存储单元结构和所述第二存储单元结构均包括：
开关结构；
位于所述开关结构上的数据存储结构；以及
位于所述数据存储结构上的上导电图案，
其中，所述开关结构包括：
位于所述半导体衬底上的下导电图案；
位于所述下导电图案上的开关材料图案；以及
位于所述开关材料图案上的中间导电图案，其中，所述数据存储结构包括：
位于所述中间导电图案上的下电极图案；
位于所述下电极图案上的数据存储材料图案；以及
位于所述数据存储材料图案上的上电极图案，
其中，所述数据存储材料图案的下部区域的最大宽度小于所述开关材料图案的最小宽度，并且
其中，所述上电极图案的最大宽度和所述上导电图案的最大宽度小于所述数据存储材料图案的上部区域的宽度。
20.根据权利要求19所述的半导体器件，所述半导体器件还包括：
第一间隔物，覆盖所述数据存储材料图案的侧表面和上表面的边缘以及所述上导电图案的侧表面；以及
第二间隔物，覆盖所述第一间隔物的外侧表面和所述开关结构的侧表面。
CN202010652460.8A 2019-07-23 2020-07-08 包括数据存储材料图案的半导体器件 Active CN112310147B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0088807 2019-07-23
KR1020190088807A KR20210012079A (ko) 2019-07-23 2019-07-23 정보 저장 물질 패턴을 포함하는 반도체 소자

Publications (2)

Publication Number Publication Date
CN112310147A true CN112310147A (zh) 2021-02-02
CN112310147B CN112310147B (zh) 2024-07-26

Family

ID=74189454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010652460.8A Active CN112310147B (zh) 2019-07-23 2020-07-08 包括数据存储材料图案的半导体器件

Country Status (3)

Country Link
US (1) US11217748B2 (zh)
KR (1) KR20210012079A (zh)
CN (1) CN112310147B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027624A (ko) * 2019-08-29 2021-03-11 삼성전자주식회사 정보 저장 물질 패턴을 포함하는 반도체 소자
KR20210069164A (ko) 2019-12-02 2021-06-11 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US20230284463A1 (en) * 2022-03-04 2023-09-07 Macronix International Co., Ltd. Memory structure and manufacturing method for the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214291A1 (en) * 2014-01-28 2015-07-30 Samsung Electronics Co., Ltd. Semiconductor device including landing pad
US20160276349A1 (en) * 2015-03-20 2016-09-22 Samsung Electronics Co., Ltd. Semiconductor devices having bit lines and method of fabricating the same
CN106030842A (zh) * 2014-02-25 2016-10-12 美光科技公司 交叉点存储器及其制造方法
US20160358976A1 (en) * 2015-06-05 2016-12-08 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
CN107026169A (zh) * 2016-01-27 2017-08-08 三星电子株式会社 存储器件以及包括该存储器件的电子设备
CN107123661A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件及半导体器件
CN107123734A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件
US9842882B1 (en) * 2016-05-18 2017-12-12 SK Hynix Inc. Electronic device
CN107919362A (zh) * 2016-10-05 2018-04-17 三星电子株式会社 半导体存储器件
US20180286919A1 (en) * 2017-03-28 2018-10-04 Samsung Electronics Co., Ltd. Semiconductor Device Having Data Storage Pattern
CN109509834A (zh) * 2017-09-15 2019-03-22 爱思开海力士有限公司 电子器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225872A (ja) 2009-03-24 2010-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2011071302A (ja) 2009-09-25 2011-04-07 Toshiba Corp 不揮発性記憶装置の製造方法および不揮発性記憶装置
US8394667B2 (en) 2010-07-14 2013-03-12 Micron Technology, Inc. Methods of forming memory cells, and methods of patterning chalcogenide-containing stacks
JP2013004540A (ja) 2011-06-10 2013-01-07 Toshiba Corp 半導体記憶装置及びその製造方法
JP2013149921A (ja) 2012-01-23 2013-08-01 Toshiba Corp 不揮発性記憶装置およびその製造方法
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
KR102495000B1 (ko) * 2016-03-18 2023-02-02 삼성전자주식회사 반도체 소자 및 이의 제조방법
US9893120B2 (en) * 2016-04-15 2018-02-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
KR20170142341A (ko) 2016-06-17 2017-12-28 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214291A1 (en) * 2014-01-28 2015-07-30 Samsung Electronics Co., Ltd. Semiconductor device including landing pad
CN106030842A (zh) * 2014-02-25 2016-10-12 美光科技公司 交叉点存储器及其制造方法
US20160276349A1 (en) * 2015-03-20 2016-09-22 Samsung Electronics Co., Ltd. Semiconductor devices having bit lines and method of fabricating the same
US20160358976A1 (en) * 2015-06-05 2016-12-08 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
CN107026169A (zh) * 2016-01-27 2017-08-08 三星电子株式会社 存储器件以及包括该存储器件的电子设备
CN107123661A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件及半导体器件
CN107123734A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件
US9842882B1 (en) * 2016-05-18 2017-12-12 SK Hynix Inc. Electronic device
CN107919362A (zh) * 2016-10-05 2018-04-17 三星电子株式会社 半导体存储器件
US20180286919A1 (en) * 2017-03-28 2018-10-04 Samsung Electronics Co., Ltd. Semiconductor Device Having Data Storage Pattern
CN109509834A (zh) * 2017-09-15 2019-03-22 爱思开海力士有限公司 电子器件及其制造方法

Also Published As

Publication number Publication date
US11217748B2 (en) 2022-01-04
KR20210012079A (ko) 2021-02-03
CN112310147B (zh) 2024-07-26
US20210028360A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
CN112310147B (zh) 包括数据存储材料图案的半导体器件
CN106992196B (zh) 可变电阻存储器件
US20180019281A1 (en) Variable resistance memory devices and methods of fabricating the same
US11245073B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US8592790B2 (en) Phase-change random access memory device and method of manufacturing the same
US11127792B2 (en) Three dimensional semiconductor memory devices
US10297642B2 (en) Semiconductor device having data storage pattern
US11094745B2 (en) Variable resistance memory device and method of fabricating the same
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
CN112701219B (zh) 半导体装置及其制造方法
KR20200028549A (ko) 가변 저항 메모리 장치 및 그 제조방법
US8692225B2 (en) Resistive memory device and fabrication method thereof
CN113782670A (zh) 三维半导体存储器件
US11393977B2 (en) Semiconductor device including vertical structures and a method of manufacturing the same
CN109659430B (zh) 包括数据存储图案的半导体装置
US11456419B2 (en) Variable resistance memory device
US10916584B2 (en) Semiconductor device including a data storage pattern and a method of manufacturing the same
CN111415956A (zh) 可变电阻存储器装置及其制造方法
CN112054119A (zh) 包括数据存贮材料图案的半导体器件及其制造方法
US20130171798A1 (en) Method of manufacturing phase-change random access memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant