CN112234052A - 电子构装结构及其制法 - Google Patents

电子构装结构及其制法 Download PDF

Info

Publication number
CN112234052A
CN112234052A CN201910693750.4A CN201910693750A CN112234052A CN 112234052 A CN112234052 A CN 112234052A CN 201910693750 A CN201910693750 A CN 201910693750A CN 112234052 A CN112234052 A CN 112234052A
Authority
CN
China
Prior art keywords
chip
electronic
electronic package
optical waveguide
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910693750.4A
Other languages
English (en)
Other versions
CN112234052B (zh
Inventor
游进暐
张正楷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN112234052A publication Critical patent/CN112234052A/zh
Application granted granted Critical
Publication of CN112234052B publication Critical patent/CN112234052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/0204—Compact construction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/0219—Electrical interface; User interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4202—Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供一种电子构装结构及其制法，通过将光子芯片配置于电子封装件上，且使光导芯片未设于该电子封装件上，以当该光导芯片发生不良时，只需更换该光导芯片，而无需将整个电子封装件及良好的光子芯片报废或更换，以减少使用端更换的成本，且能增加该电子构装结构的使用寿命。

Description

电子构装结构及其制法
技术领域
本发明有关一种半导体封装技术，尤指一种电子构装结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(Wafer LevelPackaging，简称WLP)技术。
如图1A至图1D，其为现有晶圆级半导体封装件1的制法的剖面示意图。
如图1A所示，形成一热化离型胶层(thermal release tape)11于一承载件10上。
接着，置放多个通讯芯片12,12’于该热化离型胶层11上，该些通讯芯片12,12’具有相对的作用面12a与非作用面12b，该作用面12a上均具有多个电极垫120，且该些通讯芯片12,12’以其作用面12a粘着于该热化离型胶层11上。
如图1B所示，以模压(molding)方式形成一封装胶体13于该热化离型胶层11上，以包覆该些通讯芯片12,12’。
如图1C所示，进行烘烤制程以硬化该封装胶体13，而同时该热化离型胶层11因受热后会失去粘性，故可一并移除该热化离型胶层11与该承载件10，以外露该些通讯芯片12,12’的作用面12a。
如图1D所示，进行线路重布层(Redistribution layer，简称RDL)制程，以形成一线路重布部14于该封装胶体13与该些通讯芯片12,12’的作用面12a上，且令该线路重布部14电性连接该些通讯芯片12,12’的电极垫120。
接着，形成一绝缘保护层15于该线路重布部14上，且该绝缘保护层15外露该线路重布部14的部分表面，以供结合如焊球的导电元件16。
然而，现有半导体封装件1的制法中，该些通讯芯片12,12’配置于同一封装结构中，故当其中一通讯芯片12不良时，需将整个半导体封装件1及良好的通讯芯片12’报废，致使浪费材料，造成使用端的更换成本提高。
此外，随着数据网络按比例缩放以满足不断增加的频宽要求，铜数据通道(如该线路重布部14的线路)的缺点越来越明显，例如，因该些通讯芯片12,12’之间的辐射电磁能量而引起的信号衰减及串扰。
此外，业界虽可经由均衡、编码及屏蔽等设计减轻信号衰减及串扰的状况，但该些设计需相当大的功率、复杂度及电缆容积损失，且仅仅改善局部区域的适用度及有限的可缩放性。
因此，如何克服现有技术的种种缺点，实为目前各界亟欲解决的技术问题。
发明内容
鉴于上述现有技术的缺陷，本发明提供一种电子构装结构及其制法，能增加该电子构装结构的使用寿命
本发明的电子构装结构，包括：电子封装件；光子芯片，其配置于该电子封装件上，且电性连接该电子封装件；以及光导芯片，其通讯连接该电子封装件，但未设于该电子封装件上。
本发明还提供一种电子构装结构的制法，包括：提供一电子封装件；配置光子芯片于该电子封装件上，且令该光子芯片电性连接该电子封装件；以及将光导芯片通讯连接该电子封装件，其中，该光导芯片未设于该电子封装件上。
前述的电子构装结构及其制法中，还包括将该电子封装件配置于一电子装置上。例如，该光导芯片电性连接该电子装置，且该光导芯片卡接于该电子装置上。或者，该光导芯片未配置于该电子装置上。
前述的电子构装结构及其制法中，还包括经由至少一驱动件驱动该光子芯片。
前述的电子构装结构及其制法中，还包括将至少一传输件电性连接该光子芯片。
前述的电子构装结构及其制法中，还包括经由至少一驱动件驱动该光导芯片。
前述的电子构装结构及其制法中，还包括将至少一传输件电性连接该光导芯片。
前述的电子构装结构及其制法中，该电子封装件包含至少一电子元件，其电性连接该光子芯片及通讯连接该光导芯片。
由上可知，本发明的电子构装结构及其制法，主要令该光导芯片未设于该电子封装件上，以当该光导芯片发生不良时，只需更换该光导芯片，而无需将整个电子封装件及良好的光子芯片报废或更换，故相比于现有技术，本发明的电子构装结构能减少使用端更换的成本以避免浪费材料，且能增长该电子构装结构的使用寿命。
此外，经由该传输件作为传输路径，以避免因该些光子芯片或该些光导芯片之间的辐射电磁能量而引起的信号衰减及串扰等问题，且能改善该电子构装结构整体的适用度及可缩放性。
附图说明
图1A至图1D为现有半导体封装件的制法的剖面示意图。
图2A至图2E为本发明的电子构装结构的制法的剖面示意图。
图2E’为图2E的局部放大示意图。
图3为本发明的电子构装结构的另一实施例示意图。
符号说明
1 半导体封装件
10 承载件
11 热化离型胶层
12,12’ 通讯芯片
12a,21a 作用面
12b,21b 非作用面
120,210 电极垫
13 封装胶体
14 线路重布部
15 绝缘保护层
16 导电元件
2,3 电子构装结构
2a 电子封装件
2b 第一通讯模块
2c 第二通讯模块
20 包覆体
20a 第一表面
20b 第二表面
21 电子元件
22 第一承载结构
220 第一导电元件
23 光子芯片
24,29 驱动件
25 第二承载结构
250 第二导电元件
26a,26b 传输件
260 排线
27 电子装置
270 第一连接部
28 光导芯片
280 第二连接部
30 壳体
300 结合层。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书的附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2E为本发明的电子构装结构2的制法的剖面示意图。
如图2A所示，提供一嵌埋有至少一电子元件21的包覆体20，其中，该包覆体20具有相对的第一表面20a与第二表面20b。
于本实施例中，该包覆体20为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，并无特别限制。
此外，该电子元件21为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。于本实施例中，该电子元件21为半导体芯片，例如为特殊应用集成电路(Application-specific integrated circuit,ASIC)芯片，其具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210，以令该作用面21a(或该电极垫210)齐平及外露于该包覆体20的第一表面20a，且该非作用面21b齐平及外露于该包覆体20的第二表面20b。
如图2B所示，将该包覆体20以其第一表面20a设于第一承载结构22的上侧，且该电子元件21以其电极垫210电性连接该第一承载结构22。
于本实施例中，该第一承载结构22例如为具有核心层的线路结构、无核心层(coreless)形式的线路结构、具导电硅穿孔(Through-silicon via，简称TSV)的硅中介板(Through Silicon interposer，简称TSI)或其它板型，其包含至少一绝缘层及至少一结合该绝缘层的线路层，如至少一扇出(fan out)型重布线路层(redistribution layer，简称RDL)。应可理解地，该第一承载结构22也可为其它承载芯片的板材，如导线架(leadframe)、晶圆(wafer)、或其它具有金属布线(routing)的板体等，另该第一承载结构22也可直接自该包覆体20上形成，并不限于上述。
此外，该电子元件21的电极垫210直接接触该第一承载结构22的线路。或者，该电子元件21的电极垫210可经由多个导电凸块(图未示)以覆晶方式电性连接该第一承载结构22的线路；亦或，该电子元件21的电极垫210可经由多个焊线(图未示)以打线方式电性连接该第一承载结构22的线路。应可理解地，有关该电子元件21电性连接该第一承载结构22的方式繁多，并无特别限制。
另外，该第一承载结构22于下侧(即相对配置该包覆体20的另一侧)形成有多个第一导电元件220。该第一导电元件220可例如为如铜柱的金属柱、包覆有绝缘块的金属凸块、焊球(solder ball)、具有核心铜球(Cu core ball)的焊球或其它导电构造等，并无特别限制。
如图2C所示，配置至少一光子芯片(Photonic die)23于该第一承载结构22上，且令该光子芯片23电性连接该第一承载结构22。
于本实施例中，该光子芯片23直接接触该第一承载结构22的线路。或者，该光子芯片23可经由多个导电凸块(图未示)以覆晶方式电性连接该第一承载结构22的线路；亦或，该光子芯片23可经由多个焊线(图未示)以打线方式电性连接该第一承载结构22的线路。应可理解地，有关该光子芯片23电性连接该第一承载结构22的方式繁多，并无特别限制。
此外，该光子芯片23与该电子元件21可经由该第一承载结构22相互传输信号。
另外，各该光子芯片23之间可经由该承载结构22相互传输信号。
如图2D所示，配置至少一驱动件24于该光子芯片23上，且将该第一承载结构22以其第一导电元件220堆叠设于第二承载结构25的上侧。
于本实施例中，该驱动件24用以驱动该光子芯片23。
此外，该第二承载结构25为例如具有核心层与线路结构的封装基板、无核心层(coreless)形式线路结构的封装基板、具导电硅穿孔(TSV)的硅中介板(TSI)或其它板型，其包含至少一绝缘层及至少一结合该绝缘层的线路层，如至少一扇出型重布线路层(RDL)。应可理解地，该第二承载结构25也可为其它承载芯片的板材，如导线架、晶圆、或其它具有金属布线的板体等，并不限于上述。
另外，该第二承载结构25于下侧(即相对配置该第一承载结构22的另一侧)形成有多个第二导电元件250。该第二导电元件250可例如为如铜柱的金属柱、包覆有绝缘块的金属凸块、焊球、具有核心铜球的焊球或其它导电构造等，并无特别限制。
另外，该包覆体20、电子元件21、第一承载结构22及该第二承载结构25形成一电子封装件2a。于其它实施例中，该电子封装件2a仅包含单一承载结构。应可理解地，有关该电子封装件的种类繁多，并不限于上述。
如图2E所示，将该电子封装件2a以其第二导电元件250接置于一如电路板或母板的电子装置27上，且配置至少一光导芯片28于该电子装置27上，令该光导芯片28电性连接该电子元件21，其中，该光导芯片28未设于该第一承载结构22及第二承载结构25上，进而构成本发明的电子构装结构2。
于本实施例中，配置至少一传输件26a于该光子芯片23上，且该传输件26a为汇流排，其具有一组排线260，如光纤，以传输信号。
此外，该光子芯片23、驱动件24与该传输件26a作为第一通讯模块2b。
另外，该电子装置27上形成有至少一第一连接部270，如插座，以外露出该电子装置27的接点(图略)。
于本实施例中，该光导芯片28为激光型芯片(laser die)，其底侧具有至少一对应该第一连接部270的第二连接部280，如针脚，以经由该第二连接部280接合(如插接)该第一连接部270，使该光导芯片28可分离地(如插拔地)固设及电性连接至该电子装置27(如图2E’所示)。或者，该光导芯片28可经由多个导电凸块(图未示)以覆晶方式电性连接该电子装置27的接点；亦或，该光导芯片28可经由多个焊线(图未示)以打线方式电性连接该电子装置27的接点。应可理解地，有关该光导芯片28电性连接该电子装置27的方式繁多，并无特别限制。
此外，该光导芯片28上配置有另一驱动件29及另一传输件26b，以形成第二通讯模块2c，其中，该驱动件29用以驱动该光导芯片28，且该传输件26b为汇流排，其具有一组排线260，如光纤，以传输信号。
另外，该第二通讯模块2c也可不需设于该电子装置27上，如图3所示。具体地，该第二通讯模块2c设于该电子构装结构2的其它区域上，如电子产品的壳体30。
另外，该光导芯片28的固定方式繁多，并不限于上述卡接方式。具体地，如图3所示的电子构装结构3，该光导芯片28经由结合层300以粘贴方式固设于该壳体30(或电子装置27)上。
于本发明的电子构装结构2的运行过程中，该电子元件21传输信号至该光导芯片28，该光导芯片28经光电信号转换后，再经由该传输件26b将该转换信号传递至目标处；另一方面，该光子芯片23经由该传输件26a接收外界的信号，再经光电信号转换后，将该转换信号传递至该电子元件21。
因此，本发明的制法中，主要经由该光导芯片28的配置，使其未设于该电子封装件2a上，以当该光导芯片28发生不良(如光衰或故障)时，只需更换该光导芯片28，而无需将整个电子封装件2a及良好的光子芯片23报废或更换，故相比于现有技术，本发明的电子构装结构2能减少使用端更换的成本以避免浪费材料，且能增长该电子构装结构2的使用寿命。
此外，经由该导线230及该传输件26a,26b的排线260作为传输路径，以避免因该些光子芯片23或该些光导芯片28之间的辐射电磁能量而引起的信号衰减及串扰等问题，且能改善该电子构装结构2整体的适用度及可缩放性。
另外，因无需采用现有均衡、编码及屏蔽等设计，故不会产生相当大的功率、复杂度及电缆容积损失等状况。
本发明还提供一种电构装结构统2,3，其包括：一电子封装件2a、至少一光子芯片23以及至少一光导芯片28。
所述的光子芯片23配置于该电子封装件2a上且电性连接该电子封装件2a。
所述的光导芯片28通讯连接该电子封装件2a且未设于该电子封装件2a上。
于一实施例中，所述的电子构装结构2,3还包括一配置有该电子封装件2a的电子装置27。例如，该光导芯片28电性连接该电子装置27，且该光导芯片28卡接于该电子装置27上。或者，该光导芯片28未配置于该电子装置27上。
于一实施例中，所述的电子构装结构2,3还包括至少一驱动该光子芯片23的驱动件24。
于一实施例中，所述的电子构装结构2,3还包括至少一电性连接该光子芯片23的传输件26a。
于一实施例中，所述的电子构装结构2,3还包括至少一驱动该光导芯片28的驱动件29。
于一实施例中，所述的电子构装结构2,3还包括至少一电性连接该光导芯片28的传输件26b。
于一实施例中，该电子封装件2a包含至少一电子元件21，其电性连接该光子芯片23及通讯连接该光导芯片28。
综上所述，本发明的电子构装结构及其制法，令该光导芯片未设于该电子封装件上，以当该光导芯片发生不良时，只需更换该光导芯片，而无需将整个电子封装件及良好的光子芯片报废或更换，故能减少使用端更换的成本以避免浪费材料，且能增长该电子构装结构的使用寿命。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子构装结构，其特征在于，包括：
电子封装件；
光子芯片，其配置于该电子封装件上，且电性连接该电子封装件；以及
光导芯片，其通讯连接该电子封装件，但未设于该电子封装件上。
2.根据权利要求1所述的电子构装结构，其特征在于，该电子构装结构还包括供配置该电子封装件的电子装置。
3.根据权利要求2所述的电子构装结构，其特征在于，该光导芯片电性连接该电子装置。
4.根据权利要求3所述的电子构装结构，其特征在于，该光导芯片卡接于该电子装置上。
5.根据权利要求2所述的电子构装结构，其特征在于，该光导芯片未配置于该电子装置上。
6.根据权利要求1所述的电子构装结构，其特征在于，该电子构装结构还包括用以驱动该光子芯片的驱动件。
7.根据权利要求1所述的电子构装结构，其特征在于，该电子构装结构还包括电性连接该光子芯片的传输件。
8.根据权利要求1所述的电子构装结构，其特征在于，该电子构装结构还包括用以驱动该光导芯片的驱动件。
9.根据权利要求1所述的电子构装结构，其特征在于，该电子构装结构还包括电性连接该光导芯片的传输件。
10.根据权利要求1所述的电子构装结构，其特征在于，该电子封装件包含至少一电子元件，且该电子元件电性连接该光子芯片及通讯连接该光导芯片。
11.一种电子构装结构的制法，其特征在于，包括：
提供一电子封装件；
配置光子芯片于该电子封装件上，且令该光子芯片电性连接该电子封装件；以及
将光导芯片通讯连接该电子封装件，其中，该光导芯片未设于该电子封装件上。
12.根据权利要求11所述的电子构装结构的制法，其特征在于，该制法还包括将该电子封装件配置于一电子装置上。
13.根据权利要求12所述的电子构装结构的制法，其特征在于，该光导芯片电性连接该电子装置。
14.根据权利要求13所述的电子构装结构的制法，其特征在于，该光导芯片卡接于该电子装置上。
15.根据权利要求12所述的电子构装结构的制法，其特征在于，该光导芯片未配置于该电子装置上。
16.根据权利要求11所述的电子构装结构的制法，其特征在于，该制法还包括经由至少一驱动件驱动该光子芯片。
17.根据权利要求11所述的电子构装结构的制法，其特征在于，该制法还包括将至少一传输件电性连接该光子芯片。
18.根据权利要求11所述的电子构装结构的制法，其特征在于，该制法还包括经由至少一驱动件驱动该光导芯片。
19.根据权利要求11所述的电子构装结构的制法，其特征在于，该制法还包括将至少一传输件电性连接该光导芯片。
20.根据权利要求11所述的电子构装结构的制法，其特征在于，该电子封装件包含至少一电子元件，且该电子元件电性连接该光子芯片及通讯连接该光导芯片。
CN201910693750.4A 2019-07-15 2019-07-30 电子构装结构及其制法 Active CN112234052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108124911 2019-07-15
TW108124911A TWI701779B (zh) 2019-07-15 2019-07-15 電子構裝結構及其製法

Publications (2)

Publication Number Publication Date
CN112234052A true CN112234052A (zh) 2021-01-15
CN112234052B CN112234052B (zh) 2023-09-01

Family

ID=73002888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910693750.4A Active CN112234052B (zh) 2019-07-15 2019-07-30 电子构装结构及其制法

Country Status (3)

Country Link
US (1) US11143549B2 (zh)
CN (1) CN112234052B (zh)
TW (1) TWI701779B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318419A (ja) * 2002-04-24 2003-11-07 Sumitomo Electric Ind Ltd 光通信モジュールとその接続構造
US20080240648A1 (en) * 2007-03-30 2008-10-02 Korea Electronics Technology Institute Photoelectric conversion module for direct optical interconnection and method of manufacturing the same
US20110108716A1 (en) * 2009-11-12 2011-05-12 Fujitsu Limited Opto-electronic circuit board and manufacturing method for the same
US20140270621A1 (en) * 2013-03-15 2014-09-18 Apic Corporation Photonic multi-chip module
US20160116688A1 (en) * 2014-10-27 2016-04-28 Coriant Advanced Technology, LLC Photonic interface for electronic circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
TWI250596B (en) * 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
US8855452B2 (en) * 2012-01-18 2014-10-07 International Business Machines Corporation Silicon photonic chip optical coupling structures
US10606003B2 (en) * 2013-08-02 2020-03-31 Luxtera, Inc. Method and system for an optical coupler for silicon photonics devices
US9341786B1 (en) * 2015-07-28 2016-05-17 Lumentum Operations Llc Optomechanical assembly for a photonic chip
TWI644603B (zh) * 2017-10-25 2018-12-11 光寶新加坡有限公司 翻轉式磁耦合封裝結構及其引線架組件與製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318419A (ja) * 2002-04-24 2003-11-07 Sumitomo Electric Ind Ltd 光通信モジュールとその接続構造
US20080240648A1 (en) * 2007-03-30 2008-10-02 Korea Electronics Technology Institute Photoelectric conversion module for direct optical interconnection and method of manufacturing the same
US20110108716A1 (en) * 2009-11-12 2011-05-12 Fujitsu Limited Opto-electronic circuit board and manufacturing method for the same
US20140270621A1 (en) * 2013-03-15 2014-09-18 Apic Corporation Photonic multi-chip module
US20160116688A1 (en) * 2014-10-27 2016-04-28 Coriant Advanced Technology, LLC Photonic interface for electronic circuit

Also Published As

Publication number Publication date
US20210018360A1 (en) 2021-01-21
CN112234052B (zh) 2023-09-01
TWI701779B (zh) 2020-08-11
TW202105638A (zh) 2021-02-01
US11143549B2 (en) 2021-10-12

Similar Documents

Publication Publication Date Title
US10333623B1 (en) Optical transceiver
JP4425936B2 (ja) 光モジュール
JP6849907B2 (ja) 光モジュール及び光モジュールの製造方法
US7982305B1 (en) Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
US8120186B2 (en) Integrated circuit and method
US9129870B2 (en) Package structure having embedded electronic component
CN109755202B (zh) 电子封装件及其制法
US11183474B2 (en) Electronic device package and method for manufacturing the same
US11894354B2 (en) Optoelectronic device package and method of manufacturing the same
CN112420651A (zh) 电子封装件及其制法
CN111029262A (zh) 一种芯片封装结构的制作方法
JP3725453B2 (ja) 半導体装置
CN117352502A (zh) 电子封装件及其制法
CN117913084A (zh) 基于2.5d封装技术的光电芯片混合封装结构及封装方法
US11418002B2 (en) Electronic package and method for fabricating the same
US20200027818A1 (en) Semiconductor package
CN112234052B (zh) 电子构装结构及其制法
CN112701101A (zh) 电子封装件及其制法
CN220474621U (zh) 线路载板及电子封装体
US20240264389A1 (en) Electronic package and manufacturing method thereof
CN110488434B (zh) 一种光学器件及其封装方法
JP7334782B2 (ja) 光電ファイバ、通信装置および光電ファイバの製造方法
US20240329300A1 (en) Package device and electronic device
CN116314102A (zh) 电子封装件及其制法
CN116577884A (zh) 芯片系统封装制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant