CN116577884A - 芯片系统封装制造方法 - Google Patents
芯片系统封装制造方法 Download PDFInfo
- Publication number
- CN116577884A CN116577884A CN202310591919.1A CN202310591919A CN116577884A CN 116577884 A CN116577884 A CN 116577884A CN 202310591919 A CN202310591919 A CN 202310591919A CN 116577884 A CN116577884 A CN 116577884A
- Authority
- CN
- China
- Prior art keywords
- chip
- electric
- substrate
- electrical
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 230000003287 optical effect Effects 0.000 claims abstract description 82
- 238000004806 packaging method and process Methods 0.000 claims abstract description 51
- 230000017525 heat dissipation Effects 0.000 claims description 18
- 239000013307 optical fiber Substances 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 239000000835 fiber Substances 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 23
- 230000010354 integration Effects 0.000 description 18
- 238000003466 welding Methods 0.000 description 10
- 239000012790 adhesive layer Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 208000036758 Postinfectious cerebellitis Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4251—Sealed packages
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
本发明提供了一种芯片系统封装制造方法。根据本发明的芯片系统封装制造方法包括：第一步骤：提供转接板及电芯片，制造电芯片封装结构单元，其中电芯片被布置在转接板的正面，转接板的反面形成有与电芯片电连接的处于同一平面的电连接结构；第二步骤：提供具有基底凹槽的基底及光芯片，制造光芯片封装结构单元，其中光芯片被布置在基底上表面形成的基底凹槽中，基底上表面形成有与光芯片电连接的处于同一平面的电连接触点；第三步骤：将电芯片封装结构单元安装至基底上，以形成电芯片封装结构单元和光芯片封装结构单元的组合结构，其中电芯片封装结构通过电连接结构与光芯片封装结构单元的电连接触点电连接。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种芯片系统封装制造方法及由此制造得到的芯片封装结构。
背景技术
随着全球互联网流量的增长，对数据中心互连带宽的需求将继续以指数级的速度增长。预测到了2030年，数据中心能耗持续增长，全球数据中心的用电量超过3PWh，最坏的情况甚至可能高达8PWh。
为了满足互联网流量需求，数据中心节点带宽需要达到10Tb/s，为了减缓数据中心能耗增长的趋势，必须想办法降低系统、器件的功耗。每个封装的I/O引脚数差不多每6年翻一番，I/O总带宽3、4年翻一番。解决这些速率差异需要3、4年I/O的带宽翻倍。
将硅光技术引入的目的是增加I/O带宽并最大限度地降低能耗。光集成电路(PIC)和电集成电路(EIC)如何封装，就变得非常重要。光具有的最小信号衰减、低能耗、高带宽以及利用成熟CMOS生态系统的能力。反过来，这些因素直接影响到I/O带宽和能耗，因此，光与电的不当集成会抵消硅光子的所有潜在优势。
I/O到计算节点可以通过引线键合(wire-bonds)或倒装焊接(Flip-Chip)到PCB。理论上，该封装是非常好的；然而实际并非如此。具体地，硅光工艺节点相对电芯片工艺而言，比较落后。为单片集成开发的最先进工艺是45nm和32nm制程，与电芯片10nm和以下工艺相比，这些工艺在性能上非常落后,这种封装是没法把电芯片汉光芯片整合在一起。所以，希望开发出能够有效实现光芯片和电芯片的更高密度的集成封装的技术方案。
中国专利申请CN115588618A公开了一种三维堆叠光电封装结构及制备方法。但是，其中第一连接凸块和第二连接凸块具有不同的高度，这种不同高度焊接块的焊接，需要高度高度差对工艺的影响，由此极大地提高了工艺难度，并可能降低芯片稳定性。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种将光集成电路和电集成电路进行整合,以实现光芯片和电芯片之间共封装的芯片系统封装制造方法及由此制造得到的芯片封装结构。
根据本发明，提供了一种芯片系统封装制造方法，包括：
第一步骤：提供转接板及电芯片，制造电芯片封装结构单元，其中电芯片被布置在转接板的正面，转接板的反面形成有与电芯片电连接的处于同一平面的电连接结构；
第二步骤：提供具有基底凹槽的基底及光芯片，制造光芯片封装结构单元，其中光芯片被布置在基底上表面形成的基底凹槽中，基底上表面形成有与光芯片电连接的处于同一平面的电连接触点；
第三步骤：将电芯片封装结构单元安装至基底上，以形成电芯片封装结构单元和光芯片封装结构单元的组合结构，其中电芯片封装结构通过电连接结构与光芯片封装结构单元的电连接触点电连接。
优选地，所述芯片系统封装制造方法还包括：
第四步骤：提供光纤耦合器，于电芯片封装结构单元和光芯片封装结构单元的组合结构上设置光纤耦合器；
第五步骤：提供散热板，在基底上罩设散热板。
优选地，制造电芯片封装结构单元包括：
首先，提供临时基板以及转接板，其中转接板的背面布置有与转接板中的导电布线电连接的处于同一平面的电连接结构，转接板的正面形成有中间介质层，中间介质层表面形成有与转接板电连接的电接点；
随后，将转接板布置在临时基板上；
此后，将电芯片通过电导触点布置在转接板的正面，并且电导触点与电接点电接触。
此后，通过底部填充工艺形成覆盖电导触点的底部填充胶；其中底部填充胶通过毛细效应填充于电芯片与转接板之间；
随后，形成覆盖于转接板正面的封装层，露出电芯片的上表面；
然后，去除临时基板，暴露转接板的背面的电连接结构，其中电连接结构处于同一平面。
优选地，制造光芯片封装结构单元包括：
提供在正面形成有基底凹槽的基底；
在基底凹槽中布置粘结胶；
在基底凹槽的粘结胶上布置光芯片，光芯片具有处于同一平面的第一电连接触点和第二电连接触点，基底正面具有与光芯片表面的第一电连接触点、第二电连接触点共面的第三电连接触点，由此形成光芯片封装结构单元。
优选地，所述芯片系统封装制造方法还包括：
电芯片封装结构通过电连接结构与光芯片封装结构单元的第一电连接触点和第三电连接触点电连接，其中位于转接板与光芯片封装结构单元之间的空隙填充有底部填充胶；
第二电连接触点光耦合设置有延伸至外部的光纤耦合器；
在基底上罩设散热板，电芯片封装结构罩设于散热板与基底之间。
优选地，临时基板与转接板之间布置有用于保护和临时粘合的可剥离层。
优选地，转接板通过可剥离层临时键合在临时基板上。
优选地，封装层包覆电芯片的上表面，通过研磨工艺露出电芯片的上表面。
优选地，第二电连接触点用于连接光纤耦合器，第一电连接触点和第三电连接触点用于连接电芯片封装结构。
本发明能够实现光芯片和电芯片的高密度整合，其中将光芯片内埋入基底,将布置在转接板上电芯片的组件与基底组合，由此实现光电芯片系统整合。其中，由于通过处于同一平面的电连接结构与处于同一平面的电连接触点(第一电连接触点和第三电连接触点)的电接触实现电连接，无需考虑不同高度的焊盘或焊点的焊接，提高了电连接品质并且简化了连接工艺，提高了芯片稳定性。进一步地，由于可以使用2.5D工艺进行高密度I/O整合电芯片,满足高运算电性，从而可以具备强大性能运算，得到的结构可以进行多个光芯片模块及电模块的大系统整合。此结构使得线宽线距最小可以实现0.4um/0.4um。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的芯片系统封装制造方法的总体流程图。
图2示意性地示出了根据本发明优选实施例的制造电芯片封装结构单元步骤提供的临时基板。
图3示意性地示出了根据本发明优选实施例的制造电芯片封装结构单元步骤提供的转接板。
图4示意性地示出了根据本发明优选实施例的制造电芯片封装结构单元步骤的将转接板布置在临时基板上之后的结构。
图5示意性地示出了根据本发明优选实施例的制造电芯片封装结构单元步骤的设置电芯片封装结构单元之后的结构。
图6示意性地示出了根据本发明优选实施例的制造电芯片封装结构单元步骤的填充底部填充胶之后的结构。
图7示意性地示出了根据本发明优选实施例的制造电芯片封装结构单元步骤的形成覆盖的封装层之后的结构。
图8示意性地示出了根据本发明优选实施例的制造电芯片封装结构单元步骤的暴露转接板的背面的电连接结构之后的结构。
图9示意性地示出了根据本发明优选实施例的制造光芯片封装结构单元的步骤提供基底之后的结构。
图10示意性地示出了根据本发明优选实施例的制造光芯片封装结构单元的步骤设置粘结胶之后的结构。
图11示意性地示出了根据本发明优选实施例的制造光芯片封装结构单元的步骤设置光芯片之后的结构。
图12示意性地示出了根据本发明优选实施例的将电芯片封装结构单元安装至基底上之后的结构。
图13示意性地示出了根据本发明优选实施例的形成光纤耦合器之后的结构。
图14示意性地示出了根据本发明优选实施例的覆盖散热板之后的结构。
图15示意性地示出了图14中的芯片系统封装结构的立体示意图，其中，为清楚示意光纤耦合器及电芯片封装结构单元等构造，散热板及导热粘结层未示出。
附图标记说明：
临时基板10；转接板20；电连接结构21；中间介质层22；电接点23；电导触点24；可剥离层30；电芯片40；底部填充胶41；封装材料50；基底60；基底凹槽61；粘结胶70；光芯片80；第一电连接触点91；第二电连接触点92；底部填充胶100；光纤耦合器110；散热板130；导热粘结层140。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。其中，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此处可能使用诸如“介于……之间”，该表达表示包括两端点值，以及可能使用诸如“多个”，该表达表示两个或两个以上，除非另有明确具体的限定。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
图1示意性地示出了根据本发明优选实施例的芯片系统封装制造方法的总体流程图。如图1所示，根据本发明优选实施例的芯片系统封装制造方法包括：
第一步骤S1：提供转接板及电芯片，制造电芯片封装结构单元，其中电芯片被布置在转接板的正面，转接板的反面形成有与电芯片电连接的处于同一平面的电连接结构；
第二步骤S2：提供具有基底凹槽的基底及光芯片，制造光芯片封装结构单元，其中光芯片被布置在基底上表面形成的基底凹槽中，基底上表面形成有与光芯片电连接的处于同一平面的电连接触点；
第三步骤S3：将电芯片封装结构单元安装至基底上，以形成电芯片封装结构单元和光芯片封装结构单元的组合结构，其中电芯片封装结构通过电连接结构与光芯片封装结构单元的电连接触点电连接。
至此，本发明能够实现光芯片和电芯片的高密度整合，其中将光芯片内埋入基底,将布置在转接板上电芯片的组件与基底组合，由此实现光电芯片系统整合。其中，由于通过处于同一平面的电连接结构与处于同一平面的电连接触点的电接触实现电连接，无需考虑不同高度的焊盘或焊点的焊接，提高了电连接品质并且简化了连接工艺，而且提高了芯片稳定性。
进一步地，由于可以使用2.5D工艺进行高密度I/O整合电芯片,满足高运算电性，从而可以具备强大性能运算，得到的结构可以进行多个光芯片模块及电模块的大系统整合。此结构使得线宽线距最小可以实现0.4um。
需要说明的是，术语“第一”、“第二”的描述仅仅用于区分步骤等，而不是用于表示各个步骤之间的顺序关系，例如本发明并不限定第一步骤和第二步骤之间的先后顺序，可以先执行第一步骤再执行第二步骤，也可以先执行第二步骤再执行第一步骤，后者第一步骤和第二步骤同时执行。
进一步地，如图1所示，根据本发明优选实施例的芯片系统封装制造方法还可以包括下述步骤中的至少一个：
第四步骤S4：提供光纤耦合器，于电芯片封装结构单元和光芯片封装结构单元的组合结构上设置光纤耦合器；
第五步骤S5：提供散热板，在基底上罩设散热板。
下面结合附图描述本发明的进一步的具体实施例。
首先图2至图6来描述根据本发明优选实施例的芯片系统封装制造方法的制造电芯片封装结构单元的步骤的流程，如下所示。
首先，如图2和图3所示，提供临时基板10以及转接板20，其中转接板20的背面布置有与转接板20中的导电布线电连接的处于同一平面的电连接结构21，转接板20的正面形成有中间介质层22，中间介质层22表面形成有与转接板20电连接的电接点23；具体地说，例如如图所示，处于同一平面的电连接结构21具有高度相同的焊盘。
随后，如图4所示，将转接板20布置在临时基板10上；优选地，临时基板10与转接板20之间布置有用于保护和临时粘合的可剥离层30。转接板20通过可剥离层30临时键合在临时基板10上。优选地，临时基板10是玻璃基板。
此后，如图5所示，将电芯片40通过电导触点24布置在转接板20的正面，并且电导触点24与电接点23电接触。
此后，如图6所示，通过底部填充工艺形成覆盖电导触点24的底部填充胶41；底部填充胶41通过毛细效应填充于电芯片40与转接板20之间。底部填充胶41一方面可以对电芯片40与电导触点24的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高电芯片40，电导触点24及转接板20之间的机械性能，提高机械强度。
随后，如图7所示，形成覆盖于转接板20正面的封装层50，露出电芯片40的上表面。一般的，封装层50包覆于转接板20正面并包覆位于转接板正面的电芯片40周围，通过研磨工艺露出电芯片40的上表面。
然后，如图8所示，去除临时基板10，暴露转接板20的背面的电连接结构21，其中电连接结构21处于同一平面。
下面结合图9至图11来描述根据本发明优选实施例的芯片系统封装制造方法的制造光芯片封装结构单元的步骤的流程，如下所示。
如图9所示，提供在正面形成有基底凹槽61的基底60；
如图10所示，在基底凹槽61中布置粘结胶70；
如图11所示，在基底凹槽61的粘结胶70上布置光芯片80，光芯片80具有处于同一平面的第一电连接触点91和第二电连接触点92，基底60正面具有与光芯片80表面的第一电连接触点91、第二电连接触点92共面的第三电连接触点93，由此形成光芯片封装结构单元。第二电连接触点92用于连接光纤。第一电连接触点91和第三电连接触点93用于连接电芯片封装结构。
下面结合图12至图14来描述根据本发明优选实施例的芯片系统封装制造方法的后续其他步骤的流程，如下所示。
如图12所示，电芯片封装结构通过电连接结构21与光芯片封装结构单元的第一电连接触点91和第三电连接触点93电连接，其中位于转接板20与光芯片封装结构单元之间的空隙填充有底部填充胶100。填充于转接板20与光芯片封装结构单元之间的底部填充胶100和填充于电芯片40与转接板20之间底部填充胶41材质相同。底部填充胶100填充于电连接结构21之间，一方面可以对电芯片封装结构与第一电连接触点91和第三电连接触点93的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高电芯片封装结构，第一电连接触点91和第三电连接触点93及光芯片封装结构单元(光芯片80和基底60)之间的机械性能，提高机械强度。
如图13所示，第二电连接触点92光耦合设置有延伸至外部的光纤耦合器110。
如图14所示，最后在基底60上罩设散热板130，电芯片封装结构罩设于散热板130与基底60之间。优选地，在散热板130内侧与电芯片封装结构顶部之间布置有导热粘结层140以固定电芯片封装结构。基底60四周支承散热板130位置处与散热板130之间设置粘结剂(未图示)。
图15示意性地示出了图14中的芯片系统封装结构的立体示意图，其中，为清楚示意光纤耦合器及电芯片封装结构单元等构造，散热板及导热粘结层未示出。光纤耦合器110设置有多个，对应的电芯片80设置有多个，多个光纤耦合器110分别从封装结构的四边向外延伸。
本发明能够实现光芯片和电芯片的高密度整合，其中将光芯片内埋入基底,将布置在转接板上电芯片的组件与基底组合，由此实现光电芯片系统整合。其中，由于通过处于同一平面的电连接结构与处于同一平面的电连接触点(第一电连接触点和第三电连接触点)的电接触实现电连接，无需考虑不同高度的焊盘或焊点的焊接，提高了电连接品质并且简化了连接工艺。进一步地，由于可以使用2.5D工艺进行高密度I/O整合电芯片,满足高运算电性，从而可以具备强大性能运算，得到的结构可以进行多个光芯片模块及电模块的大系统整合。此结构使得线宽线距最小可以实现0.4um/0.4um。
下面参考图14来描述根据本发明优选实施例的芯片封装结构。根据本发明优选实施例的芯片封装结构可以采用上述方法制造。
如图14所示，根据本发明优选实施例的芯片系统封装结构包括：
电芯片封装结构单元，包括：转接板20以及布置在转接板20的正面的电芯片40，其中转接板20的背面布置有与转接板20中的导电布线电连接的电连接结构21；
光芯片封装结构，包括正面形成有基底凹槽61的基底60，其中基底凹槽61中布置有粘结胶70，基底凹槽61中布置有与基底60表面齐平的光芯片80，光芯片80表面具有第一电连接触点91和第二电连接触点92，在基底表面形成有与光芯片80的第一电连接触点91和第二电连接触点92处于同一平面的第三电连接触点93。
其中，电芯片封装结构单元布置在光芯片封装结构上，其中电连接结构21与光芯片的第一电连接触点91及基底60的第三电连接触点93电连接。优选地，如图13所示，芯片系统封装结构还包括与第二电连接触点92光耦合设置的延伸至外部的光纤耦合器110。例如，处于同一平面的第一电连接触点91、第二电连接触点92和第三电连接触点93具有高度相同的焊盘。
一般，第二电连接触点92布置在第一电连接触点91外侧，即第二电连接触点92布置在光芯片80远离基底60中心的一侧，也即第二电连接触点92布置在光芯片80临近芯片封装结构外围的一侧。第二电连接触点92用于连接光纤耦合器，便于光纤耦合器向外延伸布置。
优选地，如图14和图15所示，芯片封装结构还包括罩设在基底60上的覆盖散热板130。
如图14所示，优选地，在散热板130内侧与电芯片封装结构顶部之间布置有导热粘结层140以固定电芯片封装结构。
优选地，转接板20正面及位于转接板正面的电芯片40周围包覆设置有封装层50，并露出电芯片40的上表面。导热粘结层140设置于电芯片40的上表面，有利于电芯片40的热量通过导热粘结层140传递至散热板130，减少热传递路径，加快散热。
优选的，于电芯片40与转接板20正面之间填充设置底部填充胶41。底部填充胶41一方面可以对电芯片40与电导触点24的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高电芯片40，电导触点24及转接板20之间的机械性能，提高机械强度。
优选的，于电芯片封装结构单元与光芯片封装结构之间填充设置底部填充胶100。底部填充胶100填充于电连接结构21之间，一方面可以对电芯片封装结构与第一电连接触点91和第三电连接触点93的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高电芯片封装结构，第一电连接触点91和第三电连接触点93及光芯片封装结构单元(光芯片80和基底60)之间的机械性能，提高机械强度。
本具体实施例中，例如，对于电芯片40和粘结胶70，提供的芯片可以是裸芯片，也可以是初步封装的芯片。而且，芯片的具体种类可根据需要进行选择，而且芯片的具体制造工艺也可以根据需要进行选择。
图15示意性地示出了图14中的芯片系统封装结构的立体示意图，其中，为清楚示意光纤耦合器及电芯片封装结构单元等构造，散热板及导热粘结层未示出。本实施例中，光纤耦合器110设置有多个，对应的电芯片80设置有多个，多个光纤耦合器110分别从封装结构的四边向外延伸。
优选地，芯片系统封装的最小线宽线距为0.4um。
优选地，转接板的正面形成有中间介质层22，中间介质层22表面形成有与转接板电连接的电接点23；电芯片40通过电导触点布置在转接板的正面，并且电导触点24与电接点23电接触。
本发明能够实现光芯片和电芯片的高密度整合，其中将光芯片内埋入基底,将布置在转接板上电芯片的组件与基底组合，由此实现光电芯片系统整合。其中，由于通过处于同一平面的电连接结构与处于同一平面的电连接触点(第一电连接触点和第三电连接触点)的电接触实现电连接，无需考虑不同高度的焊盘或焊点的焊接，提高了电连接品质并且简化了连接工艺。进一步地，由于可以使用2.5D工艺进行高密度I/O整合电芯片,满足高运算电性，从而可以具备强大性能运算，得到的结构可以进行多个光芯片模块及电模块的大系统整合。此结构使得线宽线距最小可以实现0.4um/0.4um。
需要说明的是，除非特别指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种芯片系统封装制造方法，其特征在于包括：
第一步骤：提供转接板及电芯片，制造电芯片封装结构单元，其中电芯片被布置在转接板的正面，转接板的反面形成有与电芯片电连接的处于同一平面的电连接结构；
第二步骤：提供具有基底凹槽的基底及光芯片，制造光芯片封装结构单元，其中光芯片被布置在基底上表面形成的基底凹槽中，基底上表面形成有与光芯片电连接的处于同一平面的电连接触点；
第三步骤：将电芯片封装结构单元安装至基底上，以形成电芯片封装结构单元和光芯片封装结构单元的组合结构，其中电芯片封装结构通过电连接结构与光芯片封装结构单元的电连接触点电连接。
2.根据权利要求1所述的芯片系统封装制造方法，其特征在于还包括：第四步骤：提供光纤耦合器，于电芯片封装结构单元和光芯片封装结构单元的组合结构上设置光纤耦合器。
3.根据权利要求1或2所述的芯片系统封装制造方法，其特征在于还包括：
第五步骤：提供散热板，在基底上罩设散热板。
4.根据权利要求1或2所述的芯片系统封装制造方法，其特征在于，制造电芯片封装结构单元包括：
首先，提供临时基板以及转接板，其中转接板的背面布置有与转接板中的导电布线电连接的处于同一平面的电连接结构，转接板的正面形成有中间介质层，中间介质层表面形成有与转接板电连接的电接点；
随后，将转接板布置在临时基板上；
此后，将电芯片通过电导触点布置在转接板的正面，并且电导触点与电接点电接触。
此后，通过底部填充工艺形成覆盖电导触点的底部填充胶；其中底部填充胶通过毛细效应填充于电芯片与转接板之间；
随后，形成覆盖于转接板正面的封装层，露出电芯片的上表面；
然后，去除临时基板，暴露转接板的背面的电连接结构，其中电连接结构处于同一平面。
5.根据权利要求4所述的芯片系统封装制造方法，其特征在于，制造光芯片封装结构单元包括：
提供在正面形成有基底凹槽的基底；
在基底凹槽中布置粘结胶；
在基底凹槽的粘结胶上布置光芯片，光芯片具有处于同一平面的第一电连接触点和第二电连接触点，基底正面具有与光芯片表面的第一电连接触点、第二电连接触点共面的第三电连接触点，由此形成光芯片封装结构单元。
6.根据权利要求5所述的芯片系统封装制造方法，其特征在于还包括：电芯片封装结构通过电连接结构与光芯片封装结构单元的第一电连接触点和第三电连接触点电连接，其中位于转接板与光芯片封装结构单元之间的空隙填充有底部填充胶；
第二电连接触点光耦合设置有延伸至外部的光纤耦合器；
在基底上罩设散热板，电芯片封装结构罩设于散热板与基底之间。
7.根据权利要求4所述的芯片系统封装制造方法，其特征在于，临时基板与转接板之间布置有用于保护和粘合的可剥离层。
8.根据权利要求7所述的芯片系统封装制造方法，其特征在于，转接板通过可剥离层临时键合在临时基板上。
9.根据权利要求5所述的芯片系统封装制造方法，其特征在于，封装层包覆电芯片的上表面，通过研磨工艺露出电芯片的上表面。
10.根据权利要求6所述的芯片系统封装制造方法，其特征在于，第二电连接触点用于连接光纤耦合器，第一电连接触点和第三电连接触点用于连接电芯片封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310591919.1A CN116577884A (zh) | 2023-05-24 | 2023-05-24 | 芯片系统封装制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310591919.1A CN116577884A (zh) | 2023-05-24 | 2023-05-24 | 芯片系统封装制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116577884A true CN116577884A (zh) | 2023-08-11 |
Family
ID=87533749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310591919.1A Pending CN116577884A (zh) | 2023-05-24 | 2023-05-24 | 芯片系统封装制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116577884A (zh) |
-
2023
- 2023-05-24 CN CN202310591919.1A patent/CN116577884A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6607278B2 (ja) | マルチチップパッケージ及びマルチチップパッケージを製造する方法 | |
| KR100404373B1 (ko) | 칩-온-칩 패키지 및 그 제조 방법 | |
| US6819001B2 (en) | Interposer, interposer package and device assembly employing the same | |
| TW202125789A (zh) | 半導體封裝及其形成方法 | |
| US20220223533A1 (en) | Photonics integrated circuit package | |
| WO2023174186A1 (zh) | 封装结构的制作方法及封装结构 | |
| CN112652609A (zh) | 具有互连桥接的分隔基板 | |
| CN111029262A (zh) | 一种芯片封装结构的制作方法 | |
| CN112558240A (zh) | 封装总成及其制造方法 | |
| CN116960002B (zh) | 光电集成式半导体封装结构及其制备方法 | |
| CN219625758U (zh) | 高密度光电集成的2.5维扇出型封装结构 | |
| WO2024119748A1 (zh) | 三维堆叠光电封装结构及制备方法 | |
| US20110042806A1 (en) | Multi-chip module and method of manufacturing the same | |
| TW202412126A (zh) | 2.5d封裝結構及製備方法 | |
| CN219831453U (zh) | 芯片系统封装结构 | |
| CN114647048B (zh) | 封装结构的制作方法 | |
| CN116577884A (zh) | 芯片系统封装制造方法 | |
| TW200409324A (en) | High-density multi-chip modulestructure and the forming method thereof | |
| CN221057427U (zh) | 封装结构 | |
| TWI701779B (zh) | 電子構裝結構及其製法 | |
| WO2022041159A1 (zh) | 一种芯片封装结构、电子设备及芯片封装结构的制备方法 | |
| CN117250702B (zh) | 一种光电共封装模块及光电共封装方法 | |
| CN115542478B (zh) | 一种基于光电芯片双面工艺的三维封装结构及封装方法 | |
| CN117913084A (zh) | 基于2.5d封装技术的光电芯片混合封装结构及封装方法 | |
| CN118426118A (zh) | Cpo光模块封装结构及其晶圆级封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |