CN112216718A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN112216718A
CN112216718A CN202010588927.7A CN202010588927A CN112216718A CN 112216718 A CN112216718 A CN 112216718A CN 202010588927 A CN202010588927 A CN 202010588927A CN 112216718 A CN112216718 A CN 112216718A
Authority
CN
China
Prior art keywords
layer
conductive layer
substrate
contact hole
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010588927.7A
Other languages
English (en)
Inventor
白炅旼
申相原
申铉亿
李周炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112216718A publication Critical patent/CN112216718A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示设备包括：基板，限定从基板的顶表面凹陷的凹入部分；下导电层，在凹入部分中；上导电层，连接到下导电层；绝缘层，在下导电层与上导电层之间，并且在该绝缘层中限定有接触孔，上导电层在该接触孔处连接到下导电层；薄膜晶体管，包括半导体层和在半导体层上的栅电极；以及显示元件，连接到薄膜晶体管。

Description

显示设备
相关申请的交叉引用
本申请要求于2019年7月10日提交的韩国专利申请第10-2019-0083435号的优先权以及所有权益，其公开内容通过引用其整体被并入本文。
技术领域
一个或多个实施例涉及一种设备，尤其涉及一种显示设备。
背景技术
随着信息社会的发展，对用于显示图像的显示设备的使用已经在以各种形式增长。显示设备的领域已经迅速转变到替代阴极射线管(“CRT”)的平板显示设备(“FPD”)。FPD具有相对大的体积，并且相对薄、轻、且能够具有相对大的显示区域。FPD的示例包括液晶显示器(“LCD”)、等离子体显示面板(“PDP”)、有机发光显示设备、以及电泳显示设备(“ED”)。
诸如FPD的这些显示设备包括薄膜晶体管(“TFT”)。可以使用制造低温多晶硅(“LTPS”)的工艺来形成TFT。
发明内容
一个或多个实施例包括一种具有高可靠性的显示设备。然而，该目的仅仅是示例，本公开的范围并不由此而限定，并且本领域技术人员将从本公开的描述中清楚地理解其他未提及的目的。
根据一个或多个实施例，一种显示设备包括：基板，限定从基板的顶表面凹陷的凹入部分；下导电层，在凹入部分中；上导电层，连接到下导电层；绝缘层，在下导电层与上导电层之间，并且在该绝缘层中限定有接触孔，上导电层在该接触孔处连接到下导电层；薄膜晶体管，包括半导体层和在半导体层上的栅电极；以及显示元件，连接到薄膜晶体管。
绝缘层可以包括：层间绝缘层，在上导电层与栅电极之间，并且在该层间绝缘层中限定有接触孔。
显示设备还可以包括：中间导电层，在上导电层与下导电层之间，并且下导电层和中间导电层可以彼此连接，并且中间导电层和上导电层可以彼此连接。
绝缘层可以包括：栅极绝缘层，在层间绝缘层与栅电极之间，并且在该栅极绝缘层中限定有第一接触孔部分，层间绝缘层可以限定第二接触孔部分，下导电层和中间导电层可以经由第一接触孔部分彼此连接，并且上导电层和中间导电层可以经由第二接触孔部分彼此连接。
上导电层可以与栅电极一体设置。
下导电层可以对应于薄膜晶体管。
上导电层可以直接连接到下导电层。
基板可以包括：基底层，包括聚合物树脂；以及阻挡层，包括无机材料，阻挡层比基底层更靠近薄膜晶体管。
阻挡层的顶表面可以限定基板的顶表面，凹入部分可以从阻挡层的顶表面在朝向基底层的方向上凹陷，并且凹入部分的底部可以对应于基底层的顶表面。
阻挡层的顶表面可以限定基板的顶表面，并且凹入部分可以包括：开口，从阻挡层的顶表面延伸，并且被限定为穿过阻挡层的厚度；以及凹陷，从基底层的顶表面延伸，并且连接到开口。
基板的顶表面可以与下导电层的顶表面共面。
基板可以包括玻璃。
根据一个或多个实施例，一种显示设备包括：基板，限定从基板的顶表面凹陷的凹入部分；下导电层，在凹入部分中；绝缘层，在基板上，并且该绝缘层中与下导电层相对应地限定有接触孔；薄膜晶体管，在基板上，并且连接到下导电层；以及显示元件，连接到薄膜晶体管，其中，薄膜晶体管可以包括半导体层和在半导体层上的栅电极。
显示设备还可以包括：上导电层，连接到薄膜晶体管。绝缘层可以包括：层间绝缘层，在上导电层与栅电极之间，并且在该层间绝缘层中限定有接触孔，并且在该接触孔处，连接到薄膜晶体管的上导电层还可以连接到下导电层。
显示设备还可以包括：中间导电层，在上导电层与下导电层之间，并且下导电层可以连接到中间导电层，并且中间导电层可以连接到上导电层。
在接触孔处，下导电层可以在薄膜晶体管的栅电极处连接到薄膜晶体管。
下导电层可以对应于薄膜晶体管。
基板可以包括：基底层，包括聚合物树脂；以及阻挡层，包括无机材料，并且限定基板的顶表面，凹入部分从基板的顶表面凹陷。
基板可以包括：基底层，包括聚合物树脂；以及阻挡层，包含无机材料，阻挡层的顶表面限定基板的顶表面，并且凹入部分可以包括：开口，从阻挡层的顶表面延伸，并且被限定为穿过阻挡层的厚度；及凹陷，从基底层的顶表面延伸，并且连接到开口。
基板的顶表面可以与下导电层的顶表面共面。
附图说明
从以下结合附图的描述中，本公开的某些实施例的上述和其他特征以及优点将变得更加明显，其中：
图1是示意性示出显示设备的实施例的俯视图；
图2是显示设备中包括的像素的实施例的等效电路图；
图3A是显示设备的像素的实施例的放大剖视图；
图3B是图3A的区域A的放大视图；
图4A是显示设备的变形例的放大剖视图；
图4B是显示设备的另一变形例的放大剖视图；
图5是显示设备的像素的另一实施例的放大剖视图；
图6是显示设备的像素的又一实施例的放大剖视图；以及
图7是显示设备的像素的再一实施例的放大剖视图。
具体实施方式
现在将详细参考实施例，所参考的示例在附图中被示出，其中相同的附图标记自始至终指代相同的元件。就这一点而言，本实施例可以具有不同的形式，并且不应被解释为限于本文所阐述的描述。因此，以下仅通过参考附图来描述实施例，以对本说明书的特征进行解释。
以下，将在下文中参考附图来更详细地描述本公开的实施例。与附图编号无关地，那些相同或相应的部件被赋予相同的附图标记，并且省略了对其的冗余描述。
将会理解，尽管在本文中可以使用术语“第一”、“第二”等来描述各种部件，但是这些部件不应受到这些术语的限制。这些部件仅被用于将一个部件与另一个部件区分开来。
本文所使用的术语仅出于描述特定实施例的目的，而并非旨在进行限制。如本文所使用的，“一”、“一个”、“该”和“至少一个”不表示对数量的限制，并且旨在包括单数和复数，除非上下文另外明确指出。例如，除非上下文另外明确指出，否则“一元件”具有与“至少一个元件”相同的含义。“至少一个”不应解释为限制于“一”或“一个”。“或”意味着“和/或”。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和所有的组合。
将进一步理解，本文中所使用的术语“包括”和/或“包含”指定所述特征或部件的存在，但并不排除一个或多个其他特征或部件的存在或添加。
为了便于说明，附图中的元件的尺寸可能会被夸大。换言之，由于为了便于说明而任意地示出了附图中的部件的尺寸和厚度，因此以下实施例不限于此。
当可以不同地实施某个实施例时，可以与所描述的顺序不同地执行特定的处理顺序。例如，两个连续描述的过程可以大致同时地执行或者可以以与所描述的顺序相反的顺序来执行。
将会理解，当层、区域或部件被称为与另一元件有关，例如在另一层、区域或部件“上”或“连接到”另一层、区域或部件时，它可以直接或间接地在另一层、区域或部件上或连接到另一层、区域或部件。即，例如，可以存在中间层、区域或部件。例如，将会理解，当层、区域或部件被称为“电连接到”另一层、区域或部件时，它可以直接或间接地电连接到另一层、区域或部件。即，例如，可以存在中间层、区域或部件。相反，当层、区域或部件被称为与另一元件有关，例如“直接在”另一层、区域或部件“上”或“直接连接到”另一层、区域或部件时，则不存在中间层、区域或部件。
此外，诸如“下方”或“底部”以及“上方”或“顶部”等相对术语在本文中可被用于描述一个元件与另一元件的关系如图所示。将会理解，除了附图中描绘的取向之外，相对术语旨在涵盖设备的不同取向。例如，如果附图之一中的设备被翻转，则被描述为在其他元件的“下方”侧的元件将被定向为在该其他元件的“上方”侧。因此，取决于附图的特定取向，示例性术语“下方”可以包含“下方”和“上方”这两个取向。类似地，如果附图之一中的设备被翻转，则被描述为在其他元件的“下方”或“之下”的元件将被定向为在该其他元件的“上面”。因此，示例性术语“下方”或“之下”可以包含上面和下面这两个取向。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)都具有与本公开所属技术领域中的普通技术人员通常所理解的含义相同的含义。还将理解，诸如在常用词典中定义的那些术语等术语应被解释为具有与它们在相关领域和本公开的上下文中的含义相一致的含义，并且将不以理想化或过于正式化的意义来进行解释，除非在本文中明确定义。
本文参考作为理想实施例的示意图的剖视图来描述示例性实施例。这样，例如由于制造技术和/或公差所导致的图示形状的变化是可以被预期到的。因此，本文所描述的实施例不应被解释为限于本文所示出的区域的特定形状，而是应当包括例如由制造所引起的形状偏差。例如，被示出或描述为平坦的区域通常可以具有粗糙和/或非线性的特征。此外，所示出的锐角可以是倒圆角的。因此，附图中示出的区域本质上是示意性的，并且它们的形状并不旨在示出区域的精确形状，并且也不旨在限制本权利要求的范围。
图1是示意性示出显示设备的实施例的俯视图。
参考图1，显示设备1包括其中实现有图像的显示区域DA、以及其中未实现有图像的非显示区域NDA。非显示区域NDA与显示区域DA相邻。显示设备1可以使用从在显示区域DA中被设置为多个的像素P(例如，多个像素P)中发射出的光来提供图像。多个像素P中的每个像素可以发射红色、绿色、蓝色或白色的光。
作为用于显示图像的设备的显示设备1可以包括便携式移动设备，例如游戏设备、多媒体设备、或相对较小的个人计算机(“PC”)。将在以下描述的显示设备1的示例可以包括：液晶显示(“LCD”)设备、电泳显示(“ED”)设备、有机发光显示设备、无机电致(“EL”)发光显示设备、场发射显示(“FED”)设备、表面传导电子发射器显示设备、量子点显示设备、等离子体显示设备、以及阴极射线管(“CRT”)设备。在下文中，有机发光显示设备被用作根据实施例的显示设备1。然而，根据实施例的显示设备1不限于此。在另一实施例中，可以使用上述各种类型的显示设备。
像素P中的每个像素可以电连接到非显示区域NDA中的外部电路之中的一外部电路。第一扫描驱动电路141、第二扫描驱动电路142、焊盘单元PDA(或焊盘区域PDA)、数据驱动电路150、第一电源线160和第二电源线170可以在非显示区域NDA中作为外部电路。
第一扫描驱动电路141可以经由诸如扫描线SL等信号线中的一条或多条，向像素P中的每个像素提供扫描信号Sn(图2)。第二扫描驱动电路142可以与第一扫描驱动电路141平行地设置，并且显示区域DA处在第二扫描驱动电路142与第一扫描驱动电路141之间。显示区域DA中的像素P的第一部分可以经由一条或多条信号线被电连接到第一扫描驱动电路141，并且显示区域DA中的像素P的与第一部分不同的第二部分可以经由一条或多条信号线被电连接到第二扫描驱动电路142。在另一实施例中，可以省略第二扫描驱动电路142。
焊盘单元PDA可以位于显示设备1的基板101的一侧。在一实施例中，基板101可以代表显示设备1的显示面板100的平面区域，但不限于此。显示面板100可以通过使用穿过其中的光来产生图像，可以产生和/或发射用于显示图像的光等，但不限于此。被设置为多个的焊盘PAD(例如，多个焊盘PAD)可以设置在焊盘单元PDA中。焊盘单元PDA中的焊盘PAD中的每个焊盘可以不被绝缘层覆盖，而是可以暴露于绝缘层的外部，并且电连接到基板101或显示面板100外部的印刷电路板PCB。
印刷电路板PCB的端子单元PCB-P(或端子区域PCB-P)可以电连接到显示面板100的焊盘单元PDA。在一实施例中，端子单元PCB-P的端子可以不同地连接到焊盘单元PDA中的焊盘PAD。即，显示面板100和印刷电路板PCB可以分别在焊盘PAD以及端子处彼此连接。
设置在显示面板100外部的印刷电路板PCB从显示面板100的外部向显示面板100传输控制器(未示出)的信号或电力。由控制器产生的控制信号可以经由印刷电路板PCB被传输到第一扫描驱动电路141和第二扫描驱动电路142中的每个扫描驱动电路。控制器可以经由第一连接布线161和第二连接布线171向第一电源线160和第二电源线170中的每个电源线提供第一电源电压ELVDD(图2)和第二电源电压ELVSS(图2)。第一电源电压ELVDD可以经由连接到第一电源线160的驱动电压线PL被提供给像素P中的每个像素，并且第二电源电压ELVSS可以被提供给连接到第二电源线170的像素P中的每个像素。
数据驱动电路150经由诸如数据线DL等信号线中的一条或多条被电连接到显示区域DA。数据驱动电路150的数据信号Dm(图2)可以经由连接在焊盘单元PDA与数据线DL之间的连接布线151被提供给像素P中的每个像素。图1示出了印刷电路板PCB上的数据驱动电路150。然而，在另一实施例中，数据驱动电路150可以在基板101上。在一实施例中，例如，数据驱动电路150可以在焊盘单元PDA与第一电源线160之间。
第一电源线160可以包括第一子线162和第二子线163，该第一子线162和第二子线163沿着x方向彼此平行地延伸，并且显示区域DA沿着y方向在第一子线162与第二子线163之间。第二电源线170可以具有在焊盘单元PDA处带有一个开口侧的环形形状，并且可以部分地围绕显示区域DA。
沿着与x方向和y方向中的每个方向交叉的z方向来限定显示设备1、显示面板100、印刷电路板PCB和/或前述部件中的各种元件的厚度。x方向和y方向这两个方向可以限定一平面，在该平面中设置有显示设备1、显示面板100、印刷电路板PCB和/或前述部件中的各种元件。
图2是显示设备1中包括的一个像素P的实施例的等效电路图。
参考图2，像素P中的每个像素可以包括像素电路PC、以及连接到像素电路PC的、作为显示元件的有机发光二极管OLED。像素电路PC可以对显示元件进行控制和/或驱动，以显示图像、产生光、发射光等，但不限于此。
像素电路PC可以包括第一薄膜晶体管T1、第二薄膜晶体管T2、以及存储电容器Cst。像素P中的每个像素可以经由有机发光二极管OLED而发射例如红色、绿色或蓝色的光，或者红色、绿色、蓝色或白色的光。
作为开关薄膜晶体管的第二薄膜晶体管T2可以连接到扫描线SL和数据线DL，并且可以基于从扫描线SL输入的开关电压，将从数据线DL输入的数据电压传输到第一薄膜晶体管T1。存储电容器Cst可以连接到第二薄膜晶体管T2和驱动电压线PL，并且可以存储和从第二薄膜晶体管T2传输来的电压与供应给驱动电压线PL的第一电源电压ELVDD之间的差相对应的电压。
作为驱动薄膜晶体管的第一薄膜晶体管T1可以连接到驱动电压线PL和存储电容器Cst，并且可以与存储在存储电容器Cst中的电压值相对应地，对从驱动电压线PL流过有机发光二极管OLED的驱动电流进行控制。有机发光二极管OLED可以发射根据驱动电流而具有一定亮度的光。有机发光二极管OLED的公共电极(例如，阴极)可以接收第二电源电压ELVSS。
图2示出了像素电路PC包括两个薄膜晶体管T1和T2以及一个存储电容器Cst。然而，实施例不限于此。可以根据像素电路PC的设计来对薄膜晶体管T1和T2的数量以及存储电容器Cst的数量进行各种更改。在一实施例中，例如，像素电路PC除了上述两个薄膜晶体管T1和T2之外还可以包括一个或多个薄膜晶体管。
图3A是显示设备1的像素P的实施例的放大剖视图。图3B是图3A的区域A的放大视图。
包括像素电路PC以及绝缘层的像素电路层PCL可以在基板101上，并且包括多个显示元件的显示元件层DEL可以在像素电路层PCL上。显示元件层DEL可以包括显示元件，例如，上述的有机发光二极管OLED。像素电路层PCL可以包括连接到有机发光二极管OLED中的每一个的像素电路PC以及绝缘层。像素电路层PCL可以包括多个晶体管和存储电容器、以及介于其间的绝缘层。
参考图3A和图3B，基板101可以包括凹入部分101CC(或凹陷101CC)，并且下导电层DM(例如，下导电层图案DM)可以在凹入部分101CC中。其中设置有下导电层DM的凹入部分101CC通过基板101的一部分而被限定在基板101的上表面处。在一实施例中，基板101可以限定凹入部分101CC，例如通过基板101的上表面的、用于限定凹入部分101CC的部分。
在一实施例中，基板101可以包括玻璃。在另一实施例中，基板101可以包括聚合物树脂。
基板101可以包括凹入部分101CC。详细而言，凹入部分101CC可以从基板101的顶表面凹陷，以沿着z方向朝向像素电路层PCL敞开。即，凹入部分101CC对基板101的外部敞开。图3A和图3B示出了具有梯形剖面的凹入部分101CC。然而，在另一实施例中，凹入部分101CC可以在剖面上具有各种形状。在一实施例中，例如，凹入部分101CC的剖面形状可以包括多边形(诸如矩形或正方形等)、以及半圆形。
凹入部分101CC的宽度是沿着x方向和/或y方向截取的，并且可以以各种方式来改变。在一实施例中，例如，凹入部分101CC可以对在基板101的长度方向上(例如，沿着x方向和/或y方向)延伸的长度进行限定，并且可以与薄膜晶体管TFT重叠。在另一实施例中，凹入部分101CC可以对在基板101的长度方向上延伸的其长度进行限定，并且可以与薄膜晶体管TFT相邻。在另一实施例中，凹入部分101CC可以不与薄膜晶体管TFT重叠或对应(例如，沿着x方向和/或y方向与其间隔开)。参考图3A，例如，凹入部分101CC的宽度是沿着x方向限定的，而其长度是沿着与x方向交叉的y方向限定的。
凹入部分101CC的深度是沿着z方向截取的，并且可以小于基板101的沿着z方向截取的厚度。凹入部分101CC的深度可以被不同地更改。凹入部分101CC可以被设置或形成为比图3A所示的深度更大或更小的深度。即，在一个或多个实施例中，凹入部分101CC的深度小于基板101的厚度，使得基板101的一部分残留在凹入部分101CC的下方。
凹入部分101CC的位置可以被不同地更改。在一实施例中，例如，凹入部分101CC可以与薄膜晶体管TFT相邻。在另一实施例中，凹入部分101CC可以不与薄膜晶体管TFT相邻。
下导电层DM可以在凹入部分101CC中。详细而言，下导电层DM可以在凹入部分101CC中，并且可以填充凹入部分101CC。在一实施例中，下导电层DM的顶表面可以与基板101的顶表面在同一平面内(例如，彼此共面)。详细而言，其中未设置有凹入部分101CC的基板101的顶表面可以与下导电层DM的顶表面处在同一平面上。上述的顶表面可以是沿着z方向最靠近像素电路层PCL的那些表面。
下导电层DM可以包括诸如钛(Ti)、铜(Cu)、铝(Al)、银(Ag)、钨(W)、钽(Ta)和铌(Nb)等导电材料。
凹入部分101CC和下导电层DM可以通过使用以下的制造方法而被设置或形成在上述基板101的顶表面处。
准备好基板101。除了要形成凹入部分101CC的部分之外(例如，除了与凹入部分101CC相对应的位置之外)，在基板101上设置或形成光致抗蚀剂图案。
可以例如通过使用蚀刻工艺来在基板101中设置或形成凹入部分101CC。可以通过湿蚀刻、干蚀刻或其组合来执行该蚀刻工艺。设置凹入部分101CC可以对从基板101的顶表面且沿着z方向延伸到比基板101的厚度小的深度的凹陷进行限定。即，可以从基板101中去除与凹入部分101CC的剖面相对应的基板101的一部分，以在基板101中形成凹入部分101CC以作为凹陷。
从具有限定于其中的凹入部分101CC的基板101中去除光致抗蚀剂图案。可以使用用于去除光致抗蚀剂图案的公知方法。
金属材料沉积在具有限定于其中的凹入部分101CC的基板101上。在一实施例中，金属材料的金属材料层可以设置在具有限定于其中的凹入部分101CC的基板101的整体上，但不限于此。金属材料可以设置在凹入部分101CC中。
例如通过对在凹入部分101CC中具有金属材料的基板101执行化学机械抛光(“CMP”)工艺来设置或形成下导电层DM。
由于用于设置下导电层DM的金属材料历经了CMP工艺，因此可以通过仅被设置在凹入部分101CC中的金属材料来设置或形成下导电层DM。下导电层DM可以被设置或形成为嵌入在基板101中的金属材料图案或导电图案。而且，下导电层DM的顶表面可以与基板101的顶表面在同一平面内(例如，与该顶表面共面)，而凹入部分101CC从基板101的顶表面凹陷。
像素电路层PCL可以包括缓冲层111、薄膜晶体管TFT、无机绝缘层IL、以及平坦化绝缘层117。无机绝缘层IL可以包括第一栅极绝缘层113a、第二栅极绝缘层113b、以及层间绝缘层115。
缓冲层111可以包括诸如氮化硅、氮氧化硅和氧化硅等无机绝缘材料，并且可以具有包括一种或多种上述无机绝缘材料的单层或多层结构。
薄膜晶体管TFT可以包括半导体层112。半导体层112可以包括多晶硅。可替代地，半导体层112可以包括非晶硅、氧化物半导体或有机半导体。半导体层112可以包括沟道区112c、以及位于沟道区112c的相对侧的漏极区112a和源极区112b。薄膜晶体管TFT的栅电极114可以与沟道区112c重叠。
半导体层112的多晶硅可以包括例如通过使用准分子激光退火(“ELA”)工艺而设置或形成的多晶硅。
栅电极114可以包括相对低电阻的金属材料。栅电极114可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)等导电材料，并且可以具有包括一种或多种上述相对低电阻的金属材料的多层或单层结构。
半导体层112与栅电极114之间的第一栅极绝缘层113a可以包括无机绝缘材料，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO2)等。
可以设置第二栅极绝缘层113b以覆盖栅电极114。与第一栅极绝缘层113a相似，第二栅极绝缘层113b可以包括无机绝缘材料，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO2)等。
存储电容器Cst的上电极Cst2可以在第二栅极绝缘层113b上。上电极Cst2可以在其下方与栅电极114重叠。在这种情况下，栅电极114和上电极Cst2可以构成存储电容器Cst，该栅电极114和上电极Cst2彼此重叠且第二栅极绝缘层113b在栅电极114与上电极Cst2之间。即，栅电极114可以用作存储电容器Cst的下电极Cst1。
参考图3A，特别地，由于栅电极114对于薄膜晶体管TFT和存储电容器Cst这两者而言是公共的，所以存储电容器Cst和薄膜晶体管TFT彼此重叠。在另一实施例中，存储电容器Cst的下电极Cst1可以是与栅电极114分离的元件，因此，存储电容器Cst可以不与薄膜晶体管TFT重叠。在一实施例中，与栅电极114间隔开的存储电容器Cst的下电极Cst1设置得存储电容器Cst与薄膜晶体管TFT不重叠。
上电极Cst2可以包括Al、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、镍(Ni)、钙(Ca)、Mo、Ti、W和/或Cu，并且可以具有上述材料的单层或多层结构。
层间绝缘层115可以覆盖上电极Cst2。层间绝缘层115可以包括无机绝缘材料，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。层间绝缘层115可以具有包括上述无机绝缘材料的单层或多层结构。
薄膜晶体管TFT的漏电极116a和源电极116b中的每一个可以在层间绝缘层115上。漏电极116a和源电极116b可以包括具有相对高导电性的材料。漏电极116a和源电极116b可以包括包含Mo、Al、Cu和Ti的导电材料，并且可以具有包括上述材料的多层或单层结构。在一实施例中，漏电极116a和源电极116b可以具有Ti/Al/Ti的多层结构。
参考图3B，缓冲层111、第一栅极绝缘层113a、第二栅极绝缘层113b和层间绝缘层115中的每一个可以包括限定于其中的接触孔。详细而言，缓冲层111可以包括缓冲层接触孔111H。第一栅极绝缘层113a可以包括第一栅极绝缘层接触孔113aH，第二栅极绝缘层113b可以包括第二栅极绝缘层接触孔113bH。层间绝缘层115可以包括第二接触孔H2(例如，第二接触孔部分H2)。
缓冲层接触孔111H、第一栅极绝缘层接触孔113aH和第二栅极绝缘层接触孔113bH可以彼此连接。缓冲层接触孔111H、第一栅极绝缘层接触孔113aH和第二栅极绝缘层接触孔113bH可以一起限定第一接触孔H1(例如，第一接触孔部分H1)。第一接触孔H1和第二接触孔H2可以一起限定同一单个接触孔的部分。
下导电层DM可以对应于第一接触孔H1。可替代地，基板101的凹入部分101CC可以对应于第一接触孔H1。
中间导电层MM可以在第二栅极绝缘层113b上，以对应于第一接触孔H1。中间导电层MM的第一部分在第二栅极绝缘层113b与层间绝缘层115之间，并且中间导电层MM延伸，以在第一接触孔H1中限定该中间导电层MM的第二部分。因此，中间导电层MM可以在第一接触孔H1处或经由第一接触孔H1而连接到下导电层DM。在一实施例中，中间导电层MM可以与存储电容器Cst的上电极Cst2处在同一层中。由于“处在同一层中”，因此元件是设置在基板101上的相同材料层的相应部分。在一实施例中，在制造显示设备1的方法中，由设置在基板101上的相同材料层来设置或形成“处在同一层中”的元件。
参考图3A和图3B，中间导电层MM可以包括诸如Mo、Al、Cu和Ti等导电材料，并且可以具有包括上述材料的多层或单层结构。
上导电层UM可以在层间绝缘层115上，以对应于第二接触孔H2。在一实施例中，上导电层UM可以与漏电极116a或源电极116b处在同一层中。在一实施例中，上导电层UM可以用作驱动电压线PL(参见图1和图2)。因此，尽管未示出，但是上导电层UM可以连接到薄膜晶体管TFT。
下导电层DM可以连接到中间导电层MM，并且中间导电层MM可以连接到上导电层UM。因此，下导电层DM可以连接到上导电层UM。
上导电层UM可以包括诸如Al、Cu和Ti等导电材料，并且可以具有包括一种或多种上述材料的多层或单层结构。
平坦化绝缘层117可以包括有机绝缘层。平坦化绝缘层117可以包括：诸如聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)等聚合物、以及具有酚基、丙烯酸基聚合物、酰亚胺基聚合物、芳基醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物及其组合之中的一种或多种的聚合物衍生物等。
显示元件层DEL可以在具有上述结构的像素电路层PCL上。显示元件层DEL可以包括有机发光二极管OLED。这里，有机发光二极管OLED的像素电极121可以经由平坦化绝缘层117的接触孔被电连接到薄膜晶体管TFT。
像素电极121可以包括导电氧化物，诸如氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化锌(“ZnO”)、氧化铟(In2O3)、氧化铟镓(“IGO”)或铝氧化锌(“AZO”)等。在另一实施例中，像素电极121可以包括反射层，该反射层包括银(Ag)、镁(Mg)、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其组合。在另一实施例中，像素电极121还可以包括在上述反射层之上/之下的、包括ITO、IZO、ZnO或In2O3的或者由ITO、IZO、ZnO或In2O3形成的层。
具有限定于其中的开口119OP的像素限定层119在像素电极121上，该开口119OP使像素电极121暴露。像素电极121的中心可以在像素限定层119的开口119OP处暴露于像素限定层119的外部，但不限于此。像素限定层119可以包括有机绝缘材料和/或无机绝缘材料。开口119OP可以将光的发射区域限定为像素P的、从有机发光二极管OLED的光在该处被发射出的区域(在下文中，称为发射区域EA或发光区域EA)。在一实施例中，例如，开口119OP的宽度可以对应于发射区域EA的宽度，其中各个宽度是沿着x方向和/或y方向限定的。
有机发光二极管OLED的发射层122可以在像素限定层119的开口119OP中。发射层122可以包括聚合物或分子量相对较小的有机材料，且利用它们来产生和/或发射某种颜色的光。尽管未示出，但是有机发光二极管OLED的第一功能层和第二功能层可以分别处于发射层122的下方和上方。第一功能层可以包括例如空穴传输层(“HTL”)和/或空穴注入层(“HIL”)。作为设置在发射层122上的元件的第二功能层是可选的。第二功能层可以包括电子传输层(“ETL”)和/或电子注入层(“EIL”)。可以将第一功能层和/或第二功能层设置为公共层，该公共层被设置或形成为完全覆盖基板101，类似于下面将要描述的有机发光二极管OLED的公共电极123。
公共电极123可以包括具有相对小的功函数的导电材料。在一实施例中，例如，公共电极123可以包括(半)透明层，该(半)透明层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、锂(Li)、钙(Ca)或其合金中的一种或多种。可替代地，公共电极123还可以在包含上述材料的(半)透明层上包括诸如ITO、IZO、ZnO或In2O3等的层。
薄膜封装层TFE可以包括至少一个无机封装层和至少一个有机封装层。在一实施例中，图3A示出了薄膜封装层TFE包括依次堆叠的第一无机封装层131、有机封装层132和第二无机封装层133。
第一无机封装层131和第二无机封装层133可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅之中的至少一种无机材料。有机封装层132可以包括聚合物基材料。聚合物基材料可以包括丙烯酸基树脂、环氧基树脂、聚酰亚胺和聚乙烯。在一实施例中，有机封装层132可以包括丙烯酸酯。
显示设备1或显示面板100的触摸电极层(未示出)可以设置在薄膜封装层TFE上，并且显示设备1或显示面板100的光学功能层(未示出)可以设置在触摸电极层上。触摸电极层可以根据对显示设备1或显示面板100的外部输入(例如，触摸事件)来获取坐标信息。
光学功能层可以降低从显示设备1和/或显示面板100的外部入射于其上的光(外部光)的反射率，和/或可以改善从显示设备1和/或显示面板100发射出的光的色纯度。在一实施例中，光学功能层可以包括延迟器和偏振器。延迟器可以是膜型或液晶涂布型，并且可以包括λ/2延迟器和/或λ/4延迟器。偏振器也可以是膜型或液晶涂布型。膜型偏振器可以包括伸长型合成树脂膜，并且液晶涂布型偏振器可以包括预定排列的液晶。延迟器和偏振器还可以包括保护膜。
在另一实施例中，光学功能层可以包括黑矩阵和滤色器。可以考虑从像素P中的每个像素发射出的光的颜色来布置滤色器。滤色器中的每个滤色器可以包括红色、绿色或蓝色的颜料或染料。可替代地，滤色器中的每个滤色器除了上述的颜料或染料之外还可以包括量子点。可替代地，滤色器中的一些可以不包括上述的颜料或染料，并且可以包括诸如氧化钛等散射颗粒。
在另一实施例中，光学功能层可以包括相消干涉结构。相消干涉结构可以包括第一反射层和第二反射层，该第一反射层和第二反射层被设置在彼此不同的层中。分别从第一反射层和第二反射层反射的第一反射光和第二反射光可能会相消地干涉，因此，外部光的反射率可能会被降低。
可以提供上述的下导电层DM的布置，以减小布线(例如，信号布线、导电布线、电源线等)的电阻。在一实施例中，可以提供上述的下导电层DM的布置，以减小驱动电压线PL的电阻。详细而言，可以用作驱动电压线PL的上导电层UM可以连接到下导电层DM，因此，可以减小驱动电压线PL的电阻。因此，可以解决由于相对高的电阻而可能会出现的残像问题。由于连接到下导电层DM的上导电层UM可以用作驱动电压线PL，并且由于第一薄膜晶体管T1可以连接到驱动电压线PL，因此，下导电层DM可以经由驱动电压线PL被连接到薄膜晶体管TFT。
另外，下导电层DM的顶表面可以与基板101的顶表面在同一平面中。即，基板101和下导电层DM的共面的顶表面提供了没有台阶结构的平坦表面，在该平坦表面上可以设置有显示面板100的其他层。因此，即使当下导电层DM被设置或形成为连接到上导电层UM时，也可以没有任何台阶差地在基板101上设置或形成像素电路层PCL。特别地，由于底层结构或轮廓，可以没有任何台阶差地设置或形成半导体层112。
在比较实施例中，当存在下导电层DM与基板101之间的台阶差或者由下导电层DM与基板101限定了台阶差时，例如由于在ELA工艺中由激光的辐射距离导致的能量差，可能会不均匀地形成覆盖下导电层DM以及基板101的半导体层112的多晶硅。相反，在一个或多个实施例中，当下导电层DM的顶表面与基板101的顶表面共面时，可以设置或形成半导体层112的均匀多晶硅，因此可以制造出具有高质量的各种显示设备。
图4A是显示设备的变形例的放大剖视图。图4A中的视图可以对应于图3A的区域A。
在图4A中，与图3B的附图标记相同的附图标记指代相同的元件，因此，将省略对其的冗余描述。
参考图4A，基板101'可以包括凹入部分SUB4CC。下导电层DM可以在凹入部分SUB4CC中。相对于图3A和图3B的基板101，图4A的凹入部分SUB4CC类似于凹入部分101CC，因此，将省略其详细描述。
基板101'可以是柔性的。基板101'可以包括聚合物树脂，并且具有包括基底层和阻挡层这两者的多层结构。阻挡层可以比基底层更靠近薄膜晶体管TFT。在一实施例中，例如，如图4A所示，基板101'可以包括依次堆叠的第一基底层SUB1、第一阻挡层SUB2、第二基底层SUB3和第二阻挡层SUB4。
第一基底层SUB1和第二基底层SUB3中的每一个可以包括聚合物树脂。在一实施例中，例如，第一基底层SUB1和第二基底层SUB3可以包括聚合物树脂，诸如聚醚砜、聚芳酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚酰亚胺、聚碳酸酯(“PC”)、纤维素三乙酸盐(“TAC”)或乙酸丙酸纤维素等。
减少或有效防止外部异物渗透的第一阻挡层SUB2和第二阻挡层SUB4可以具有包含无机材料的单层或多层结构，该无机材料例如氮化硅(SiNx)(其中x大于0)或氧化硅(SiOx)(其中x大于0)。
凹入部分SUB4CC可以被包括或限定在第二阻挡层SUB4中。详细而言，凹入部分SUB4CC可以从第二阻挡层SUB4的、对基板101’的顶表面进行限定的顶表面凹陷。即，在阻挡层(例如，第二阻挡层SUB4)的顶表面限定基板101'的顶表面之处，凹入部分SUB4CC从阻挡层的顶表面在朝向基底层(例如，第二基底层SUB3)的方向上凹陷，并且凹入部分SUB4CC的底部对应于基底层的顶表面。
下导电层DM的顶表面可以与第二阻挡层SUB4的顶表面共面。详细而言，第二阻挡层SUB4的、凹入部分SUB4CC从该处凹陷的顶表面可以与下导电层DM的顶表面共面。第二阻挡层SUB4的顶表面可以与下导电层DM的顶表面相邻，从而沿着基板101’被设置在未设置有凹入部分SUB4CC的位置处。
在图4A中，凹入部分SUB4CC的底部与第二阻挡层SUB4的底表面共面。然而，在另一个示例中，凹入部分SUB4CC的底部可以在第二阻挡层SUB4中，以与其中设置有第二阻挡层SUB4的底表面的平面间隔开(例如，沿着z方向)。
图4B是显示设备的另一变形例的放大剖视图。图4B中的视图可以对应于图3A的区域A。
在图4B中，与图4A的附图标记相同的附图标记指代相同的元件，因此，将省略对其的冗余描述。
参考图4B，第二阻挡层SUB4可以包括下开口SUB4OP。第二基底层SUB3可以包括凹入部分SUB3CC(例如，凹陷SUB3CC)。图4B的凹入部分SUB3CC类似于图4A的凹入部分SUB4CC，因此，将省略其详细描述。
阻挡层(例如，第二阻挡层SUB4)的顶表面限定基板101’的顶表面。第二阻挡层SUB4可以包括限定于其中的下开口SUB4OP。下开口SUB4OP从阻挡层(例如，第二阻挡层SUB4)的顶表面延伸，并且完全穿过第二阻挡层SUB4的厚度。第二基底层SUB3可以在下开口SUB4OP处暴露于第二阻挡层SUB4的外部。下开口SUB4OP可以对应于凹入部分SUB3CC。凹陷(例如，凹入部分SUB3CC)从基底层(例如，第二基底层SUB3)的顶表面延伸，并且连接到下开口SUB4OP。因此，连接到凹入部分SUB3CC的下开口SUB4OP可以在基板101’内形成单个的凹入部分(例如，凹陷)。
下导电层DM可以延伸，以被设置在下开口SUB4OP和凹入部分SUB3CC中的每一个中。换言之，沿着z方向截取的下导电层DM的总高度可以小于基板101'的总厚度。在实施例中，下导电层DM沿着基板101’的厚度而具有不同的深度，只要下导电层DM的最大高度小于基板101’的厚度即可。
图5是显示设备1的像素P的另一实施例的放大剖视图。
在图5中，与图3A的附图标记相同的附图标记指代相同的元件，因此，将省略对其的冗余描述。
参考图5，基板101可以包括凹入部分101CC'，并且下导电层DM'可以在凹入部分101CC'中。
凹入部分101CC'可以与薄膜晶体管TFT重叠。详细而言，凹入部分101CC'可以从与第一接触孔H1相对应的位置处延伸，以被布置在薄膜晶体管TFT的下方并且与薄膜晶体管TFT相对应。
凹入部分101CC′的沿着x方向和y方向之中的一个或两个方向的宽度可以大于薄膜晶体管TFT的沿着x方向和y方向之中的相同一个或两个方向的宽度。详细而言，整个薄膜晶体管TFT可以与凹入部分101CC'重叠。
下导电层DM'可以与薄膜晶体管TFT重叠。详细而言，下导电层DM'可以布置在位于薄膜晶体管TFT的下部的凹入部分101CC'中。因此，下导电层DM'可以减小或有效防止由于从基板101下方入射的光而导致的薄膜晶体管TFT的特性劣化。
下导电层DM'可以经由第一接触孔H1和第二接触孔H2被连接到上导电层UM。下导电层DM'可以从上导电层UM接收恒定电压或信号。在一实施例中，例如，下导电层DM'可以接收驱动电压或扫描信号Sn。下导电层DM'可以减小由于接收到的恒定电压或信号而可能会发生静电放电的可能性。
在另一实施例中，下导电层DM'可以被应用到显示设备1，该显示设备1在显示区域DA的内部具有透光部分。光可以在该透光部分处透过显示设备1和/或显示面板100的层，以在该透光部分处从显示设备1和/或显示面板100中被发射出。这样的光可以从显示设备1和/或显示面板100的外部入射于其上。
详细而言，显示设备1可以包括显示区域DA以及在显示区域DA中的透光部分，有机发光二极管OLED未被设置在该透光部分处。透光部分可以被理解为从部件发射的光/信号或者入射到部件上的光/信号在其中透过的区域。
部件可以在透光部分中。部件可以包括具有与光和/或声音有关的功能的电子元件。这样的光和声音可以从显示设备1和/或显示面板100的外部或内部提供。在一实施例中，例如，部件可以包括：诸如红外线传感器等接收光的传感器；输出并感测光或声音以便测量距显示设备1或显示面板100的距离或识别对其的指纹的传感器；输出光的灯；或者输出声音的扬声器。在使用光的电子元件的情况下，可以使用具有各种波长带的光中的一部分，例如可见光、红外线或紫外线。
在本实施例中，下导电层DM'可以减少或有效地防止从上述部件发射出的光到达像素P。
图6是显示设备1的像素P的又一实施例的放大剖视图。在图6中，与图3A的附图标记相同的附图标记指代相同的元件，因此，将省略对其的冗余描述。
参考图6，基板101可以包括凹入部分101CC，并且下导电层DM可以在凹入部分101CC中。
下导电层DM可以直接连接到上导电层UM。详细而言，第一接触孔H1和第二接触孔H2可以彼此连接，并且上导电层UM和下导电层DM可以经由第一接触孔H1和第二接触孔H2而彼此连接。即，省略了中间导电层MM(图3A-图5)，使得下导电层DM直接连接到上导电层UM。
可用作驱动电压线PL的上导电层UM可以连接到下导电层DM，因此，可以减小驱动电压线PL的电阻。因此，可以解决由于相对高的电阻而可能会出现的残像问题。
图7是显示设备1的像素P的再一实施例的放大剖视图。在图7中，与图3A的附图标记相同的附图标记指代相同的元件，因此，将省略对其的冗余描述。
参考图7，基板101可以包括凹入部分101CC，并且下导电层DM可以在凹入部分101CC中。
在当前实施例中，上导电层UM'可以在第一栅极绝缘层113a上，因此，上导电层UM'可以与薄膜晶体管TFT的栅电极114一起被设置或形成为一体。即，上导电层UM'可以限定或作为栅电极114，使得上导电层UM'被认为是连接到薄膜晶体管TFT。详细而言，可以通过沿着基板101(例如，在x方向和/或y方向上)延伸的栅电极114来设置或形成上导电层UM'。
上导电层UM'可以连接到下导电层DM。上导电层UM'可以经由第一栅极绝缘层接触孔113aH和缓冲层接触孔111H被连接到下导电层DM。在这种情况下，第一栅极绝缘层接触孔113aH可以不与半导体层112重叠(例如，可以沿着x方向和/或y方向与半导体层112间隔开)。在一实施例中，例如，第一栅极绝缘层接触孔113aH可以不与漏极区112a和沟道区112c重叠。
在另一实施例中，下导电层DM可以经由限定在下导电层DM与栅电极114之间的层中的接触孔被连接到栅电极114。
参考图7，栅电极114可以包括：第一部分，沿着基板101延伸，并且在半导体层112上，以对应于其位置；以及第二部分，不在半导体层112上(例如，延伸得比半导体层112的端部更远)。栅电极114可以在第一栅极绝缘层接触孔113aH和缓冲层接触孔111H处被连接到下导电层DM。详细而言，栅电极114的第二部分和下导电层DM可以在第一栅极绝缘层接触孔113aH和缓冲层接触孔111H处彼此连接。
图7是像素P的放大剖视图，其中下导电层DM连接到栅电极114以作为布线。因此，省略了半导体层112的源极区112b，并且还省略了经由接触孔而与半导体层112的源极区112b相连接的源电极116b。但是，本领域技术人员将完全理解这一点。
可以提供与上述栅电极114连接的下导电层DM的布置以减小栅电极114的电阻。
为了减小栅电极114的电阻，可以增加栅电极114的厚度。然而，在增加像素电路层PCL中的栅电极114的厚度方面存在着限制。在一实施例中，例如，当像素电路层PCL中的栅电极114的厚度增加时，层间绝缘层115可能无法覆盖整个的栅电极114。
因此，为了减小栅电极114的电阻，下导电层DM可以在基板101的凹入部分101CC中。因此，可以解决由于栅电极114的相对高的电阻而可能会出现的残像问题。
如上所述，在一个或多个实施例中，提供了包括凹入部分的基板，并且导电材料层在该凹入部分中。因此，可以提供具有高质量的显示设备。
此外，不存在由基板中的导电材料层引起的台阶差，因此，可以使用ELA工艺来相对容易地制造低温多晶硅(“LTPS”)。
应当理解，本文所描述的实施例应仅在描述性意义上加以考虑，而不是出于限制的目的。对每个实施例中的特征的描述通常应被认为可以用于其他实施例中的其他类似特征。尽管已经参考附图描述了一个或多个实施例，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各种更改。

Claims (20)

1.一种显示设备，包括：
基板，限定从所述基板的顶表面凹陷的凹入部分；
下导电层，在所述凹入部分中；
上导电层，连接到所述下导电层；
绝缘层，在所述下导电层与所述上导电层之间，并且在所述绝缘层中限定有接触孔，所述上导电层在所述接触孔处连接到所述下导电层；
薄膜晶体管，在所述基板上，并且包括半导体层和在所述半导体层上的栅电极；以及
显示元件，连接到所述薄膜晶体管。
2.根据权利要求1所述的显示设备，其中，
所述绝缘层包括层间绝缘层，所述层间绝缘层在所述上导电层与所述栅电极之间，并且在所述层间绝缘层中限定有所述接触孔。
3.根据权利要求2所述的显示设备，进一步包括：
中间导电层，在所述接触孔内，所述中间导电层将所述上导电层与所述下导电层彼此连接。
4.根据权利要求3所述的显示设备，其中，
所述绝缘层进一步包括栅极绝缘层，所述栅极绝缘层在所述层间绝缘层与所述栅电极之间，并且在所述栅极绝缘层中限定有所述接触孔的第一接触孔部分，
所述层间绝缘层限定所述接触孔的第二接触孔部分，所述第二接触孔部分连接到所述第一接触孔部分，并且
在所述接触孔处，
所述下导电层和所述中间导电层在所述第一接触孔部分彼此连接，并且
所述上导电层和所述中间导电层在所述第二接触孔部分彼此连接。
5.根据权利要求1所述的显示设备，其中，
所述上导电层限定所述栅电极。
6.根据权利要求1所述的显示设备，其中，
所述下导电层对应于所述薄膜晶体管的所述半导体层的位置。
7.根据权利要求1所述的显示设备，其中，
在所述接触孔内，所述上导电层直接连接到所述下导电层。
8.根据权利要求1所述的显示设备，其中，所述基板包括：
基底层，包括聚合物树脂，以及
阻挡层，包括无机材料，所述阻挡层比所述基底层更靠近所述薄膜晶体管。
9.根据权利要求8所述的显示设备，其中，
所述阻挡层的顶表面限定所述基板的所述顶表面，
所述凹入部分从所述阻挡层的所述顶表面在朝向所述基底层的方向上凹陷，并且
所述凹入部分的底部对应于所述基底层的顶表面。
10.根据权利要求8所述的显示设备，其中，
所述阻挡层的顶表面限定所述基板的所述顶表面，并且
所述凹入部分包括：
开口，从所述阻挡层的所述顶表面延伸，并且被限定为穿过所述阻挡层的厚度；以及
凹陷，从所述基底层的顶表面延伸，并且连接到所述开口。
11.根据权利要求1所述的显示设备，其中，
所述基板的所述顶表面与所述下导电层的顶表面共面。
12.根据权利要求1所述的显示设备，其中，
所述基板包括玻璃。
13.一种显示设备，包括：
基板，限定从所述基板的顶表面凹陷的凹入部分；
下导电层，在所述凹入部分中；
绝缘层，在所述基板上，并且在所述绝缘层中与所述下导电层相对应地限定有接触孔；
薄膜晶体管，在所述基板上，并且连接到所述下导电层，所述薄膜晶体管包括半导体层和在所述半导体层上的栅电极；以及
显示元件，连接到所述薄膜晶体管。
14.根据权利要求13所述的显示设备，进一步包括：
上导电层，连接到所述薄膜晶体管，
其中，
所述绝缘层包括层间绝缘层，所述层间绝缘层在所述上导电层与所述栅电极之间，并且在所述层间绝缘层中限定有所述接触孔，并且
在所述接触孔处，所述上导电层进一步连接到所述下导电层。
15.根据权利要求14所述的显示设备，进一步包括：
中间导电层，在所述接触孔内，所述中间导电层将所述上导电层和所述下导电层彼此连接。
16.根据权利要求13所述的显示设备，其中，
在所述接触孔处，所述下导电层在所述薄膜晶体管的所述栅电极处连接到所述薄膜晶体管。
17.根据权利要求13所述的显示设备，其中，
所述下导电层对应于所述薄膜晶体管的所述半导体层的位置。
18.根据权利要求13所述的显示设备，其中，所述基板包括：
基底层，包括聚合物树脂，以及
阻挡层，包括无机材料，并且限定所述基板的所述顶表面。
19.根据权利要求13所述的显示设备，其中，
所述基板包括：
基底层，包括聚合物树脂，以及
阻挡层，包括无机材料，所述阻挡层的顶表面限定所述基板的所述顶表面，并且
所述凹入部分包括：
开口，从所述阻挡层的所述顶表面延伸，并且被限定为穿过所述阻挡层的厚度；以及
凹陷，从所述基底层的顶表面延伸，并且连接到所述开口。
20.根据权利要求13所述的显示设备，其中，
所述基板的所述顶表面与所述下导电层的顶表面共面。
CN202010588927.7A 2019-07-10 2020-06-24 显示设备 Pending CN112216718A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190083435A KR20210008204A (ko) 2019-07-10 2019-07-10 표시 장치
KR10-2019-0083435 2019-07-10

Publications (1)

Publication Number Publication Date
CN112216718A true CN112216718A (zh) 2021-01-12

Family

ID=74058718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010588927.7A Pending CN112216718A (zh) 2019-07-10 2020-06-24 显示设备

Country Status (4)

Country Link
US (1) US11183547B2 (zh)
JP (1) JP7531310B2 (zh)
KR (1) KR20210008204A (zh)
CN (1) CN112216718A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220039918A (ko) * 2020-09-21 2022-03-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20220142597A (ko) * 2021-04-14 2022-10-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145146A1 (en) * 2004-12-08 2006-07-06 Suh Min-Chul Method of forming conductive pattern, thin film transistor, and method of manufacturing the same
JP2008083171A (ja) * 2006-09-26 2008-04-10 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
TW201218370A (en) * 2010-10-26 2012-05-01 Samsung Mobile Display Co Ltd Display apparatus and method of manufacturing the same
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器
CN109801941A (zh) * 2017-11-16 2019-05-24 三星显示有限公司 显示面板和包括该显示面板的电子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713878B1 (ko) 2000-06-30 2007-05-07 비오이 하이디스 테크놀로지 주식회사 플랫 패널 디스플레이의 제조 방법
JP2004363300A (ja) 2003-06-04 2004-12-24 Sharp Corp 液晶表示装置
KR100730177B1 (ko) 2005-12-07 2007-06-19 삼성에스디아이 주식회사 박막 트랜지스터 및 이의 제조방법
KR100659125B1 (ko) 2005-12-12 2006-12-19 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
JP2008282896A (ja) 2007-05-09 2008-11-20 Seiko Epson Corp 半導体装置、電気光学装置および半導体装置の製造方法
KR101793048B1 (ko) 2011-06-28 2017-11-21 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102370035B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
JP2018056260A (ja) 2016-09-28 2018-04-05 セイコーエプソン株式会社 半導体装置および電気光学装置
KR101980781B1 (ko) 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180100013A (ko) * 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102434909B1 (ko) 2017-08-04 2022-08-19 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145146A1 (en) * 2004-12-08 2006-07-06 Suh Min-Chul Method of forming conductive pattern, thin film transistor, and method of manufacturing the same
JP2008083171A (ja) * 2006-09-26 2008-04-10 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
TW201218370A (en) * 2010-10-26 2012-05-01 Samsung Mobile Display Co Ltd Display apparatus and method of manufacturing the same
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器
CN109801941A (zh) * 2017-11-16 2019-05-24 三星显示有限公司 显示面板和包括该显示面板的电子装置

Also Published As

Publication number Publication date
JP2021015270A (ja) 2021-02-12
KR20210008204A (ko) 2021-01-21
US11183547B2 (en) 2021-11-23
US20210013278A1 (en) 2021-01-14
JP7531310B2 (ja) 2024-08-09

Similar Documents

Publication Publication Date Title
US11251235B2 (en) Display panel
US10665661B2 (en) Display device with a touch sensor and having improved reliability and visibility
JP6456903B2 (ja) 有機発光表示装置
US11605802B2 (en) Display apparatus having a refractive layer
US11038003B2 (en) Foldable display apparatus
CN111799299A (zh) 显示面板
US11723242B2 (en) Display apparatus having display area configured to allow a signal to pass therethrough
CN112086465A (zh) 显示装置
US11088233B2 (en) Display device
CN113270444A (zh) 显示装置
CN112216718A (zh) 显示设备
US20210066652A1 (en) Display apparatus
US20230339204A1 (en) Display apparatus and method of manufacturing the same
CN112447808A (zh) 显示装置
US20230113586A1 (en) Apparatus for manufacturing display apparatus and method of manufacturing display apparatus
US12133441B2 (en) Display panel including peripheral protrusion tip and display apparatus including corner protrusion tip
US11469400B2 (en) Display device and method of manufacturing display device
US20230006174A1 (en) Display panel and display apparatus
US20240365584A1 (en) Display apparatus having a refractive layer
US20240324432A1 (en) Display apparatus
US20240099082A1 (en) Display apparatus
US20230247881A1 (en) Display device
US20240237440A1 (en) Display apparatus
KR20220008990A (ko) 표시 장치
KR20240144708A (ko) 보호층 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination