CN112185946A - 具有电气隔离的半导体芯片的半导体装置 - Google Patents

具有电气隔离的半导体芯片的半导体装置 Download PDF

Info

Publication number
CN112185946A
CN112185946A CN202010591853.2A CN202010591853A CN112185946A CN 112185946 A CN112185946 A CN 112185946A CN 202010591853 A CN202010591853 A CN 202010591853A CN 112185946 A CN112185946 A CN 112185946A
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor
chip
semiconductor device
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010591853.2A
Other languages
English (en)
Inventor
R·M·沙勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112185946A publication Critical patent/CN112185946A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请的各实施例涉及具有电气隔离的半导体芯片的半导体装置。该半导体装置包括：芯片载体；布置在芯片载体上的第一半导体芯片，其中第一半导体芯片在半导体装置的运行期间处于第一电气电位域中；布置在芯片载体上的第二半导体芯片，其中第二半导体芯片在半导体装置的运行期间处于与第一电气电位域不同的第二电气电位域中；以及布置在第一半导体芯片与第二半导体芯片之间的电绝缘结构，该电绝缘结构被设计为使第一半导体芯片与第二半导体芯片彼此电气隔离。

Description

具有电气隔离的半导体芯片的半导体装置
技术领域
本公开总体上涉及半导体技术。特别地，本公开涉及具有电气隔离的(galvanischisoliert)半导体芯片的半导体装置。
背景技术
半导体装置可以包含多个半导体芯片。例如，出于安全原因，传感器应用可以具有冗余的多个传感器芯片。在装置的运行期间，在半导体芯片之间可能会出现电位差。一方面，这样的电位差可以是静态的，并且可以在较长的时间段上存在。另一方面，电位差可以以电压峰值的形式出现。半导体芯片之间的欠缺的或不足的隔离可能会导致该半导体芯片的损坏。半导体装置的制造商一直致力于改善其产品。特别地，在这里值得期望的是，提供半导体装置的可靠且安全的运行。
发明内容
不同的方面涉及一种半导体装置，该半导体装置包括：芯片载体；布置在芯片载体上的第一半导体芯片，其中第一半导体芯片在半导体装置的运行期间处于第一电气电位域中；布置在芯片载体上的第二半导体芯片，其中第二半导体芯片在半导体装置的运行期间处于与第一电气电位域不同的第二电气电位域中；以及布置在第一半导体芯片与第二半导体芯片之间的电绝缘(elektrisch isolierend)结构，该电绝缘结构被设计为使第一半导体芯片与第二半导体芯片彼此电气隔离。
附图说明
在下文中根据附图进一步阐明根据本公开的半导体装置。在附图中示出的元件并不一定相对于彼此按比例绘制。相同的附图标记可以表示相同的部件。
图1示意性地示出了根据本公开的半导体装置100的横截面侧视图。
图2示意性地示出了根据本公开的半导体装置200的横截面侧视图。
图3示意性地示出了根据本公开的半导体装置300的横截面侧视图。
图4示意性地示出了根据本公开的半导体装置400的横截面侧视图。
图5示意性地示出了根据本公开的半导体装置500的横截面侧视图。
图6示意性地示出了根据本公开的半导体装置600的横截面侧视图。
图7示意性地示出了根据本公开的半导体装置700的横截面侧视图。
图8示意性地示出了根据本公开的半导体装置800的横截面侧视图。
图9示意性地示出了根据本公开的半导体装置900的横截面侧视图。
图10示意性地示出了根据本公开的半导体装置1000的横截面侧视图。
图11示意性地示出了根据本公开的半导体装置1100的横截面侧视图。
图12示意性地示出了根据本公开的半导体装置1200的横截面侧视图。
具体实施方式
图1示意性地示出了根据本公开的半导体装置100的横截面侧视图。以一般方式示出半导体装置100，以便定性地描述本公开的各个方面。半导体装置100可以具有另外的方面，为了简单起见，这些方面在图1中未示出。例如，半导体装置100可以以结合根据本公开的其它半导体装置描述的任何方面扩展。对于图1的说明同样可以适用于本文中描述的其它半导体装置。
半导体装置100可以具有芯片载体2和多个连接引线4A、4B。例如，芯片载体2可以是引线框架(Leadframe)的裸片焊盘，并且连接引线4A、4B可以是引线框架的引线。芯片载体2和连接引线4A、4B可以由导电材料制造，例如由诸如铜、镍、铝或不锈钢的金属制造。在芯片载体2的上侧和下侧上方可以布置有第一半导体芯片6A或第二半导体芯片6B。还可以在芯片载体2与第一半导体芯片6A之间布置电绝缘结构8，该电绝缘结构8可以被设计为使第一半导体芯片6A与第二半导体芯片6B彼此电气隔离。通过电绝缘结构8可以沿垂直方向提高耐压强度。第一半导体芯片6A与第二半导体芯片6B可以经由连接元件14A或14B与连接引线4A或4B电连接。在图1的示例中，连接元件14A、14B可以是键合线。在另外的示例中，连接元件14A、14B可以以夹子和/或带的形式实现。
半导体装置100的部件可以通过固定材料相互机械连接。在这里，电绝缘结构8可以通过第一固定材料10A被固定在芯片载体2的上侧，并且第一半导体芯片6A可以通过第二固定材料10B被固定在电绝缘结构8的上侧。类似地，第二半导体芯片6B可以通过第三固定材料10C被固定在芯片载体2的下侧。固定材料10A至10C可以由相同材料或不同材料构成，并且根据应用分别是导电的或电绝缘的。在一个示例中，固定材料10A至10C中的一个或多个固定材料可以是电绝缘粘合剂。通过添加填料颗粒，可以将所期望的电导率赋予这样的粘合剂。在另一示例中，固定材料10A至10C中的一个或多个固定材料可以是D-DAF(切割芯片粘接膜，Dicing Die Attach Film)。
半导体装置100的部件可以至少部分地通过封装材料12封装。在这里，特别地，连接引线4A、4B可以从封装材料12突出，以便使得能够从半导体装置100外部电气接触半导体芯片6A、6B。由封装材料12形成的壳体或封装例如可以是所谓的PG-TDSO封装。
在半导体装置100的运行期间，第一半导体芯片6A和第二半导体芯片6B可以处于第一电位域
Figure BDA0002555863610000041
(参见“P1”)中或处于与第一电位域不同的第二电位域(参见“P2”)中。在一个示例中，这可以意味着：第一半导体芯片6A运行在第一运行电压下(或者在第一运行电压范围中)，而第二半导体芯片6B运行在与第一运行电压不同的第二运行电压下(或者在第二运行电压范围中)。换言之，第一电气电位域可以对应于第一半导体芯片6A的第一运行电压，并且第二电气电位域可以对应于第二半导体芯片6B的与第一运行电压不同的第二运行电压。
在一个具体情况下，第一半导体芯片6A可以是功率半导体芯片，该功率半导体芯片可以运行在直至约1500V的最大电压的高压范围中，而第二半导体芯片6B可以是具有逻辑电路的芯片(例如ASIC-芯片)，该芯片可以运行在直至约5V或约7.5V的低压范围中。由于半导体芯片6A、6B运行在不同电位域中，因此可以产生半导体芯片6A、6B之间的电位差。类似地，如果半导体芯片6A、6B运行在不同电流范围中，例如在低电流范围和高电流范围中，则可以在半导体芯片6A、6B之间产生电位差。
在另一示例中，半导体芯片6A、6B中的至少一个半导体芯片可以与接地电位连接。特别地，第一半导体芯片6A可以与第一接地电位连接，并且第二半导体芯片6B可以与不同于第一接地电位的第二接地电位连接。换言之，第一电气电位域可以对应于第一半导体芯片6A的第一接地电位，并且第二电气电位域可以对应于第二半导体芯片6B的与第一接地电位不同的第二接地电位。在一个具体的情况下，半导体芯片6A、6B可以属于在不同接地电位上的不同电路集合(Schaltkreisverbund)。通过不同接地电位，同样可以在半导体芯片6A、6B之间产生电位差。
一方面，由于不同电位域而产生的电位差可以是静态的，并且可以在较长的时间段上存在。另一方面，电位差可以以电压峰值的形式出现。在汽车应用中，静态的电位差例如可以采用约48V的典型值。例如，在车辆起动期间或在车辆维护期间可能会多次出现较高的脉冲电压，或者在事故中可能会出现一次较高的脉冲电压。在这种情况下，可以在约1ms的时间段上出现约100V的电压峰值，或者可以在约1μs的时间段上出现约300V的电压峰值。
在图1的示例中，第一半导体芯片6A和第一连接引线4A由于其经由第一连接元件14A的电连接而可以处于相同的电气电位(参见“P1”)。类似的适用于第二半导体芯片6B和第二连接引线4B(参见“P2”)，第二半导体芯片6B和第二连接引线4B经由第二连接元件14B相互电连接。芯片载体2可以处于与第一电位P1和第二电位P2不同的电气电位(参见“float”)，该电气电位特别地可以在电位P1与电位P2之间。
图1的电绝缘结构8可以具有在下文中描述的物理性质中的一个或多个物理性质。这同样可以适用于本文中描述的根据本公开的其它电绝缘结构。这些物理性质可以在大于约15年的时间段上基本上保持恒定，从而可以提供半导体装置100的可靠运行。电绝缘结构8的击穿电压可以在约10V/μm至约200V/μm的范围中。击穿电压的典型值可以是约40V/μm。电绝缘结构8可以具有在约3至约10的范围中的介电常数εr。电绝缘结构8的介电常数εr的典型值可以是约4。电绝缘结构8的缺陷密度可以小于约0.1/mm2。
电绝缘结构8可以没有碱土金属成分。碱土金属成分可以包括碱土金属的化学元素(例如镁)的碱性离子盐。这种盐的溶解成分可以作为催化产物导致半导体装置的退化(Degradation)。通过使用无碱土金属(erdalkalifrei)的结构8可以减少半导体装置100的这种退化。
电绝缘结构8可以没有增塑剂和/或溶剂
Figure BDA0002555863610000051
因此，电绝缘结构8的材料可以不同于如下的材料，这样的材料可以用于将半导体芯片固定在例如芯片载体上(所谓的“芯片粘接材料(Die-Attach-Materialien)”)。这类的固定材料可以包含随时间推移而挥发的增塑剂和/或溶剂。因此，固定材料的物理性质可能会以不期望的方式变化。与此相比，电绝缘结构8可以在长时间段上具有恒定的物理性质，并且促进半导体装置100的可靠运行。
在一个示例中，电绝缘结构8可以是基本上非粘性的。特别地，这可以意味着：电绝缘结构8可以不适合于例如将第一半导体芯片6A固定在芯片载体2上。特别地，半导体芯片6A在芯片载体2上的充分固定是必要的，以便可以通过封装材料12恰当地封装装置部件。因此，附加地使用固定材料10A、10B以将第一半导体芯片6A固定在芯片载体2上是必要的。因此，电绝缘结构8的材料可以就其粘附性质而言不同于固定材料10A、10B。
电绝缘结构8可以被形成为使得电绝缘结构8将第一固定材料10A与第二固定材料10B完全分离。换言之，电绝缘结构8可以阻止两个固定材料10A、10B之间的机械接触。因此，电绝缘结构8的形状或外形可以与固定材料10A、10B的形状有关。例如，电绝缘结构8可以在俯视图中具有矩形、圆形或椭圆形的形状。
电绝缘结构8可以具有电介质，该电介质特别地以电介质板的形式实现。电介质或电介质板的厚度可以取决于半导体芯片6A、6B之间所期望的电气隔离程度，并且在约30μm至约200μm、或约30μm至约100μm、或约100μm至约200μm、或约75μm至约145μm之间的范围中。一般地，电绝缘结构8可以由有机材料和无机材料制成，或包括有机材料和无机材料。例如，电介质可以具有以下材料中的一种材料：陶瓷、玻璃、聚酰亚胺胶带(Kapton)。
在没有电绝缘结构8的半导体装置的情况下，仅固定材料可以位于第一半导体芯片6A与芯片载体2之间。例如，固定材料可以是基于聚合物的电绝缘粘合剂。对于这样的材料，随时间的推移可能会发生材料断裂。还可以出现芯片载体2的金属颗粒(例如银、铜)的到固定材料中并且穿过固定材料的离子迁移。由于这种材料退化，在第一半导体芯片6A与第二半导体芯片6B之间的电位差(参见“P1”和“P2”)的情况下，半导体芯片6A、6B之间电压击穿的概率增大。这可以导致半导体装置100以及集成有半导体装置100的系统(例如电机)的损坏和失灵。与此相比，由于上面已经讨论的在长时间段上恒定的物理性质，因此通过使用电绝缘结构8确保半导体装置100的可靠运行，并且避免总系统的失灵。
图2至图12示意性地示出了根据本公开的半导体装置200至1200的横截面侧视图。半导体装置200至1200可以至少部分地类似于图1的半导体装置100，因此对于图1的说明同样可以适用于图2至图12中的每个附图。
相比于图1，除了上面已经描述的第一电绝缘结构8A之外，图2的半导体装置200可以附加地具有第二电绝缘结构8B。第二电绝缘结构8B可以被布置在芯片载体2的下侧与第二半导体芯片6B之间。在这里，第二电绝缘结构8B可以通过固定材料10C被固定在芯片载体2的下侧，并且第二半导体芯片6B可以通过另一固定材料10D被固定在第二电绝缘结构8B的下侧。通过使用第二电绝缘结构8B一方面可以提供第二半导体芯片6B与芯片载体2之间的电气隔离。另一方面可以加强半导体芯片6A与6B之间的电气隔离。
第一电绝缘结构8A沿垂直方向的厚度可以取决于第一半导体芯片6A(参见“P1”)与芯片载体2(参见“float”)之间的电位差。类似地，第二电绝缘结构8B沿垂直方向的厚度可以取决于第二半导体芯片6B(参见“P2”)与芯片载体2(参见“float”)之间的电位差。因此，第二电绝缘结构8B的尺寸可以与第一电绝缘结构8A的尺寸相同或不同。
在图3的半导体装置300的示例中，芯片载体2可以与第二连接引线4B电连接或制成一体。因此，第二连接引线4B和芯片载体2可以在相同的电气电位(参见“P2”)上。例如，半导体装置300可以是电流传感器，该电流传感器具有两个传感器芯片和集成到壳体或封装材料12中的引导电流的测量导体(即具有汇流排)。在这里，半导体芯片6A、6B中的每个半导体芯片可以分别包括传感器芯片，并且芯片载体2可以提供汇流排的功能。在一个示例中，传感器芯片可以是冗余的传感器芯片，这些冗余的传感器芯片可以基于相同的传感器技术。在另一示例中，传感器芯片可以基于不同的传感器技术，从而提供传感器测量的多样性。在这种设备的运行期间，传感器芯片6A、6B中的每个传感器芯片可以处于约0V至约5V的范围中的电气电位P1，并且汇流排可以处于约0V至约1700V的范围中的电气电位P2。因此，在芯片载体2与第一半导体芯片6A之间以及在芯片载体2与第二半导体芯片6B之间可以出现高的电位差。基于这些部件之间由电绝缘结构8A、8B产生的电气隔离，可以防止由电位差引起的电压击穿。
相比于之前的示例，在图4的半导体装置400中，第一半导体芯片6A和第二半导体芯片6B可以被布置在芯片载体2的同一面上。在图4的示例中，半导体芯片6A、6B还可以彼此堆叠。半导体装置400可以具有第一电绝缘结构8A，该第一电绝缘结构8A可以被布置在芯片载体2的上侧与第一半导体芯片6A的下侧之间。第二电绝缘结构8B还可以被布置在第一半导体芯片6A的上侧与第二半导体芯片6B的下侧之间。半导体芯片6A、6B和电绝缘结构8A、8B可以通过固定材料10A至10D相互固定。
第一半导体芯片6A和第一连接引线4A可以通过第一连接元件14A相互电连接，并且处于相同的电气电位P1。类似地，第二半导体芯片6B和第二连接引线4B可以通过第二连接元件14B相互电连接，并且处于相同的电气电位P3。在图4的侧视图中，第二连接引线4B可以被布置在第一连接引线4A后面，并且被该第一连接引线4A遮挡，或反之亦然。芯片载体2和第三连接引线4C可以相互电连接或制成一体，并且处于相同的电气电位P2。电气电位P1、P2和P3可以分别互不相同，使得可以在半导体装置400的各个部件之间产生电位差。第一电绝缘结构8A可以被设计为使芯片载体2与第一半导体芯片6A彼此电气隔离。此外，第二电绝缘结构8B可以被设计为使两个半导体芯片6A、6B彼此电气隔离。
相比于图4，图5的半导体装置500可以不具有布置在半导体芯片6A、6B之间的电绝缘结构。例如，电气电位P1与P3之间的差可以具有相对小的值，使得不需要通过根据本公开的电绝缘结构在半导体芯片6A、6B之间进行电气隔离。在这种情况下，通过电绝缘的固定材料10C就已经可以在半导体芯片6A与6B之间提供足够的电气隔离。
相比于图4，图6的半导体装置600可以不具有布置在芯片载体2与下部半导体芯片6B之间的电绝缘结构。在图6的示例中，芯片载体2和下部半导体芯片6B可以处于相同的电气电位P2，使得可以不需要通过根据本公开的电绝缘结构进行电气隔离。上部半导体芯片6A和左连接引线4A可以处于相同的电气电位P1，该电气电位P1可以与电气电位P2不同。可以通过电绝缘结构8B提供半导体芯片6A、6B之间的电气隔离。
在图7的半导体装置700中，半导体芯片6A、6B可以彼此相邻地布置在芯片载体2的同一表面上。第一半导体芯片6A和芯片载体2可以处于不同的电气电位P1或P2，并且通过电绝缘结构8A彼此电气隔离。第一半导体芯片6A可以通过第一连接元件14A与连接引线电连接，该连接引线在图7的侧视图中被遮挡。第二半导体芯片6B和芯片载体2可以处于相同的电气电位P2，并且通过第二连接元件14B相互电连接，使得不需要通过根据本公开的电绝缘层进行这些部件的电气隔离。
图8的半导体装置800可以类似于图2的半导体装置200。相比于图2，半导体装置800的电绝缘结构可以被实现为半导体芯片6A、6B的表面涂层16A、16B。特别地，相应的表面涂层可以被布置在相应的半导体芯片的背面上。半导体芯片的背面可以与半导体芯片的有源侧(aktive Seite)相对。半导体芯片的电子结构可以集成到半导体芯片的有源侧中。此外，半导体芯片的有源侧可以具有半导体芯片的电接触部。表面涂层16A、16B例如可以是半导体芯片6A、6B的钝化层。
可以在晶片水平(Waferlevel)上制造表面涂层16A、16B，其中可以使用任何晶片背面涂覆方法(“wafer backside coating”)。例如，在这里可以应用印刷法、喷涂法(“spray coating”)或旋涂法(“spin coating”)中的至少一种方法。半导体芯片6A、6B的表面涂层16A、16B可以包括以下材料中的至少一种材料：氧化硅、氮化硅、金属氧化物、聚合物、聚酰亚胺。特别地，氧化硅可以是SiO2。特别地，金属氧化物可以是氧化铝和/或氧化铜。表面涂层16A、16B的相应厚度可以在约2μm至约10μm的范围中。表面涂层16A、16B的厚度的典型示例值可以是约5μm。
图9的半导体装置900可以类似于图2的半导体装置200。相比于图2，半导体装置900的电绝缘结构可以被实现为芯片载体2的一个或多个表面涂层18。在图9的示例中，芯片载体2的整个表面可以被表面涂层18覆盖。在另外的示例中，表面涂层18的材料可以仅覆盖芯片载体2的选定的表面部段。例如，材料可以被布置在芯片载体2的上侧和下侧中的仅一侧上。特别地，材料的具体分布可以取决于装置部件的电气电位分布。在图9的示例中仅示出了一个表面涂层18。在另外的示例中，在芯片载体2上可以布置有任意数目的多个表面涂层18。在这里，表面涂层18可以彼此叠置和/或彼此相邻地布置。
可以通过任何合适的方法制造表面涂层18。在一个示例中，可以电泳沉积(abscheiden)表面涂层18的材料。芯片载体2的表面涂层18可以包括以下材料中的至少一种材料：聚对二甲苯、金属氧化物。特别地，金属氧化物可以是氧化铝和/或氧化铜。表面涂层18的厚度可以在约2μm至约10μm的范围中。
在图10的半导体装置1000中，可以通过封装材料12实现用于半导体芯片6A、6B的电气隔离的电绝缘结构。在这里，芯片载体2可以被设计为或被形成为使得封装材料12被布置在第一半导体芯片6A与第二半导体芯片6B之间。为此，芯片载体例如可以具有沿垂直方向彼此偏移的两个部分2A、2B。在这里，第一半导体芯片6A可以被布置在第一部分2A上，并且第二半导体芯片6B可以被布置在第二部分2B上。
例如，可以以任何合适的方式弯曲芯片载体的部分2A、2B，使得封装材料12被布置在半导体芯片6A、6B之间，并且提供半导体芯片6A、6B之间的电气隔离。在图10的示例中，芯片载体的第一部分2A向上弯曲，并且芯片载体的第二部分2B向下弯曲。在这里，芯片载体的部分2A、2B可以与相应连接的连接引线4A、4B分别形成阶梯形状。在另外的示例中，可以仅弯曲两个部分2A、2B中的一个部分。在又一示例中，部分2A、2B可以被布置为在垂直方向上彼此偏移，并且不具有弯曲。
由两个部分2A、2B构成的芯片载体例如可以由单个引线框架形成。备选地，可以通过将两个“半”引线框架接合在一起(例如焊接在一起)来形成芯片载体。在这里，这两个半引线框架可以具有相同的几何形状，并且在接合时相对于彼此旋转180度。
半导体装置1000的半导体芯片6A、6B例如可以形成耦合器。耦合器可以是磁耦合器、光耦合器或微波耦合器。第一半导体芯片6A可以被设计为发送相应的信号，并且第二半导体芯片6B可以被设计为接收所发送的信号。例如，在光耦合器的情况下，第一半导体芯片6A可以具有发光组件，并且第二半导体芯片6B可以具有光敏接收器。应当注意的是，对于相应信号的传输，应当在半导体芯片6A、6B之间提供合适的材料。因此，在光耦合器的情况下，透明的聚酰亚胺胶带膜和/或光学凝胶可以被布置在半导体芯片6A、6B之间。
在图11和图12的示例中，根据本公开的电绝缘结构可以是可布设模制型引线框架(Routable Molded Leadframe，Rt-MLF)20的一部分。例如，Rt-MLF可以具有水平走向的一个或多个电绝缘层压层，以及沿垂直方向延伸穿过层压层的导电过孔连接。在图11和图12中，通过被加点的区域示出了Rt-MLF 20的电绝缘部分。在图11的示例中，Rt-MLF 20的中央区域没有导电结构(例如过孔连接)，并且提供半导体芯片6A、6B之间的电气隔离。
在图12的示例中，Rt-MLF 20可以具有一个中央电绝缘区域和两个外围电绝缘区域。例如，可以通过以下方式制造中央区域：在中央区域的上侧蚀刻Rt-MLF 20，并且利用电绝缘材料填充所蚀刻的凹部。在这里，Rt-MLF20的上侧和电绝缘填料可以在一个共同的平面中，即可以是齐平的。电绝缘填料可以被设计为用于提供半导体芯片6A、6B之间的电气隔离。
应当注意的是，上述示例可以以任何方式彼此组合。特别地，根据本公开的电绝缘结构可以具有上述实施例中的多个实施例或由多个实施例构成。例如，电绝缘结构可以包括电介质板(参见例如图1)和芯片载体2的表面涂层(参见图9)。为了简单起见，在本说明书中未详细描述所描述的实施例的在技术上有意义的所有组合。
示例
在下文中根据示例阐明具有电气隔离的半导体芯片的半导体装置。
示例1是一种半导体装置，包括：芯片载体；布置在芯片载体上的第一半导体芯片，其中第一半导体芯片在半导体装置的运行期间处于第一电气电位域中；布置在芯片载体上的第二半导体芯片，其中第二半导体芯片在半导体装置的运行期间处于与第一电气电位域不同的第二电气电位域中；以及布置在第一半导体芯片与第二半导体芯片之间的电绝缘结构，该电绝缘结构被设计为使第一半导体芯片与第二半导体芯片彼此电气隔离。
示例2是根据示例1的半导体装置，其中电绝缘结构没有碱土金属成分。
示例3是根据示例1或2的半导体装置，其中电绝缘结构没有增塑剂和溶剂。
示例4是根据前述示例中任一示例的半导体装置，其中：第一电气电位域对应于第一接地电位，其中第一半导体芯片与第一接地电位连接；和/或第二电气电位域对应于与第一接地电位不同的第二接地电位，其中第二半导体芯片与第二接地电位连接。
示例5是根据示例1至3中任一示例的半导体装置，其中：第一电气电位域对应于第一半导体芯片的第一运行电压；并且第二电气电位域对应于第二半导体芯片的与第一运行电压不同的第二运行电压。
示例6是根据前述示例中任一示例的半导体装置，还包括：布置在第一半导体芯片与芯片载体之间的芯片固定材料。
示例7是根据前述示例中任一示例的半导体装置，其中电绝缘结构包括电介质。
示例8是根据示例7的半导体装置，其中电介质包括以下材料中的至少一种材料：陶瓷、玻璃、聚酰亚胺胶带。
示例9是根据前述示例中任一示例的半导体装置，其中电绝缘结构被实现为第一半导体芯片的表面涂层。
示例10是根据示例9的半导体装置，其中第一半导体芯片的表面涂层包括以下材料中的至少一种材料：氧化硅、氮化硅、金属氧化物、聚合物、聚酰亚胺。
示例11是根据前述示例中任一示例的半导体装置，其中电绝缘结构被实现为芯片载体的表面涂层。
示例12是根据示例11的半导体装置，其中芯片载体的表面涂层包括以下材料中的至少一种材料：聚对二甲苯、金属氧化物。
示例13是根据前述示例中任一示例的半导体装置，其中电绝缘结构被实现为封装材料，其中第一半导体芯片或第二半导体芯片中的至少一个半导体芯片被封装材料封装。
示例14是根据前述示例中任一示例的半导体装置，其中电绝缘结构是可布设模制型引线框架的一部分。
示例15是根据前述示例中任一示例的半导体装置，其中电绝缘结构被布置在第一半导体芯片与芯片载体之间。
示例16是根据示例15的半导体装置，还包括：布置在第二半导体芯片与芯片载体之间的另外的电绝缘结构。
示例17是根据前述示例中任一示例的半导体装置，其中：第一半导体芯片和第二半导体芯片被布置在芯片载体的同一面上，并且第一半导体芯片和第二半导体芯片彼此堆叠。
示例18是根据前述示例中任一示例的半导体装置，其中第一半导体芯片和第二半导体芯片分别包括传感器芯片。
示例19是根据示例1至17中任一示例的半导体装置，其中第一半导体芯片和第二半导体芯片形成耦合器。
示例20是根据示例1至17中任一示例的半导体装置，其中：第一半导体芯片包括功率半导体芯片，并且第二半导体芯片包括逻辑半导体芯片。
尽管在本文中示出和说明了特定实施方式，但是对于本领域普通技术人员来说显而易见的是，多个备选的和/或等效的实施方式可以代替所示出的和所说明的特定实施方式，而不脱离本公开的范围。本申请旨在覆盖在本文中所讨论的特定实施方式的所有修改或变型。因此，本公开仅由权利要求和权利要求的等同物限制。

Claims (20)

1.一种半导体装置，包括：
芯片载体；
第一半导体芯片，被布置在所述芯片载体上，其中所述第一半导体芯片在所述半导体装置的运行期间处于第一电气电位域中；
第二半导体芯片，被布置在所述芯片载体上，其中所述第二半导体芯片在所述半导体装置的运行期间处于与所述第一电气电位域不同的第二电气电位域中；以及
电绝缘结构，被布置在所述第一半导体芯片与所述第二半导体芯片之间，所述电绝缘结构被设计为使所述第一半导体芯片与所述第二半导体芯片彼此电气隔离。
2.根据权利要求1所述的半导体装置，其中所述电绝缘结构没有碱土金属成分。
3.根据权利要求1或2所述的半导体装置，其中所述电绝缘结构没有增塑剂和溶剂。
4.根据前述权利要求中任一项所述的半导体装置，其中：
所述第一电气电位域对应于第一接地电位，其中所述第一半导体芯片与所述第一接地电位连接；和/或
所述第二电气电位域对应于与所述第一接地电位不同的第二接地电位，其中所述第二半导体芯片与所述第二接地电位连接。
5.根据权利要求1至3中任一项所述的半导体装置，其中：
所述第一电气电位域对应于所述第一半导体芯片的第一运行电压；并且
所述第二电气电位域对应于所述第二半导体芯片的与所述第一运行电压不同的第二运行电压。
6.根据前述权利要求中任一项所述的半导体装置，还包括：
芯片固定材料，被布置在所述第一半导体芯片与所述芯片载体之间。
7.根据前述权利要求中任一项所述的半导体装置，其中所述电绝缘结构包括电介质。
8.根据权利要求7所述的半导体装置，其中所述电介质包括以下材料中的至少一种材料：陶瓷、玻璃、聚酰亚胺胶带。
9.根据前述权利要求中任一项所述的半导体装置，其中所述电绝缘结构被实现为所述第一半导体芯片的表面涂层。
10.根据权利要求9所述的半导体装置，其中所述第一半导体芯片的表面涂层包括以下材料中的至少一种材料：氧化硅、氮化硅、金属氧化物、聚合物、聚酰亚胺。
11.根据前述权利要求中任一项所述的半导体装置，其中所述电绝缘结构被实现为所述芯片载体的表面涂层。
12.根据权利要求11所述的半导体装置，其中所述芯片载体的表面涂层包括以下材料中的至少一种材料：聚对二甲苯、金属氧化物。
13.根据前述权利要求中任一项所述的半导体装置，其中所述电绝缘结构被实现为封装材料，其中所述第一半导体芯片或所述第二半导体芯片中的至少一个半导体芯片被所述封装材料封装。
14.根据前述权利要求中任一项所述的半导体装置，其中所述电绝缘结构是可布设模制型引线框架的一部分。
15.根据前述权利要求中任一项所述的半导体装置，其中所述电绝缘结构被布置在所述第一半导体芯片与所述芯片载体之间。
16.根据权利要求15所述的半导体装置，还包括：
另外的电绝缘结构，被布置在所述第二半导体芯片与所述芯片载体之间。
17.根据前述权利要求中任一项所述的半导体装置，其中：
所述第一半导体芯片和所述第二半导体芯片被布置在所述芯片载体的同一面上；并且
所述第一半导体芯片和所述第二半导体芯片彼此堆叠。
18.根据前述权利要求中任一项所述的半导体装置，其中所述第一半导体芯片和所述第二半导体芯片分别包括传感器芯片。
19.根据权利要求1至17中任一项所述的半导体装置，其中所述第一半导体芯片和所述第二半导体芯片形成耦合器。
20.根据权利要求1至17中任一项所述的半导体装置，其中：
所述第一半导体芯片包括功率半导体芯片；并且
所述第二半导体芯片包括逻辑半导体芯片。
CN202010591853.2A 2019-07-02 2020-06-24 具有电气隔离的半导体芯片的半导体装置 Pending CN112185946A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019117789.8 2019-07-02
DE102019117789.8A DE102019117789B4 (de) 2019-07-02 2019-07-02 Halbleitervorrichtung mit galvanisch isolierten Halbleiterchips

Publications (1)

Publication Number Publication Date
CN112185946A true CN112185946A (zh) 2021-01-05

Family

ID=73918804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010591853.2A Pending CN112185946A (zh) 2019-07-02 2020-06-24 具有电气隔离的半导体芯片的半导体装置

Country Status (3)

Country Link
US (2) US11444007B2 (zh)
CN (1) CN112185946A (zh)
DE (1) DE102019117789B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019117789B4 (de) * 2019-07-02 2023-06-01 Infineon Technologies Ag Halbleitervorrichtung mit galvanisch isolierten Halbleiterchips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296782A1 (en) * 2007-06-04 2008-12-04 Infineon Technologies Ag Semiconductor device
US20130256857A1 (en) * 2012-03-27 2013-10-03 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
CN107818966A (zh) * 2016-09-14 2018-03-20 美国亚德诺半导体公司 单一引线‑框架堆叠的芯片电流绝缘子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507059B2 (ja) * 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
DE102016111573B4 (de) * 2015-06-23 2021-12-09 Infineon Technologies Ag Multifunktionales verbindungsmodul und träger mit daran befestigtem multifunktionalem verbindungsmodul
KR101706470B1 (ko) * 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
DE102019117789B4 (de) * 2019-07-02 2023-06-01 Infineon Technologies Ag Halbleitervorrichtung mit galvanisch isolierten Halbleiterchips
US10756054B1 (en) * 2019-07-24 2020-08-25 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296782A1 (en) * 2007-06-04 2008-12-04 Infineon Technologies Ag Semiconductor device
US20130256857A1 (en) * 2012-03-27 2013-10-03 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
CN107818966A (zh) * 2016-09-14 2018-03-20 美国亚德诺半导体公司 单一引线‑框架堆叠的芯片电流绝缘子

Also Published As

Publication number Publication date
US20220384319A1 (en) 2022-12-01
US20210005539A1 (en) 2021-01-07
US11444007B2 (en) 2022-09-13
DE102019117789A1 (de) 2021-01-07
DE102019117789B4 (de) 2023-06-01
US11837531B2 (en) 2023-12-05

Similar Documents

Publication Publication Date Title
US9978720B2 (en) Insulated die
US7852186B2 (en) Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US8138593B2 (en) Packaged microchip with spacer for mitigating electrical leakage between components
CN101221947B (zh) 具有半导体芯片和无源部件的半导体部件及其制造方法
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
CN112997407B (zh) 采用引线框架和薄介电层掩膜焊垫限定的低电感激光驱动器封装
US20170148966A1 (en) Surface-Mountable Semiconductor Component and Method for Producing Same
US9780061B2 (en) Molded chip package and method of manufacturing the same
CN110783315A (zh) 具有电磁屏蔽结构的半导体封装及其制造方法
JP7158392B2 (ja) パワー半導体モジュール
US8749075B2 (en) Integrated circuits and a method for manufacturing an integrated circuit
US20190214340A1 (en) Power module
CN108695286B (zh) 具有经由间隔颗粒与载体连接的构件的封装体
JP2004071961A (ja) 複合モジュール及びその製造方法
US11837531B2 (en) Semiconductor device with galvanically isolated semiconductor chips
US11462516B2 (en) Method of manufacturing semiconductor device
US9111772B1 (en) Electronic array and chip package
CN110828389A (zh) 半导体装置及其制造方法
TWI452667B (zh) 具有空腔結構之半導體封裝元件及其封裝方法
JP5025921B2 (ja) 半導体装置
CN116981918A (zh) 隔离式温度传感器器件封装件
CN108878374B (zh) 功率半导体模块布置结构及其制造方法
US11835600B2 (en) Current sensor
CN111081696A (zh) 半导体封装和制造半导体封装的方法
US8598716B2 (en) Semiconductor apparatus having stacked semiconductor components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination