CN112183012A - 一种激光雷达接收器前端读出集成电路像素单元版图结构 - Google Patents

一种激光雷达接收器前端读出集成电路像素单元版图结构 Download PDF

Info

Publication number
CN112183012A
CN112183012A CN202010965679.3A CN202010965679A CN112183012A CN 112183012 A CN112183012 A CN 112183012A CN 202010965679 A CN202010965679 A CN 202010965679A CN 112183012 A CN112183012 A CN 112183012A
Authority
CN
China
Prior art keywords
layout area
layout
area
pixel unit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010965679.3A
Other languages
English (en)
Other versions
CN112183012B (zh
Inventor
吕江萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Original Assignee
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China North Industries Group Corp No 214 Research Institute Suzhou R&D Center filed Critical China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority to CN202010965679.3A priority Critical patent/CN112183012B/zh
Publication of CN112183012A publication Critical patent/CN112183012A/zh
Application granted granted Critical
Publication of CN112183012B publication Critical patent/CN112183012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
    • Y02A90/00—Technologies having an indirect contribution to adaptation to climate change
    • Y02A90/10—Information and communication technologies [ICT] supporting adaptation to climate change, e.g. for weather forecasting or climate simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种激光雷达接收器前端读出集成电路像素单元版图结构，第一版图区与第二版图区相连，第二版图区与第三版图区相连，第三版图区与第四版图区和第五版图区相连；第一版图区为In柱互联版图区；第二版图区为跨阻放大器版图区；第三版图区为时序控制电路版图区；第四版图区为行选择总线走线版图区；第五版图区为输入行驱动版图区。本发明在有限的面积内可完成所有像素单元版图设计，面积达到最优化，降低了芯片成本；柱互联区域、模拟电路模块和数字电路模块间有效隔离，考虑RC寄生效应、工艺加工不均匀对阵列电路的时钟、电源的布线带来不利影响，提高像素单元电路的一致性和抗干扰能力。

Description

一种激光雷达接收器前端读出集成电路像素单元版图结构
技术领域
本发明涉及集成电路设计技术领域，涉及芯片版图结构，尤其涉及一种激光雷达接收器前端读出集成电路像素单元版图结构。
背景技术
在航空航天、造船、轨道交通、高端制造等领域中，激光雷达广泛应用于目标跟踪和定位。激光雷达主要由激光发射器，接收器，信号处理模块和显示构成，其中接收器是激光雷达的核心部件之一，接收器系统结构由光电二极管以及前端读出电路像素单元阵列组成。随着阵列规模不断扩大，RC寄生效应、工艺加工不均匀对阵列电路的时钟、电源的布线带来不利影响，使得与之匹配的读出处理电路像素单元版图设计难度加大。
发明内容
本发明所要解决的技术问题是克服现有技术的缺陷，在像素单元版图考虑互连In柱的电容寄生效应，设计探测器合适的位置以及寄生电容大小对探测器信号的影响干扰，对In柱互联、跨阻放大器和数字处理电路的位置进行布局布线，提出了一种激光雷达接收器前端读出集成电路的像素单元版图结构。
为解决上述技术问题，本发明采用的技术方案如下：
一种激光雷达接收器前端读出集成电路像素单元版图结构，
包括第一版图区、第二版图区、第三版图区、第四版图区和第五版图区，其中，第一版图区与第二版图区相连，第二版图区与第三版图区相连，第三版图区与第四版图区和第五版图区相连；
第一版图区为In柱互联版图区；
第二版图区为跨阻放大器版图区，采用单独模拟电源和模拟地供电；
第三版图区为时序控制电路版图区，包括数字逻辑控制电路版图区，采用单独数字电源和数字地供电；
第四版图区为行选择总线走线版图区，采用不同层次的金属间隔平行走线；
第五版图区为输入行驱动版图区，采用单独数字电源和数字地供电，产生行选择总线，通过增加冗余走线使信号线等长。
进一步地，第一版图区添加衬底隔离环进行隔离。
进一步地，第一版图区与衬底隔离环间设有预设距离3μm～10μm。
进一步地，第一版图区与第二版图区间设有预设距离3μm～5μm。
进一步地，第二版图区添加衬底隔离环进行隔离。
进一步地，第二版图区与第三版图区有预设距离5μm～10μm。
进一步地，第二版图区与第一版图区相邻设置；第三版图区与第二版图区相邻设置；第四版图区与第三版图区相邻设置；第五版图区与第四版图区相邻设置。
进一步地，第一版图区、第三版图区分别设置在第二版图区的相邻的两侧；第二版图区、第四版图区分别设置在第三版图区相对的两侧；第三版图区、第五版图区分别设置在第四版图区相对的两侧。
本发明所达到的有益效果：
本发明的版图结构，在有限且规定的面积内可完成所有像素单元版图设计，各版图区布局合理、紧凑，面积达到最优化，降低了芯片成本；同时，In柱互联区域、模拟电路模块和数字电路模块间有效隔离，考虑RC寄生效应、工艺加工不均匀对阵列电路的时钟、电源的布线带来不利影响，提高像素单元电路的一致性和抗干扰能力。
附图说明
图1是本发明具体实施的激光雷达接收器前端读出集成电路像素单元版图结构。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
参见图1所示，为本实施例具体实施的激光雷达接收器前端读出集成电路像素单元版图结构示意图。本实施例中，像素单元版图面积100μm*100μm，阵列规模为64*64，采用0.18μm、6层金属工艺。该版图结构，包括第一版图区10、第二版图区20、第三版图区30、第四版图区40、第五版图区50。其中，第一版图区10与第二版图区20、第二版图区20与第三版图区30、第三版图区30与第四版图区40和第五版图区50相连。
第一版图区10位于所述芯片的下方右侧区域，为In柱互联版图区，采用顶层金属和钝化层设计25μm*25μm，添加衬底隔离环进行隔离，与隔离环间设有预设距离3μm～10μm，与第二版图区20间设有预设距离3μm～5μm；第二版图区20位于所述芯片的下方左侧区域，为跨阻放大器版图区，采用单独模拟电源和模拟地供电，采用M3～M6多层金属进行走线，金属宽度为3μm～5μm，添加衬底隔离环进行隔离，与第三版图区30间设有预设距离5μm～10μm；第三版图区30位于所述芯片的中间区域，为时序控制电路版图区，包括数字逻辑控制电路版图区，利用标准单元进行设计，采用单独数字电源和数字地供电，采用采用M1、M5～M6多层金属进行走线，宽度为1.5μm～2μm；第四版图区40位于所述芯片的中间上方区域，为行选择总线走线版图区，水平方向采用不同奇数金属层间隔走线，如M3、M5、M3、M5,竖直方向采用不同偶数金属层间隔走线，如M2、M4、M2、M4,减小总线之间干扰和寄生电容；第五版图区50位于所述芯片的顶部区域，为输入行驱动版图区，采用单独数字电源和数字地供电，产生行选择总线，增加了一些冗余走线，使信号线等长，提高像素阵列的一致性。设计的像素单元版图通过DRC检查，考虑到像素单元阵列的拼接，单元的左右边缘都经过处理，可以直接拼接成阵列，满足DRC要求。
本发明并不限于上文讨论的实施方式，以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围；以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (8)

1.一种激光雷达接收器前端读出集成电路像素单元版图结构，其特征是，
包括第一版图区、第二版图区、第三版图区、第四版图区和第五版图区，其中，第一版图区与第二版图区相连，第二版图区与第三版图区相连，第三版图区与第四版图区和第五版图区相连；
第一版图区为In柱互联版图区；
第二版图区为跨阻放大器版图区，采用单独模拟电源和模拟地供电；
第三版图区为时序控制电路版图区，包括数字逻辑控制电路版图区，采用单独数字电源和数字地供电；
第四版图区为行选择总线走线版图区，采用不同层次的金属间隔平行走线；
第五版图区为输入行驱动版图区，采用单独数字电源和数字地供电，产生行选择总线，通过增加冗余走线使信号线等长。
2.根据权利要求1所述的激光雷达接收器前端读出集成电路像素单元版图结构，其特征是，第一版图区添加衬底隔离环与第二版图区进行隔离。
3.根据权利要求2所述的激光雷达接收器前端读出集成电路像素单元版图结构，其特征是，第一版图区与衬底隔离环间设有预设距离3μm～10μm。
4.根据权利要求1所述的激光雷达接收器前端读出集成电路像素单元版图结构，其特征是，第一版图区与第二版图区间设有预设距离3μm～5μm。
5.根据权利要求1所述的激光雷达接收器前端读出集成电路像素单元版图结构，其特征是，第二版图区添加衬底隔离环与第三版图区进行隔离。
6.根据权利要求1所述的激光雷达接收器前端读出集成电路像素单元版图结构，其特征是，第二版图区与第三版图区有预设距离5μm～10μm。
7.根据权利要求1所述的激光雷达接收器前端读出集成电路像素单元版图结构，其特征是，第二版图区与第一版图区相邻设置；第三版图区与第二版图区相邻设置；第四版图区与第三版图区相邻设置；第五版图区与第四版图区相邻设置。
8.根据权利要求7所述的激光雷达接收器前端读出集成电路像素单元版图结构，其特征是，第一版图区、第三版图区分别设置在第二版图区的相邻的两侧；第二版图区、第四版图区分别设置在第三版图区相对的两侧；第三版图区、第五版图区分别设置在第四版图区相对的两侧。
CN202010965679.3A 2020-09-15 2020-09-15 一种激光雷达接收器前端读出集成电路像素单元版图结构 Active CN112183012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010965679.3A CN112183012B (zh) 2020-09-15 2020-09-15 一种激光雷达接收器前端读出集成电路像素单元版图结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010965679.3A CN112183012B (zh) 2020-09-15 2020-09-15 一种激光雷达接收器前端读出集成电路像素单元版图结构

Publications (2)

Publication Number Publication Date
CN112183012A true CN112183012A (zh) 2021-01-05
CN112183012B CN112183012B (zh) 2023-11-10

Family

ID=73921019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010965679.3A Active CN112183012B (zh) 2020-09-15 2020-09-15 一种激光雷达接收器前端读出集成电路像素单元版图结构

Country Status (1)

Country Link
CN (1) CN112183012B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114152929A (zh) * 2021-10-15 2022-03-08 探维科技(北京)有限公司 激光发射器、激光雷达和确定特征信息的方法
CN116050015A (zh) * 2023-01-28 2023-05-02 西南应用磁学研究所(中国电子科技集团公司第九研究所) 多层片式器件自动建模和版图检查方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268380A (zh) * 2013-05-24 2013-08-28 中国兵器工业集团第二一四研究所苏州研发中心 一种提高布图效率的模拟集成电路版图的设计方法
CN103606547A (zh) * 2013-11-29 2014-02-26 深圳市德赛微电子技术有限公司 一种带激光修调工艺的集成电路版图结构及集成芯片
CN103903996A (zh) * 2014-04-14 2014-07-02 中国兵器工业集团第二一四研究所苏州研发中心 一种适应多种不同封装要求的芯片焊盘版图设计方法
CN209000014U (zh) * 2018-11-21 2019-06-18 紫光同芯微电子有限公司 Usb key芯片版图结构
US20200004921A1 (en) * 2019-08-30 2020-01-02 Bikram Baidya Random forest model for prediction of chip layout attributes
CN111209715A (zh) * 2018-11-21 2020-05-29 紫光同芯微电子有限公司 一种usb key芯片的版图结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268380A (zh) * 2013-05-24 2013-08-28 中国兵器工业集团第二一四研究所苏州研发中心 一种提高布图效率的模拟集成电路版图的设计方法
CN103606547A (zh) * 2013-11-29 2014-02-26 深圳市德赛微电子技术有限公司 一种带激光修调工艺的集成电路版图结构及集成芯片
CN103903996A (zh) * 2014-04-14 2014-07-02 中国兵器工业集团第二一四研究所苏州研发中心 一种适应多种不同封装要求的芯片焊盘版图设计方法
CN209000014U (zh) * 2018-11-21 2019-06-18 紫光同芯微电子有限公司 Usb key芯片版图结构
CN111209715A (zh) * 2018-11-21 2020-05-29 紫光同芯微电子有限公司 一种usb key芯片的版图结构
US20200004921A1 (en) * 2019-08-30 2020-01-02 Bikram Baidya Random forest model for prediction of chip layout attributes

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHAERIN HONG 等: "A linear-mode LiDAR sensor using a multi-channel CMOS transimpedance amplifier array", 《IEEE SENSORS JOURNAL》, vol. 18, no. 17, pages 7032 - 7040, XP011688536, DOI: 10.1109/JSEN.2018.2852794 *
郑浩: "成像激光雷达接收器模拟前端集成电路与系统研究", 《中国博士学位论文全文数据库 信息科技辑》, no. 7, pages 135 - 25 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114152929A (zh) * 2021-10-15 2022-03-08 探维科技(北京)有限公司 激光发射器、激光雷达和确定特征信息的方法
CN116050015A (zh) * 2023-01-28 2023-05-02 西南应用磁学研究所(中国电子科技集团公司第九研究所) 多层片式器件自动建模和版图检查方法

Also Published As

Publication number Publication date
CN112183012B (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
CN112183012A (zh) 一种激光雷达接收器前端读出集成电路像素单元版图结构
US6091090A (en) Power and signal routing technique for gate array design
US7295454B2 (en) Semiconductor memory device and arrangement method thereof
JP2001256772A (ja) メモリモジュール
JP2011114843A (ja) 固体撮像装置
EP0866465A1 (en) Semiconductor memory device
US5619048A (en) Semiconductor integrated circuit device
JP2005135453A (ja) メモリシステム及びメモリモジュール
JPH1197644A (ja) 半導体記憶装置
US20180315457A1 (en) Apparatuses and methods for controlling wordlines and sense amplifiers
JP6949557B2 (ja) 撮像装置、撮像システム、移動体
JPH0974172A (ja) 半導体装置
JPH0580831B2 (zh)
US6301143B1 (en) Semiconductor memory device with chip layout for enabling high speed operation
US7403408B2 (en) Semiconductor memory device and semiconductor device
JP2002280453A (ja) 半導体集積回路
JP2003332467A (ja) 半導体装置
US20150310907A1 (en) Semiconductor Memory Device Including Power Supply Line
US20080080123A1 (en) Power line layout techniques for integrated circuits having modular cells
JPH0554634A (ja) 半導体メモリ装置
JP3529751B2 (ja) 半導体メモリ装置
US8698325B2 (en) Integrated circuit package and physical layer interface arrangement
US6081005A (en) Semiconductor integrated circuit
US20220415397A1 (en) Semiconductor device equipped with column decoder circuit
JPH06302644A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant