JPH0554634A - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JPH0554634A JPH0554634A JP3218266A JP21826691A JPH0554634A JP H0554634 A JPH0554634 A JP H0554634A JP 3218266 A JP3218266 A JP 3218266A JP 21826691 A JP21826691 A JP 21826691A JP H0554634 A JPH0554634 A JP H0554634A
- Authority
- JP
- Japan
- Prior art keywords
- line pair
- data line
- read
- sub
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
増加するため、1本の読出し線に接続するデータ線の数
も増加する。このため、データ線の接続部が集積化の妨
げとなる。本発明の目的は、この問題点を解決して、信
号の読出しを高速に行なうと同時に面積増加を防ぐこと
を可能とするメモリアレー構成を提供することにある。 【構成】上記目的は、メモリアレー内の多数のデータ線
を複数のサブブロックに分割し、各サブブロックごとに
サブ読出し線を設け、各サブブロックごとに設ける第2
スイッチによってサブ読出し線を選択的にメイン読出し
線と接続することにより達成される。この第2スイッチ
をワードシャントにより生じ下部にメモリセルやセンス
アンプが存在しない領域に配置する。 【効果】上記構成により、メイン読出し線の負荷容量を
大幅に低減でき、メモリアレーからの読出し動作を高速
化できる。またワードシャント領域に設けるので面積増
加はない。
Description
集積でしかもメモリアレーからの信号読出しを高速に行
なうためのメモリアレー構成法に関するものである。
セス メモリ(以下DRAMと略す)では、図2に示す
ようなメモリアレー(MA1〜MAr)と、Yデコーダ
(YDEC)、およびメインアンプ(MAMP)と、こ
の図では省略したチップ制御用のクロック系回路やXア
ドレス系回路から成る。ここでメモリアレーは多分割デ
ータ線方式(特公平2-043279)を仮定してMA1〜MA
rにr分割している。各メモリアレーはk個の第1デー
タ線対(D1〜Dk、以後単にデータ線対と略す)とk
個のセンスアンプ(SA)、およびデータ線対と第2デ
ータ線対(IO1〜IOr、以後メイン読出し線対と略
す)とを接続するためのk個のスイッチ(SS1〜SS
k)で構成される。各メモリアレー内のスイッチは1組
のYデコーダの出力YS1〜YSkで制御する。メイン
読出し線対はメモリアレーを通して配置される。MAM
Pはメモリアレー外の信号増幅回路である。SAはCM
OSフリップフロップ、スイッチはMOSトランジスタ
で構成される。MAMPはCMOSまたはバイポーラを
用いた差動アンプ、YDECはNANDやインバータ等
の論理回路で構成される。ダイナミックメモリではこの
ほかに各データ線対毎にプリチャージ回路が必要だが図
では省略した。次にこの回路の動作を説明する。ワード
信号(WL)が高電位(選択)に立ち上がるとMA1内
のメモリセル(MC)からデータ線対(D1〜Dk)に
100mV程度の微小信号が読出される。これをSAで
電源電圧または内部電圧(例えば3V)程度に増幅す
る。この後またはこれと平行し、YDEC出力信号(Y
S1〜YSk)で制御されるスイッチ(SS1〜SS
k)により、1本のデータ線対信号だけがメイン読出し
線対に伝達される。これをMAMPで増幅しDOUTと
して外部に出力する。なお、図2に示したメモリアレー
構成およびスイッチ(SS1〜SSk)の詳細について
は、「大容量DRAM」(青木 ,電子情報通信学会誌
Vol.73 No.4 pp369〜376 19
90 4月)、及び特開昭61-142594と特開平1-155589
に示されている。
A1内の多数のデータ線対毎にスイッチがあり、このス
イッチがすべて1組のメイン読出し線対IOに接続され
る。スイッチはMOSトランジスタで構成され、IO線
にはスイッチの数だけゲート容量や接合容量等の寄生容
量が付く。メモリ容量が増大するに従がいデータ線対数
は増加するため、IO線の負荷容量が増大し、高速読出
し動作の障害となる。
公平3-21996では図3の回路が提案されている。これは
図3に示したようにIO線対(第2データ線対)をデー
タ線対と同一方向に配置し、IO線に接続されるスイッ
チ数をアレー分割数rだけに減らしIO線の寄生容量の
低減を図るものである。しかしこの方式ではIO線対は
データ線対と異なる配線層でかつレイアウトピッチはデ
ータ線対と同程度の微細さが必要である。さらに大容量
メモリでは一般にこのIO線方向がワード線方向より長
くなるのでIO線の配線容量が増加する。以上からこの
方式は実用には適さないと考えられる。
モリアレーからの信号の読出しを高速に行なうためのメ
モリアレー構成を提供することにある。
ーをワード線に沿って複数のサブブロックに分割し、各
サブブロックごとにサブ読出し線対(第2データ線対)
を設け、サブIO線対は各サブブロックごとに設ける第
2スイッチによってメモリアレー全体に連なるメイン読
出し線対(第3データ線対)とを接続することにより達
成される。ここでサブ読出し線対、メイン読出し線対は
データ線対と垂直で、かつワード線と平行である。
し線対だけを選択的にメイン読出し線対に接続するた
め、メイン読出し線に接続されるスイッチ数が図2の従
来例に比べサブブロック分割数の比だけ減少する。この
ためメイン読出し線の負荷容量を大幅に低減できメモリ
アレーからの読出しを高速化できる。第2スイッチは後
述するようにワードシャント部に置けるので面積は増加
しない。またサブ読出し線はセンスアンプSAの上部を
ワード線と平行に置くので、レイアウトは図3に比べ容
易で各メモリアレー毎にアルミ2本が増加し1%以下の
面積増加ですむ。
る。
である。本実施例の特徴は、k個のデータ線対(D1〜
Dk)およびセンスアンプ(SA)から成るメモリアレ
ー(MA)を、ワード線に沿ってm個のサブブロック
(BA1〜BAm)に等分割し、MAPとつながるメイ
ン読出し線対(MIO)とは別に各サブブロック毎に専
用のサブ読出し線対(SIO1〜SIOm)を設けたこ
とである。1サブブロック内のデータ線対は全て、Yデ
コーダ回路の出力信号(YS1〜YSk)で制御される
スイッチ(SS1〜SSk)を介してサブ読出し線対
(SIO1〜SIOm)に接続する。このサブ読出し線
対は、1サブブロックに1個設けるスイッチ(SB1〜
SBm)を介してメイン読出し線対(MIO)に接続す
る。スイッチ(SB1〜SBm)はサブブロック選択回
路(BDEC)の選択信号(BS1〜BSm)によって
制御される。次に回路動作を説明する。アドレス信号に
よってワード信号(WL)が選択されると、MA1内の
データ線対(D1〜Dk)にメモリセル(MC)から1
00mV程度の微小信号が読出される。これをセンスア
ンプ(SA)で電源電圧または内部電圧(例えば3V)
に増幅する。この後またはこれと平行し、Yデコーダに
よって1本の列選択信号(例えばYS1)が選択され、
サブ読出し線対(例えばSIO1)にメモリ信号が伝達
される。YS1とほぼ同時にサブブロック選択回路(B
DEC)からの選択信号(例えばBS1)も入力され、
メイン読出し線対(MIO)にメモリ読出し信号が伝達
される。これをメモリアレーの外にあるメインアンプ
(MAMP)で増幅して出力する。サブ読出し線対とメ
イン読出し線対はデータ線と垂直に、ワード線と平行に
配線する。このように本実施例では、データ線対とサブ
読出し線対とを接続する第1スイッチ(SS1〜SS
k)をm個のサブブロックに分割し、その中の1サブブ
ロック用のサブ読出し線対だけを第2スイッチ(SB1
〜SBm)でメイン読出し線対に接続する構成にしてい
る。このためメイン読出し線対の寄生容量を大幅に低減
できる。例えば、64Mb DRAMに適用した場合の
効果は以下のようになる。なお、この64Mb DRA
Mの詳細は「64MビットDRAMの低電圧・高速化技
術」(中込 他,電子情報通信学会技術研究報告 電子
デバイス研究会(ED)90−73,集積回路研究会
(ICD)90−98,第1〜9頁 1990年)に記
載されているのでここでは省略する。まず従来技術の場
合、読出し線対には512個のスイッチが接続される。
このため読出し線対の負荷容量は2.57pFと大き
い。一方、本発明を適用し16個のサブブロックとサブ
読出し線対に分割した場合は、サブブロック内の第1ス
イッチ32個とメイン読出し線対に接続する第2スイッ
チ16個とを合わせ、合計48個とスイッチ数を少なく
できる。このため負荷容量も1.01pFと従来技術に
比べて61%も低減できる。このように本発明では、読
出し線対の負荷容量に起因した信号遅延が少なくできる
ので、高速な読出し動作を実現できる。
ン読出し線対とを接続する第2スイッチ(SB1〜SB
m)を新たにメモリアレー内にレイアウトする必要があ
る。通常DRAMでは、メモリアレー内は使用するプロ
セス技術で可能な最小配線ピッチでレイアウトしてお
り、レイアウトの自由度が少ない。このため第2スイッ
チ(SB1〜SBm)を新たにメモリアレー内に加える
と、スイッチのレイアウト分だけチップ面積が増加する
という問題がある。この問題の対策を次に示す。図4は
これを解決するための本発明の第2の実施例を示す図で
ある。本実施例の特徴は、図1で述べたサブ読出し線対
とメイン読出し線対との間の第2スイッチ(SB1〜S
Bm)を、後述するワード線のワードシャント領域(W
SH)に配置していることである。その他の部分は図1
と同一である。まずワードシャントについて説明する。
通常のCMOSプロセスを用いたメモリでは、メモリセ
ル用トランスファーMOSのゲートを形成する配線(W
LG)は、比較的抵抗の高いポリシリコンなどが使われ
る。このためメモリ容量が増加してWLGの負荷容量が
大きくなると、配線の抵抗と容量で決まる信号遅延が大
きくなり、高速動作の障害となる。このため特開昭51-0
23321に示されたような、低抵抗のアルミニウムなどを
用いた配線(WL)をWLGと重ねてレイアウトし、W
L上の数十箇所でコンタクトホール(CONT)によっ
て、WLとWLGとを短絡し配線抵抗を低減する、一般
にワードシャントと呼ばれる方法が必須である。このワ
ードシャントには、メモリセル存在領域(図4のBA
1,BA2〜BAm)とは別に、CONTで短絡するた
めのレイアウト領域(以下、ワードシャント領域WSH
と呼ぶ)が必要である。このワードシャント領域(WS
H)の構成を図5と図6を用いて説明する。まず図5は
通常のDRAMのワードシャント領域(WSH)の断面
構成を示したものである。MOSのゲートを形成するW
LGを最下位の配線とし、その上にワード線と直角方向
にデータ線対を形成する配線(図5ではTS)、更にそ
の上に低抵抗配線(WL)が形成される。このように、
通常のDRAMではWLGとWLとの間にデータ線を形
成する配線層TSがある。ワードシャント領域では、W
Lからコンタクトホール(CONT2)を介してTSに
つなぎ、次にこのTSを別工程のコンタクトホール(C
ONT1)でWLGにつなぐ。このように2段階に分け
てワードシャントを行なう。図6は前述の64Mb D
RAMのワードシャント領域の平面構成を示したもので
ある。図5で説明したように、ワードシャントには2個
のコンタクトホール(CONT1,CONT2)が必要
なため、ワードシャント部のレイアウト面積が大きくな
る。しかもワード線の配線ピッチはメモリセル寸法
(0.8×1.6μm2)で決まる0.8μmピッチを
守らなければならない。このためワードシャント領域
は、図6に示すようにワード線4本(WL1〜WL4)
を1セットにして、階段状にレイアウトする必要があ
る。このためワードシャント領域(WSH)の寸法は大
きくなり、0.3μm微細加工技術を用いた64Mb
DRAMでも10μm程度と大きい。センスアンプやプ
リチャージ回路がデータ線対ピッチ1.6μmにレイア
ウトされることを考えると、このワードシャント領域
(WSH)が非常に広い領域であることがわかる。した
がって、図4に示したようにこのWSH領域に対応する
センスアンプのすき間に第2スイッチ(SB1〜SB
m)をレイアウトしても、チップ面積には影響しない。
この領域は従来は配線があるだけだった。このように図
4の構成により、高速でしかも高集積のDRAMを実現
できる。なお図4はサブブロックを挟むようにワードシ
ャント部を設けた場合だが、サブブロックの中央にワー
ドシャント部を設けることも可能である。
ブブロック分割方法については、特に言及していなかっ
た。以下では、このサブブロック分割方法について述べ
る。サブブロックの分割は、メモリアレー内からの信号
読出し速度だけではなく、Yデコーダ回路(YDEC)
およびサブブロック選択回路(BDEC)の構成と密接
に関係する。それは第1(図1)および第2(図4)の
実施例におけるYデコーダ(YDEC)の選択信号(Y
S1〜YSk)と、サブブロック選択回路(BDEC)
の選択信号(BS1〜BSm)とが同じサブブロックを
選択しなければならないためである。これらの信号が別
々のサブブロックを選択すると、メインアンプに正しい
信号が伝達されないため誤動作が生じる。動作速度だけ
を考慮してサブブロック分割を決定すると、常に一致し
たサブブロックを選択するためには、BDECの論理設
計が非常に複雑となる。例えば、256データ線対のメ
モリアレーを、動作速度だけを考慮して10個のサブブ
ロックに分割する場合を考える。この場合サブブロック
のデータ線対の数は、25個のものと26個のものに分
かれる。この他にも10個に分割する方法があるが、い
ずれの場合でも各サブブロックのデータ線対の数を統一
できない。このため、データ線対の数に応じてそれぞれ
専用のBDECの論理設計が必要になり、設計が複雑に
なる。さらに、従来のデコーダ回路はNAND等の簡単
な論理回路を用いて、アドレス信号の組み合わせで選択
しているため、選択する単位が2の累乗となっている。
このためデータ線対の数が25個や26個といったよう
な構成の場合、従来のデコーダ回路は使用できない。し
たがって、デコーダ回路の論理設計自体が複雑となり、
設計工数が増加してしまう。これを避け設計を簡単化す
るためには、サブブロック内のデータ線対の数が2の累
乗となるようにサブブロックを分割する必要がある。こ
れによって従来のデコーダ回路を使用できるようにな
り、設計が簡略化できる。このように分割した場合のY
デコーダおよびサブブロック選択回路の構成例を図7に
示す。Yデコーダ(YDEC)およびサブブロック選択
回路(BDEC)は、CMOSのインバータ(INV)
と否定論理積(NAND)といった簡単な回路で構成し
ている。ここで、AY00〜AY33はプリデコーダか
らのアドレス信号である。この場合はYDECの出力信
号は16個の単位で繰り返しているため、1度に16本
のYS信号が選択される。この場合でもBDEC選択信
号が1本だけ選択されるので、メイン読出し線には16
本のデータ線対のうちの1対のみが読出され論理機能的
には問題ないが、消費電流が増加する問題がある。そこ
で、図7に点線で示したように、BDECの出力をYD
ECに入力することで、YDECの選択信号も1信号だ
け選択する。
ある。この実施例は図1の第1実施例、および図4の第
2実施例における第1スイッチ、第2スイッチやセンス
アンプSA、プリチャージ回路PCの具体的な回路構成
を示したものである。各スイッチ(SS1,SB1)に
は1対のMOSトランジスタを使用し、信号線(D1,
SIO1,MIO)をそれぞれソースとドレインに、デ
コーダ信号(YS1,BS1)をゲートに接続してい
る。ΦS、/ΦSがオンしSAがデータ線微小信号を増
幅した後またはこれと平行し、デコーダ信号によってM
OSスイッチSS1、SB1を選択的にオンすることに
より、第1および第2の実施例で示したような動作が可
能となる。なお、サブ読出し線対(SIO1)にはデー
タ線対と同じプリチャージ回路(PC)を接続してい
る。これはチップが非動作の時に、サブ読出し線対(S
IO1)をデータ線対(D1)と同じ電圧(HVD)に
プリチャージするためである。もしSIO1対間に電位
差があったり、D1とSIO1とに大きな電位差がある
場合は、スイッチ(SS1)がオンしたときにD1のメ
モリ信号が小さくなり、センスアンプ(SA)の動作が
不安定になるためPCは必要である。SB1とPCはワ
ードシャント部に置ける。なおこの実施例のスイッチは
メモリ信号の読出しだけでなく、MIOからSIO1、
SIO1からD1へと逆に書込むときにも使用できる。
したがって、書込み用に別の回路や配線を設ける必要は
ない。
ある。この実施例の特徴は図1および図8でのスイッチ
(SS1)を、読出し用(SS1)と書き込み用(SW
1)に分離したことにある。SS1を構成するMOSト
ランジスタのゲートに、データ線対D1を接続してい
る。これによりD1対の信号電位差がSIO1対の電流
差となる。この電流差はSB1を介してMIO対に現わ
れ、メインアンプ(MAMP)で電圧変換して読出す。
この実施例では、D1をMOSトランジスタのゲートに
入力しているため、YS1をセンスアンプ(SA)が動
作する前にオンしても誤動作は生じない。したがって、
SAの動作が始まるまで読出しを待つ必要が無く、図8
より高速な読出し動作が実現できる。なお、この実施例
では、SIO1からD1への書き込みは出来ないため、
書き込み用のスイッチ(SW1)、および書き込み用信
号配線(WE,WI対)が新たに必要である。
である。この実施例の特徴は、図9の第4実施例とは逆
に、D1対をMOSスイッチ(SS1)のドレインに入
力し、SIO1をスイッチ機能付きMOS回路(SB
1)のゲートに入力していることである。また、書き込
み用のスイッチ(SW1)もSIO1に接続している。
この様な構成とすることにより、レイアウトの自由度の
ない領域(図6で1.6μm幅)にあるスイッチ(SS
1)の素子数を少なくし、広いワードシャント領域(図
6で10μm幅)に素子数の多いSB1やSW1を配置
するため、高集積化と高速化を両立できる。この実施例
ではメイン読出し線対(MIO)と、書き込み線対(W
I)を分離したが、共通化することも可能である。
である。この実施例の特徴は、2つのスイッチ(SS
1,SB1)を共にゲート受けのMOS差動回路とし、
SIO1、MIOのどちらも電流差で読出す構成にした
ことである。このためSIO1には電流差を電圧差に変
換するための負荷回路(LOAD)が必要である。この
図のLOADはカレントミラー形負荷回路である。これ
により、D1対の微小読出し信号が2段増幅されるた
め、MIOに流れる電流差が大きくなり、メインアンプ
への読出しを図8〜図10よりさらに高速化できる。
である。この実施例の特徴は、サブ読出し線対(SIO
1)にも、通常のデータ線対(D1)と同じセンスアン
プ(SA)を設けていることである。その他は図8に示
した第3実施例と同様である。この構成にすることによ
り、SIO1およびMIOの負荷容量をD1上とSIO
1上にある2個のセンスアンプで加算駆動するため、読
出し動作が図8より高速化できる。なおこの構成は、図
10の第5実施例にも適用できる。
である。この実施例の特徴は、Yデコーダ(YDEC)
の選択信号(YS1〜YSn)を、ワード信号(WL)
と同一方向に配置していることである。その他は図1の
第1実施例と同じである。この様な構成にすることで、
データ線方向の配線はサブブロック選択回路(BDE
C)の選択信号(BS1〜BSm)だけになる。したが
って、BS1〜BSmの配線の自由度が大きくなり、メ
モリアレー内に電源線や各種信号線をレイアウトできる
ようになる。これによってメモリアレー以外の配線領域
を小さくでき高集積化に有効である。なお読出し動作の
高速化の効果については、第1の実施例と同じである。
である。本実施例の特徴はこれまでの実施例と同様な通
常の高速読出し機能に加え、並列読出し/書込みテスト
(多数ビット同時テスト)機能を付加したことにある。
MIO1〜MIOmはこれまでと同様の通常読出し線対
である。PIO1〜PIOmが新たに設けた並列読出し
線対である。これらはデータ線対と同方向に配置し、し
かもr個のメモリアレー(MA1〜MAr)で共有させ
る。第2スイッチSB1〜SBmはBS1〜BSmある
いはBSTによりMIO線あるいはPIO線のいずれか
に接続される。通常読出し時にはこれまでの実施例と同
様にBS1〜BSmのいずれかが高電位(選択)、BS
Tが低電位(非選択)になり、SB1〜SBmのいずれ
かでSIO線対とMIO線対とが接続される。一方、並
列読出し時はBSTが高電位(選択)、BS1〜BSm
のすべてが低電位(非選択)となるようBDECの論理
をとる。SB1〜SBmのすべてでSIO線対とPIO
線対とが接続される。この時YS1〜YSkはm個のサ
ブブロックのすべてで1本ずつ、合計m本が同時選択さ
れるようにYDECの論理をとる。PIO線は横方向に
r個のアレーでのSB1〜SBmと論理和をとりながら
排他的論理和回路(EXOR)に導かれる。ここで論理
をとりCOUTとして出力する。1本のワード信号(例
えばWL11)を選択すると、MA1内のm個のサブブ
ロック(BA1〜BAm)からYS1〜YSkによりそ
れぞれ1個ずつ、合計でm個の情報を1度にEXOR回
路に読出すことができる。書込みについては次の実施例
で述べる。さらに次の実施例のようにSB1〜SBmの
回路を工夫すれば複数のメモリアレー内でワード線WL
11、WL21〜WLr1が同時に選ばれれば、m x
rビットの超並列テストもできる。このように一度の動
作で多数の情報を読出すことは、テスト時間を短縮する
ための並列テストとして有効である。また通常読出しと
並列読出しは経路が異なり通常読出し側の負荷容量やM
AMPの回路構成は変わらないので、本発明による通常
読出しの高速性は何ら阻害されない。PIO線対2本と
BS1線1本の合わせて3本はワードシャント部にデー
タ線と平行に十分配置できる。BST線は図14ではセ
ンスアンプ部の上をワード線と平行に配置する場合を示
した。この他にBST線もBS1線、PIO線対と同様
にワードシャント部におき、合計4本をデータ線と平行
に置くことも十分可能である。
図である。本実施例は図14の全体構成と組合せ並列読
出し/書込みテスト(多数ビット同時テスト)が行える
ようにしたものである。この回路は図10の回路をもと
につくったものである。SIO1線対をゲート入力とす
るスイッチ機能付きMOS差動回路SB1の出力を2系
統(MIO1、PIO1)に分けた。まず読出しについ
て説明する。通常読出し時はBS1が高電位になりMI
O1線対に信号電流が現われる。並列読出し時はBST
が高電位になり信号電流がPIO1線対に現われる。B
S1が印加されるMOSは高速動作のための大電流が必
要で、BSTが印加されるMOSは並列動作のため1回
路あたりの低電流が望まれるのでゲート幅を変えるのが
よい。図14のようにPIO1線対には複数(例えばr
個)のメモリアレーのSB1が接続される。並列テスト
では多数のビットに同一データを書込みこれを一斉に読
出す。これらr個の読出しデータが一致していればPI
O線対は高低に分かれる。ところがメモリセルに不良が
あり不一致であればPIO線対は2本とも低電位にな
る。これをエラーとみなすように後段のEXOR回路の
論理を組めばよい。BSTの印加タイミングはセンスア
ンプSAが完全に動作を終えSIO線対が十分に高低に
分かれてからオンするのがよい。さもないとPIO線対
には2本とも電流が流れエラーとみなしてしまう。この
ためにはBSTはBS1〜BSm系よりオンタイミング
を遅らせるのがよい。書込みは回路ブロックSW1で行
う。通常書込みと並列書込みをともにWI線対から行う
ようにした。この場合も通常書込みでBS1が印加され
るMOSと、並列書込みでBSTが印加されるMOSは
高速性か低電流性かによりゲート幅を変えるのがよい。
これらSW1、SB1、PC、SAを含むブロックS2
はいずれもワードシャント部に置くことができる。PI
O1線対2本とBS1線1本の合わせて3本はワード線
(例えば第1層アルミ)とは異なる配線層(例えば第2
層アルミ)を用いれば、ワードシャント部にデータ線と
平行に十分配置できる。YS1〜YSk線は例えば第2
層アルミでメモリセルアレー内をデータ線と平行に配置
する。BST線はセンスアンプ部の上をワード線と平行
に例えば第1層アルミで配置してもよいし、BS1と平
行に例えば第2層アルミで配置してもよい。この回路方
式により高速の通常読出し動作と、超並列読出し/書込
み動作を両立できる。
である。この図は図14、図15の回路構成の平面チッ
プ配置を示すものである。ここでMCAはワードシャン
ト領域WSHにはさまれたメモリセルアレー部分、S1
は第1スイッチとプリチャージ回路を含むセンスアンプ
部、S2は第2スイッチを含む部分で図15の破線ブロ
ックS2と同じである。XDECはXデコーダ、ワード
ドライバであり、ワード線WLはここから複数のMCA
と複数のWSH上を走る。WSHではCONTによりワ
ード線WLの第1層アルミとポリシリコン層WLGが接
続される(図5、図6参照)。MCAとS1を合わせた
ものを図14までの実施例ではサブブロックBA1〜B
Amと呼んだ。この平面配置により、図15までの実施
例回路はワードシャント方式で派生的に生じたS2で示
す配線だけだった領域に配置できるのでチップ面積の増
加はない。
モリアレー内の多数のデータ線を複数のサブブロックに
分割し、各サブブロックごとにサブ読出し線を設け、各
サブブロックごとに設ける第2スイッチによってサブ読
出し線を選択的にメイン読出し線と接続する構成とする
ことにより、メイン読出し線に接続するスイッチ数が減
少する。このためメイン読出し線の負荷容量を大幅に低
減でき、負荷容量に起因した信号遅延が小さくなり、メ
モリアレーからの読出し動作を高速化できる。この第2
スィッチはワードシャントで生じた配線領域に置けるの
でチップ面積は増加しない。なお、実施例ではDRAM
について述べてきたが、DRAM以外の半導体メモリ
(例えばSRAMやVRAMなど)にも有効である。
プ、YDEC,BDEC…デコーダ回路、D1〜Dk…
データ線対、IO1〜r,MIO1〜r…メイン読出し
線対、SIO1〜m…サブ読出し線対、PIO1〜m…
並列テスト用読出し線、MC…メモリセル、MCA…メ
モリセルアレー、SA…センスアンプ、S1…第1スイ
ッチを含むセンスアンプ部、S2…第2スイッチ部、P
C…プリチャージ回路、EXOR…排他的論理和回路、
SS1〜k…第1スイッチ、SB1〜m…第2スイッ
チ、SW1…書込みスイッチ、WL…ワード線、WLG
…ワード線のゲート部、YS1〜k…列選択信号線、B
S1〜m…サブブロック選択信号線、BST…並列テス
ト用サブブロック選択信号線、WE…書込み制御信号
線、WI…書込み入力信号線、CONT,CONT1,
CONT2…コンタクトホール、WSH…ワードシャン
ト領域、INV…インバータ、NAND…否定論理積、
LOAD…負荷回路。
Claims (7)
- 【請求項1】複数のメモリセルと1個のセンスアンプが
接続された第1データ線対が、第1データ線対ごとに設
けた第1スイッチを介して第2データ線対(サブ読出し
線対)に接続され、第2データ線対ごとに設けた第2ス
イッチを介して、第3データ線対(メイン読出し線対)
に接続され、該第3データ線対は該メモリアレーを通し
て配置されたあとメモリアレー外のアンプに接続され、
該第2データ線対、該第3データ線対は該第1データ線
対と垂直方向に配置されるメモリアレー構成において、
メモリセルのMOSトランジスタのゲートを形成する第
1層と、低抵抗の第2層とを併せたワード線構造におい
て、該ワード線上で該第1層と該第2層とを接続するコ
ンタクトホールを設け、該コンタクトホールを設けるた
めに下部にメモリセルがない領域に対応するセンスアン
プの間の領域に、該第2スイッチを設けたことを特徴と
する特許請求の範囲第1項記載の半導体メモリ装置。 - 【請求項2】該第2スイッチは該第1データ線対をゲー
ト入力とするスイッチ機能付きMOS差動アンプである
ことを特徴とする特許請求の範囲第1項記載の半導体メ
モリ装置。 - 【請求項3】該第2スイッチを構成するMOS差動アン
プは2系統の出力を有し、一方は該第3データ線対(メ
イン読出し線対)とし、他方は第4データ線対であるこ
とを特徴とする特許請求の範囲第2項記載の半導体メモ
リ装置。 - 【請求項4】該第4データ線対は第1データ線対と平
行、第3データ線対と垂直であることを特徴とする特許
請求の範囲第3項記載の半導体メモリ装置。 - 【請求項5】該第4データ線対は多重に選択されたメモ
リセルからの並列読出し出力線であることを特徴とする
特許請求の範囲第4項記載の半導体メモリ装置。 - 【請求項6】該第4データ線対は、該第4データ線対が
その上に配線される複数のメモリアレーの該第2スイッ
チと接続される共通出力線であることを特徴とする特許
請求の範囲第5項記載の半導体メモリ装置。 - 【請求項7】該第2データ線対に接続される第1データ
線対数が、2の累乗となることを特徴とする特許請求の
範囲第1項、または第2項、または第3項記載の半導体
メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21826691A JP3283547B2 (ja) | 1991-08-29 | 1991-08-29 | 半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21826691A JP3283547B2 (ja) | 1991-08-29 | 1991-08-29 | 半導体メモリ装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001128614A Division JP3732111B2 (ja) | 2001-04-26 | 2001-04-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0554634A true JPH0554634A (ja) | 1993-03-05 |
JP3283547B2 JP3283547B2 (ja) | 2002-05-20 |
Family
ID=16717180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21826691A Expired - Lifetime JP3283547B2 (ja) | 1991-08-29 | 1991-08-29 | 半導体メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3283547B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05234362A (ja) * | 1991-12-26 | 1993-09-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5586076A (en) * | 1993-09-14 | 1996-12-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device permitting high speed data transfer and high density integration |
US5604697A (en) * | 1994-12-20 | 1997-02-18 | Hitachi, Ltd. | Semiconductor |
US5781495A (en) * | 1996-07-23 | 1998-07-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device for multi-bit or multi-bank architectures |
US6172918B1 (en) * | 1998-12-08 | 2001-01-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device allowing high-speed operation of internal data buses |
JP2006031921A (ja) * | 2004-07-13 | 2006-02-02 | Samsung Electronics Co Ltd | 改善された動作周波数を有するローカルセンス増幅回路及び半導体メモリ装置 |
JP4632107B2 (ja) * | 2000-06-29 | 2011-02-16 | エルピーダメモリ株式会社 | 半導体記憶装置 |
-
1991
- 1991-08-29 JP JP21826691A patent/JP3283547B2/ja not_active Expired - Lifetime
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05234362A (ja) * | 1991-12-26 | 1993-09-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
USRE36169E (en) * | 1991-12-26 | 1999-03-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
US5586076A (en) * | 1993-09-14 | 1996-12-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device permitting high speed data transfer and high density integration |
USRE40356E1 (en) * | 1994-12-20 | 2008-06-03 | Hitachi, Ltd. | Large-capacity semiconductor memory with improved layout for sub-amplifiers to increase operational speed |
US5604697A (en) * | 1994-12-20 | 1997-02-18 | Hitachi, Ltd. | Semiconductor |
US5966341A (en) * | 1994-12-20 | 1999-10-12 | Hitachi, Ltd. | Semiconductor memory |
USRE42659E1 (en) | 1994-12-20 | 2011-08-30 | Tsugio Takahashi | Large-capacity semiconductor memory with improved layout for sub-amplifiers to increase speed |
USRE41379E1 (en) | 1994-12-20 | 2010-06-15 | Rising Silicon, Inc. | Large-Capacity semiconductor memory with improved layout for sub-amplifiers to increase operational speed |
KR100401086B1 (ko) * | 1994-12-20 | 2004-03-06 | 히다찌디바이스엔지니어링 가부시기가이샤 | 반도체기억장치 |
USRE38944E1 (en) * | 1994-12-20 | 2006-01-24 | Hitachi, Ltd. | Semiconductor memory |
US5781495A (en) * | 1996-07-23 | 1998-07-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device for multi-bit or multi-bank architectures |
US6249474B1 (en) | 1996-07-23 | 2001-06-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device for multi-bit or multi-bank architectures |
US6172918B1 (en) * | 1998-12-08 | 2001-01-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device allowing high-speed operation of internal data buses |
JP4632107B2 (ja) * | 2000-06-29 | 2011-02-16 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP2006031921A (ja) * | 2004-07-13 | 2006-02-02 | Samsung Electronics Co Ltd | 改善された動作周波数を有するローカルセンス増幅回路及び半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3283547B2 (ja) | 2002-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7440350B2 (en) | Semiconductor integrated circuit device | |
US7177215B2 (en) | Semiconductor memory device operating at high speed and low power consumption | |
JP3983858B2 (ja) | 半導体記憶装置 | |
KR100240538B1 (ko) | 반도체 기억 장치 | |
JP2000030457A (ja) | 半導体記憶装置 | |
KR920001328B1 (ko) | 오픈비트라인구조를 가지는 다이내믹 랜덤액세스메모리 | |
JP2001094069A (ja) | 半導体記憶装置 | |
US6788600B2 (en) | Non-volatile semiconductor memory | |
JP2000150820A (ja) | 半導体記憶装置 | |
JP3720945B2 (ja) | 半導体記憶装置 | |
US5586076A (en) | Semiconductor memory device permitting high speed data transfer and high density integration | |
JP3283547B2 (ja) | 半導体メモリ装置 | |
JP2000277709A (ja) | 半導体装置 | |
JPH07130164A (ja) | 半導体装置 | |
JPH08138378A (ja) | 半導体記憶装置 | |
JP3732111B2 (ja) | 半導体装置 | |
US7403408B2 (en) | Semiconductor memory device and semiconductor device | |
JPH08190785A (ja) | 半導体記憶装置 | |
JP3159496B2 (ja) | 半導体メモリ装置 | |
US6278647B1 (en) | Semiconductor memory device having multi-bank and global data bus | |
JP3141923B2 (ja) | 半導体記憶装置 | |
US6154386A (en) | Memory device having a wide data path | |
KR950001125B1 (ko) | 반도체 기억장치 | |
EP0267587A2 (en) | Semiconductor memory device with improved cell arrangement | |
JPH04335296A (ja) | 半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120301 Year of fee payment: 10 |