CN112151599A - 半导体功率器件的制造方法 - Google Patents

半导体功率器件的制造方法 Download PDF

Info

Publication number
CN112151599A
CN112151599A CN202011033143.4A CN202011033143A CN112151599A CN 112151599 A CN112151599 A CN 112151599A CN 202011033143 A CN202011033143 A CN 202011033143A CN 112151599 A CN112151599 A CN 112151599A
Authority
CN
China
Prior art keywords
type
region
strips
forming
columns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011033143.4A
Other languages
English (en)
Other versions
CN112151599B (zh
Inventor
葛薇薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Hangzhou Co Ltd
Original Assignee
Joulwatt Technology Hangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Hangzhou Co Ltd filed Critical Joulwatt Technology Hangzhou Co Ltd
Priority to CN202011033143.4A priority Critical patent/CN112151599B/zh
Publication of CN112151599A publication Critical patent/CN112151599A/zh
Application granted granted Critical
Publication of CN112151599B publication Critical patent/CN112151599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体功率器件技术领域，提供了一种半导体功率器件的制造方法，在衬底上形成超结漂移区中，利用在每个P型柱的位置上沿垂直于沟道方向依次叠加的多个P型条形成P型柱，通过在每个N型柱的位置上沿垂直于沟道方向依次叠加的多个N型条形成N型柱，利用在沿沟道方向交替排列的P型柱与N型柱形成该超结漂移区，同时在每次利用图案化光刻胶的侧壁通过斜向大角度离子注入形成P型条，而后通过复用该图案化光刻胶的侧壁进行离子的自对准注入形成N型条，在工艺流程上不需要增加额外的光刻层次，节省了一块掩膜版，由此完成了工艺步骤的优化，实现降低制造成本的目的。

Description

半导体功率器件的制造方法
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种半导体功率器件的制造方法。
背景技术
在电力电子应用中，为了降低功耗，要求电力半导体器件在断态时能承受较高的电压，在通态时有较低的导通电阻(Ron)，传统的功率金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)器件通常采用垂直双扩散金属氧化物半导体(Vertical Double-diffused MOSFET，VDMOS)结构，为满足高耐压，需降低漂移区浓度或增大漂移区厚度，但导通电阻也随之增大，其导通电阻与击穿电压(Breakdown Voltage,BV)呈2.5次方关系，即Ron∝BV2.5，为此，1993年电子科技大学陈星弼教授提出了一种具有异型掺杂岛的半导体器件耐压层，以此形成性能更优良的各类半导体高压功率器件。1997年Tatsuhiko等人又提出了“超结”(Super Junction，SJ)理论，它是将传统的VDMOS器件中的N型漂移区在替代为由P型柱和N型柱相互交替形成的漂移区，很好的解决了导通电阻和击穿电压的矛盾，2001年陈星弼教授又使用了电力积分对该器件的导通电阻和耐压(击穿电压)关系重新计算，得到了新的关系，Ron∝BV1.32，从理论上，证明了在相同的耐压要求下，采用超结的MOSFET的导通电阻更小，突破了传统意义上的“硅极限”。
随着超结结构在电力半导体器件中的发展，对超结结构的应用愈加成熟和完善，现有技术中的一种垂直型功率半导体器件及其制造方法，通过在传统耗尽型功率器件的漂移区中引入超结结构(交替排列的P型条和N型条)，利用引入的横向电场调制传统耗尽型功率器件的纵向电场，在保证耗尽型功率器件耐压能力的前提下，提升了漂移区浓度，进而降低了耗尽型功率器件的比导通电阻。但这种垂直型功率半导体器件在制造过程中通常会需要多次外延和离子注入，从而会使制作成本增加。并且，在器件要求更低的导通电阻时,需要N型区的掺杂浓度更高，此时无法只通过外延来形成N型区(否则，在较高浓度的掺杂区注入另一种类型的掺杂区会导致工艺很不稳定)，而是需要用注入来形成N型区和P型区，导致制作成本更高。
发明内容
为了解决上述技术问题，本发明提供了一种半导体功率器件的制造方法，可以优化制造工艺，降低制造成本。
根据本发明提供的一种半导体功率器件的制造方法，包括：
在衬底上形成超结漂移区，该超结漂移区包括沿沟道方向交替排列的P型柱与N型柱；
依次在该超结漂移区上形成栅氧化层和多晶硅层，通过蚀刻形成多个间隔设置的栅极结构，该栅极结构定义出多个源区，
向前述多个源区中进行离子注入形成沿沟道方向间隔设置的多个P型阱区，每个P型阱区至少横跨在一个前述P型柱和一个前述N型柱的边界上；
在每个P型阱区中依次进行离子注入形成至少一个N型区和一个P型区；
其中，前述在衬底上形成超结漂移区包括：
步骤1：在衬底上形成外延层，并在所述外延层表面涂覆光刻胶；
步骤2：通过掩膜版将所述光刻胶进行图案化蚀刻，利用图案化光刻胶的侧壁依次进行斜向角度注入形成多个间隔设置的P型条，该多个P型条定义出前述超结漂移区中的P型柱与N型柱的位置；
步骤3：复用该图案化光刻胶的侧壁在任意两个P型条之间进行自对准注入形成N型条，每个N型条均位于两个相邻的P型条之间；
步骤4：重复上述步骤1～3，在每个P型柱的位置上沿垂直于沟道方向依次叠加的多个P型条形成该P型柱，在每个N型柱的位置上沿垂直于沟道方向依次叠加的多个N型条形成该N型柱，直到达到该超结漂移区的预设厚度。
优选地，在衬底上形成前述超结漂移区前，该制造方法还包括：
在衬底上形成N型接触区，并且前述超结漂移区形成于该N型接触区上。
优选地，在形成前述栅极结构后，该制造方法还包括：
在前述衬底背面进行N型离子注入在前述超结漂移区底部形成N型接触区。
优选地，在形成前述栅极结构后，该制造方法还包括：
在每个前述的P型阱区通过金属接触形成电极引出并共同连接到源电极；
在每个前述栅极结构的上表面通过金属接触形成电极引出并共同连接到栅电极；
在前述N型接触区上通过金属接触形成电极引出并连接到漏电极。
优选地，前述利用图案化光刻胶的侧壁依次进行斜向角度注入形成多个间隔设置的P型条的步骤包括：
利用离子注入工艺控制P型杂质扩散到达前述N型接触区的上表面。
优选地，前述利用图案化光刻胶的侧壁依次进行斜向角度注入形成多个间隔设置的P型条的步骤还包括：
利用离子注入工艺控制形成前述P型条的宽度和任意相邻的两个P型条之间的宽度。
优选地，前述复用该图案化光刻胶的侧壁在任意两个P型条之间依次进行自对准注入形成N型条的步骤包括：
复用前述图案化光刻胶的侧壁在每个P型条的上方沉积形成与前述侧壁相接触的侧墙；
利用该侧墙在任意两个P型条之间进行自对准离子注入形成N型条。
优选地，每次形成的用于叠加形成前述N型柱的N型条的宽度均相同。
优选地，形成的前述半导体功率器件在相邻的P型柱和N型柱之间形成有沿沟道方向的横向电流路径，以及在垂直于沟道方向上形成有从前述栅极结构通过前述超结漂移区到达前述N型接触区的纵向电流路径。
优选地，该制造方法形成的半导体功率器件为横向双扩散晶体管。
本发明的有益效果是：本发明提供的一种半导体功率器件的制造方法，首先在衬底上形成超结漂移区，该超结漂移区包括沿沟道方向交替排列的P型柱与N型柱；依次在该超结漂移区上形成栅氧化层和多晶硅层，通过蚀刻形成多个间隔设置的栅极结构，该栅极结构定义出多个源区；在该多个源区中依次进行离子注入形成多个沿沟道方向间隔设置的P型阱区，每个P型阱区至少横跨在一个前述P型柱和一个前述N型柱的边界上；依次进行离子注入在每个P型阱区中形成至少一个N型区和一个P型区，其中，前述在衬底上形成超结漂移区的过程中，在每次利用图案化光刻胶的侧壁通过斜向大角度离子注入形成P型条，而后通过复用该图案化光刻胶的侧壁进行离子的自对准注入形成N型条，在工艺流程上不需要增加额外的光刻层次，节省了一块掩膜版，完成了工艺步骤的优化，实现降低制造成本的目的。
同时本发明提供的半导体功率器件的制造方法，利用在每个P型柱的位置上沿垂直于沟道方向依次叠加的多个P型条形成P型柱，通过在每个N型柱的位置上沿垂直于沟道方向依次叠加的多个N型条形成N型柱，利用在沿沟道方向交替排列的P型柱与N型柱形成前述的超结漂移区，由此在相邻的P型柱和N型柱之间形成有沿沟道方向的横向电流路径，以及在垂直于沟道方向上形成有从前述栅极结构通过前述超结漂移区到达前述N型接触区的纵向电流路径，导致该超结漂移区中交替排列的P型柱与N型柱相互耗尽而形成电荷平衡，使得电场强度在穿越超结时基本保持不变，使形成的半导体功率器件在相同耐压下具有更好的稳定性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出本发明实施例提供的一种横向双扩散晶体管器件的剖面示意图；
图2示出本发明实施例提供的一种横向双扩散晶体管器件的制造方法的流程图；
图3示出本发明实施例提供的横向双扩散晶体管器件的制造方法中步骤S120的流程示意图；
图4a～图4i分别示出图2中所示横向双扩散晶体管器件的制造方法在各个阶段形成结构的剖面示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
除非在下文中特别指出，半导体器件的各个层或者区域可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体、电极层可以由导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和所述各种导电材料的组合。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于沟槽深度方向的方向延伸。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1示出本发明实施例提供的一种横向双扩散晶体管器件的剖面示意图，在此以N型的横向双扩散晶体管为例。
参考图1，本发明实施例提供了一种横向双扩散晶体管(LDMOS)器件10，该LDMOS器件10从衬底(未示出)向上依次包括：N型接触区12、超结漂移区13、沿沟道方向间隔设置的多个P型阱区，以及在衬底表面位于P型阱区之间的多个栅极结构，其中，该多个P型阱区从左到右至少包括：第一P型阱区14、第二P型阱区15和第三P型阱区16，且该第一P型阱区14中具有第一P型区141和第一N型区142，该第二P型阱区15中具有第二N型区151、第二P型区152和第三N型区153，该第三P型阱区16中具有第三P型区161和第四N型区162，而每个栅极结构均包括在衬底表面依次叠加的栅氧化层18和多晶硅层17，同时，该超结漂移区13包括沿沟道方向交替排列的P型柱131与N型柱132，对于每个P型柱131，其均由沿垂直于沟道方向依次叠加的多个P型条1311形成；对于每个N型柱132，其均由沿垂直于沟道方向依次叠加的多个P型条1321形成。
在本实施例中，第一P型阱区14、第二P型阱区15和第三P型阱区16通过金属接触形成电极引出并共同连接到源电极S；每个栅极结构(多晶硅层17)的上表面通过金属接触形成电极引出并共同连接到栅电极G；而N型接触区12通过金属接触形成电极引出并连接到漏电极D，由此形成该LDMOS器件10的电极关系，更具体的，第一P型阱区14通过在第一P型区141和第一N型区142的表面形成的金属接触并电连接在一起，第二P型阱区15通过在第二N型区151、第二P型区152和第三N型区153的表面形成的金属接触并电连接在一起，第三P型阱区16通过在第三P型区161和第四N型区162的表面形成的金属接触并电连接在一起，而后将上述阱区中的各个金属接触均电连接在一起共同连接在源电极S。
根据本发明提供的制造方法形成的半导体功率器件，在不折损器件电压阻塞能力的情况下，通过沿垂直于沟道方向依次叠加多个P型条形成的P型柱和沿垂直于沟道方向依次叠加多个N型条形成的N型柱使该超结漂移区的掺杂浓度可以提高一个数量级，利用彼此耗尽的P型柱与N型柱内沿沿沟道方向产生的横向电场调制传统半导体功率器件的纵向电场，在保证器件耐压能力的前提下，进而降低传统半导体功率器件的比导通电阻，极大降低器件的导通损耗，且超结漂移区的结构有效加快了器件关断时漂移区中的载流子抽取速度，提升了器件的开关速度；同时利用超结漂移区中交替排列的P型柱与N型柱相互耗尽而形成电荷平衡，使得电场强度在穿越超结时基本保持不变，使该半导体功率器件在相同耐压下具有更好的稳定性。
此外，该技术方案通过利用交替排列的P型柱与N型柱形成的超结漂移区，在保证了器件导通性能的同时，也提高了半导体功率器件的纵向变形的承受强度，增加了半导体功率器件的弯曲程度耐受能力，使其在承受机械变形时免遭破坏，提高了器件结构的可靠性。
图2示出本发明实施例提供的一种横向双扩散晶体管器件的制造方法的流程图，图3示出本发明实施例提供的横向双扩散晶体管器件的制造方法中步骤S120的流程示意图，图4a～图4i分别示出图2中所示横向双扩散晶体管器件的制造方法在各个阶段形成结构的剖面示意图。
参考图2，本发明实施例还提供的一种横向双扩散晶体器件的制造方法，其包括：
步骤S110：在衬底上形成N型接触区。
在步骤S110中，首先通过在P型衬底中通过光刻离子注入形成N型接触区12，或者在其他替代的实施方案中，可以在前述P型衬底背面进行N型离子注入在超结漂移区形成后的区域底部形成N型接触区12，在此不作限制。形成的N型接触区12的底部和背面金属形成欧姆接触，该背面金属用以电极引出至漏电极。
步骤S120：在N型接触区上形成超结漂移区。
在步骤S120中，该超结漂移区13包括沿沟道方向交替排列的P型柱131与N型柱132，在每个P型柱131的位置上沿垂直于沟道方向依次叠加的多个P型条1311形成该P型柱131，在每个N型柱132的位置上沿垂直于沟道方向依次叠加的多个N型条1321形成该N型柱132，而该超结漂移区13的厚度为前述P型柱131的高度或前述N型柱132的高度。
具体的，参考图3，形成该超结漂移区13的步骤包括：
子步骤S1201：在N型接触区上形成外延层。
在子步骤S1201中，在N型接触区12的上表面形成N型外延层101，外延后进行表面平坦化，其形成结构的截面示意如图4a所示。
子步骤S1202：在该外延层表面涂覆光刻胶，通过掩膜版将该光刻胶进行图案化蚀刻，利用图案化光刻胶的侧壁依次进行斜向角度注入形成多个间隔设置的P型条。
在子步骤S1202中，在该外延层101的表面涂覆光刻胶102，对该光刻胶102依次进行曝光，显影，通过掩膜版104将该光刻胶102进行图案化蚀刻形成与掩膜版104图形一致的光刻胶形貌，再利用掩膜版104和图案化光刻胶102的侧壁依次进行斜向角度注入形成多个间隔设置的P型条1311，且利用离子注入工艺控制P型杂质扩散到达前述N型接触区12的上表面，如图4b所示。同时该多个P型条1311之间的间隔定义出该超结漂移区13中的P型柱131与N型柱132的位置。
子步骤S1203：复用该图案化光刻胶的侧壁在任意两个P型条之间进行自对准注入形成N型条。
在子步骤S1203中，去除掩膜版后，利用前述图案化光刻胶102的侧壁在每个P型条1311的上方沉积形成与该侧壁相接触的侧墙103，如图4c所示；而后利用该侧墙103在任意两个P型条1311之间进行自对准离子注入形成N型条1321，如图4d所示。同时利用离子注入工艺控制形成前述P型条1311的宽度和任意相邻的两个P型条1311之间的宽度，即每次形成的用于叠加形成前述N型柱132的N型条1321的宽度均相同，同样的，每次形成的用于叠加形成前述P型柱131的P型条1311的宽度均相同。
子步骤S1204：重复上述子步骤S1201～S1203，在每个P型柱的位置上沿垂直于沟道方向依次叠加的多个P型条形成该P型柱，在每个N型柱的位置上沿垂直于沟道方向依次叠加的多个N型条形成该N型柱，直到达到该超结漂移区的预设厚度。
在子步骤1204中，通过重复上述子步骤S1201～S1203，如图4e所示，逐步形成前述的P型柱131和N型柱132，以达到预设耐压要求对应的该超结漂移区13的厚度，如图4f所示。而该超结漂移区13的预设厚度为前述P型柱131的高度或前述N型柱132的高度。
步骤S130：依次在该超结漂移区上形成栅氧化层和多晶硅层，通过蚀刻形成多个间隔设置的栅极结构。
在步骤S130中，在该超结漂移区13上依次形成栅氧化层18和多晶硅层17，而后通过蚀刻形成多个间隔设置的栅极结构，如图4g所示。该多个栅极结构的间隔定义出多个源区。
步骤S140：向多个源区中进行离子注入对应形成沿沟道方向间隔设置的多个P型阱区。
在步骤S140中，利用相邻近的栅极结构以自对准的方式向每个源区中普注P型杂质，对应形成沿沟道方向间隔设置的多个P型阱区，如图4h所示，多个P型阱区至少包括：第一P型阱区14、第二P型阱区15和第三P型阱区16，且每个P型阱区(14、15或16)至少横跨在一个前述P型柱131和一个前述N型柱132的边界上。
步骤S150：在每个P型阱区中通过离子注入形成至少一个N型区和一个P型区。
在步骤S150中，在该第一P型阱区14中进行多次离子注入分别形成第一P型区141和第一N型区142，在该第二P型阱区15中进行多次离子注入分别形成第二N型区151、第二P型区152和第三N型区153，以及在该第三P型阱区16中进行多次离子注入分别形成第三P型区161和第四N型区162，如图4i所示。
步骤S160：每个P型阱区通过金属接触形成电极引出并共同连接到源电极，每个栅极结构的上表面通过金属接触形成电极引出并共同连接到栅电极，N型接触区上通过金属接触形成电极引出并连接到漏电极。
在步骤S160中，第一P型阱区14、第二P型阱区15和第三P型阱区16通过金属接触形成电极引出并共同连接到源电极S，更具体的，第一P型阱区14通过在第一P型区141和第一N型区142的表面形成的金属接触并电连接在一起，第二P型阱区15通过在第二N型区151、第二P型区152和第三N型区153的表面形成的金属接触并电连接在一起，第三P型阱区16通过在第三P型区161和第四N型区162的表面形成的金属接触并电连接在一起，而后将上述阱区中的各个金属接触均电连接在一起共同连接在源电极S；每个栅极结构(多晶硅层17)的上表面通过金属接触形成电极引出并共同连接到栅电极G；而N型接触区12通过金属接触形成电极引出并连接到漏电极D，如图4i所示。以此形成如图1所示的半导体功率器件(LDMOS)10，其在相邻的P型柱131和N型柱132之间形成有沿沟道方向的横向电流路径，以及在垂直于沟道方向上形成有从前述栅极结构通过前述超结漂移区13到达前述N型接触区12的纵向电流路径。
综上所述，根据本发明实施例提供的半导体功率器件(横向双扩散晶体管)的制造方法，首先在衬底上形成超结漂移区，该超结漂移区包括沿沟道方向交替排列的P型柱与N型柱；而后依次在该超结漂移区上形成栅氧化层和多晶硅层，通过蚀刻形成多个间隔设置的栅极结构，以该栅极结构定义出多个源区；再在该多个源区中依次进行离子注入形成多个沿沟道方向间隔设置的P型阱区，每个P型阱区至少横跨在一个前述P型柱和一个前述N型柱的边界上；而后依次进行离子注入在每个P型阱区中形成至少一个N型区和一个P型区，其中，前述在衬底上形成超结漂移区包括：在衬底上形成外延层，并在该外延层上涂敷光刻胶，再通过图案化掩膜版对光刻胶进行图案化蚀刻，利用图案化光刻胶的侧壁依次进行斜向角度注入形成多个间隔设置的P型条，该多个P型条定义出前述超结漂移区中的P型柱与N型柱的位置，以及复用该图案化光刻胶的侧壁在任意两个P型条之间进行自对准注入形成N型条，每个N型条均位于两个相邻的P型条之间，而后重复上述步骤，使得在每个P型柱的位置上沿垂直于沟道方向依次叠加的多个P型条形成该P型柱，在每个N型柱的位置上沿垂直于沟道方向依次叠加的多个N型条形成该N型柱，直到达到预设耐压要求对应的该超结漂移区的厚度，而该超结漂移区的厚度为前述P型柱的高度或前述N型柱的高度。
相较于现有技术，根据本发明实施例提供的半导体功率器件(横向双扩散晶体管)的制造方法，是对传统LDMOS功率器件中超结漂移区的制造工艺的改进，在每次P型条和N型条形成交替排列的过程中，先利用图案化光刻胶的侧壁通过斜向角度注入形成P型条，在复用该图案化光刻胶的侧壁生成侧墙阻隔P型条，利用自对准注入形成N型条，在工艺流程上不需要增加额外的光刻层次，节省了一块掩膜版，完成了工艺步骤的优化，实现降低制造成本的目的。
同时本发明实施例提供的半导体功率器件(横向双扩散晶体管)的制造方法，利用在每个P型柱的位置上沿垂直于沟道方向依次叠加的多个P型条形成P型柱，通过在每个N型柱的位置上沿垂直于沟道方向依次叠加的多个N型条形成N型柱，利用在沿沟道方向交替排列的P型柱与N型柱形成前述的超结漂移区，由此在相邻的P型柱和N型柱之间形成有沿沟道方向的横向电流路径，以及在垂直于沟道方向上形成有从前述栅极结构通过前述超结漂移区到达前述N型接触区的纵向电流路径，在关态时能辅助耗尽漂移区，使得LDMOS器件10中该超结漂移区13的掺杂浓度可以进一步提高而不影响器件耐压；该LDMOS器件10在开态工作时，该超结漂移区13电阻小，器件电流能力提升，与传统的耗尽型功率半导体器件相比，相同的器件尺寸下，本发明的器件结构能保持电压不变实现更大的电流能力。该超结漂移区中交替排列的P型柱与N型柱相互耗尽而形成电荷平衡，使得电场强度在穿越超结时基本保持不变，使形成的半导体功率器件在相同耐压下具有更好的稳定性。
在此需要说明的是，上述各实施例中是以N型LDMOS器件为例进行描述的，但对于P型LDMOS器件同样适用，同时，前述中的每一P型阱区中N型区和P型区的类型与位置不固定，只要保证每一P型阱区中至少包括一个N型区和一个P型区即可，在此不作限制。
虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。
在本发明的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种半导体功率器件的制造方法，其特征在于，包括：
在衬底上形成超结漂移区，所述超结漂移区包括沿沟道方向交替排列的P型柱与N型柱；
依次在所述超结漂移区上形成栅氧化层和多晶硅层，通过蚀刻形成多个间隔设置的栅极结构，所述栅极结构定义出多个源区，
向所述多个源区中进行离子注入形成沿沟道方向间隔设置的多个P型阱区，每个所述P型阱区至少横跨在一个所述P型柱和一个所述N型柱的边界上；
在每个所述P型阱区中依次进行离子注入形成至少一个N型区和一个P型区；
其中，所述在衬底上形成超结漂移区包括：
步骤1：在所述衬底上形成外延层，并在所述外延层表面涂覆光刻胶；
步骤2：通过掩膜版将所述光刻胶进行图案化蚀刻，利用图案化光刻胶的侧壁依次进行斜向角度注入形成多个间隔设置的P型条，该多个P型条定义出所述超结漂移区中所述P型柱与N型柱的位置；
步骤3：复用所述图案化光刻胶的侧壁在任意两个的所述P型条之间进行自对准注入形成N型条，每个所述N型条均位于两个相邻的所述P型条之间；
步骤4：重复上述步骤1～3，在每个所述P型柱的位置上沿垂直于沟道方向依次叠加的多个P型条形成所述P型柱，在每个所述N型柱的位置上沿垂直于沟道方向依次叠加的多个N型条形成所述N型柱，直到达到所述超结漂移区的预设厚度。
2.根据权利要求1所述的制造方法，其特征在于，在所述衬底上形成所述超结漂移区前，所述制造方法还包括：
在所述衬底上形成N型接触区，并且所述超结漂移区形成于所述N型接触区上。
3.根据权利要求1所述的制造方法，其特征在于，在形成所述栅极结构后，所述制造方法还包括：
在所述衬底背面进行N型离子注入在所述超结漂移区底部形成N型接触区。
4.根据权利要求2或3所述的制造方法，其特征在于，在形成所述栅极结构后，所述制造方法还包括：
在每个所述P型阱区通过金属接触形成电极引出并共同连接到源电极；
在每个所述栅极结构的上表面通过金属接触形成电极引出并共同连接到栅电极；
在所述N型接触区通过金属接触形成电极引出并连接到漏电极。
5.根据权利要求1所述的制造方法，其特征在于，所述利用图案化光刻胶的侧壁依次进行斜向角度注入形成多个间隔设置的P型条的步骤包括：
利用离子注入工艺控制P型杂质扩散到达所述N型接触区的上表面。
6.根据权利要求5所述的制造方法，其特征在于，所述利用图案化光刻胶的侧壁依次进行斜向角度注入形成多个间隔设置的P型条的步骤还包括：
利用离子注入工艺控制形成所述P型条的宽度和任意相邻两个所述P型条之间的宽度。
7.根据权利要求1所述的制造方法，其特征在于，所述复用所述图案化光刻胶的侧壁在任意两个P型条之间依次进行自对准注入形成N型条的步骤包括：
复用所述图案化光刻胶的侧壁在每个P型条的上方沉积形成与所述侧壁相接触的侧墙；
利用所述侧墙在任意两个P型条之间进行自对准离子注入形成N型条。
8.根据权利要求7所述的制造方法，其特征在于，每次形成的用于依次叠加形成所述N型柱的所述N型条的宽度均相同。
9.根据权利要求4所述的制造方法，其特征在于，形成的所述半导体功率器件在相邻的所述P型柱和所述N型柱之间形成有沿沟道方向的横向电流路径，和在垂直于沟道方向上形成有从所述栅极结构通过所述超结漂移区到达所述N型接触区的纵向电流路径。
10.根据权利要求1所述的制造方法，其特征在于，形成的所述半导体功率器件为横向双扩散晶体管。
CN202011033143.4A 2020-09-27 2020-09-27 半导体功率器件的制造方法 Active CN112151599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011033143.4A CN112151599B (zh) 2020-09-27 2020-09-27 半导体功率器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011033143.4A CN112151599B (zh) 2020-09-27 2020-09-27 半导体功率器件的制造方法

Publications (2)

Publication Number Publication Date
CN112151599A true CN112151599A (zh) 2020-12-29
CN112151599B CN112151599B (zh) 2022-07-19

Family

ID=73895719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011033143.4A Active CN112151599B (zh) 2020-09-27 2020-09-27 半导体功率器件的制造方法

Country Status (1)

Country Link
CN (1) CN112151599B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299739A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种功率器件外延结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273878A1 (en) * 2011-04-27 2012-11-01 Alpha And Omega Semiconductor Incorporated Through silicon via processing techniques for lateral double-diffused mosfets
CN103219237A (zh) * 2013-04-27 2013-07-24 中国东方电气集团有限公司 一种自对准绝缘栅双极型晶体管的制作方法
JP2016119392A (ja) * 2014-12-22 2016-06-30 日産自動車株式会社 絶縁ゲート型半導体装置及びその製造方法
CN109166925A (zh) * 2018-08-29 2019-01-08 电子科技大学 一种垂直型功率半导体器件及其制造方法
CN111627998A (zh) * 2019-02-27 2020-09-04 无锡华润微电子有限公司 一种半导体器件制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273878A1 (en) * 2011-04-27 2012-11-01 Alpha And Omega Semiconductor Incorporated Through silicon via processing techniques for lateral double-diffused mosfets
CN103219237A (zh) * 2013-04-27 2013-07-24 中国东方电气集团有限公司 一种自对准绝缘栅双极型晶体管的制作方法
JP2016119392A (ja) * 2014-12-22 2016-06-30 日産自動車株式会社 絶縁ゲート型半導体装置及びその製造方法
CN109166925A (zh) * 2018-08-29 2019-01-08 电子科技大学 一种垂直型功率半导体器件及其制造方法
CN111627998A (zh) * 2019-02-27 2020-09-04 无锡华润微电子有限公司 一种半导体器件制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299739A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种功率器件外延结构及其制造方法

Also Published As

Publication number Publication date
CN112151599B (zh) 2022-07-19

Similar Documents

Publication Publication Date Title
US10978585B2 (en) MOS device with island region
US8093651B2 (en) MOS device with integrated schottky diode in active region contact trench
EP1168455B1 (en) Power semiconductor switching element
KR100829052B1 (ko) 전력 ｍｏｓｆｅｔ, 이를 형성하는 방법, 및 이 방법에의해 형성되는 다른 전력 ｍｏｓｆｅｔ
US8283723B2 (en) MOS device with low injection diode
KR101920717B1 (ko) 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
CN111987166B (zh) 横向双扩散晶体管的制造方法
US8981462B2 (en) Semiconductor device
KR20180135035A (ko) 초접합 전력 트랜지스터 및 그 제조방법
US11894457B2 (en) Semiconductor device and manufacturing method thereof
CN111180522A (zh) 具有超结和嵌氧硅层的半导体器件
CN115332324A (zh) 半导体器件及其制造方法
CN112599599B (zh) 横向双扩散晶体管及其制造方法
KR20070032995A (ko) 고전압 디바이스 및 그 형성 방법
CN112928019B (zh) 用于半导体器件的漂移区的制造方法
CN112151599B (zh) 半导体功率器件的制造方法
CN112599600A (zh) 垂直双扩散晶体管及其制造方法
CN111710719A (zh) 横向双扩散晶体管及其制造方法
CN111725319B (zh) 半导体器件及其制造方法
KR20230114167A (ko) 트렌치 측면 및 수평 채널을 가지는 반도체 소자 및 그 제조방법
CN116110938A (zh) 一种低导通电阻的mosfet功率器件及其制备方法
CN115632062A (zh) 半导体器件及其制造方法
CN114497223A (zh) 半导体器件及其制程方法
CN111755337A (zh) 横向双扩散晶体管的制造方法
CN113964038A (zh) 沟槽栅mosfet器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 310030 room 901-23, 9 / F, West Building 4, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou, Zhejiang

Applicant after: Jiehuate Microelectronics Co.,Ltd.

Address before: 310030 room 901-23, 9 / F, West Building 4, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou, Zhejiang

Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant