CN112599599B - 横向双扩散晶体管及其制造方法 - Google Patents

横向双扩散晶体管及其制造方法 Download PDF

Info

Publication number
CN112599599B
CN112599599B CN202011404972.9A CN202011404972A CN112599599B CN 112599599 B CN112599599 B CN 112599599B CN 202011404972 A CN202011404972 A CN 202011404972A CN 112599599 B CN112599599 B CN 112599599B
Authority
CN
China
Prior art keywords
region
regions
forming
type
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011404972.9A
Other languages
English (en)
Other versions
CN112599599A (zh
Inventor
陈斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Co Ltd filed Critical Joulwatt Technology Co Ltd
Priority to CN202011404972.9A priority Critical patent/CN112599599B/zh
Publication of CN112599599A publication Critical patent/CN112599599A/zh
Application granted granted Critical
Publication of CN112599599B publication Critical patent/CN112599599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开涉及半导体技术领域，提供了一种横向双扩散晶体管及其制造方法，形成的该横向双扩散晶体管包括：依次形成在衬底上的埋层、第一外延层和第二外延层，并在该第一外延层与第二外延层之间横向间隔设置有多个隔离层；位于该第二外延层中的第一漂移区和位于该第一漂移区两侧的高压阱区，且在该第一漂移区中横向间隔分布有的多个浮空掺杂区；间隔设置在第二外延层上表面的多个沟槽；以及横向间隔分布在该第二外延层上相邻两个沟槽之间的多个体区，每个体区均通过相同掺杂类型的浮空掺杂区与上下位置对应的隔离层相接触，形成具有超结结构的体区。由此可在器件中实现增强体区耗尽和RESURF的作用，以获得更高耐压和更低的导通电阻，提高器件电流能力。

Description

横向双扩散晶体管及其制造方法
技术领域
本公开涉及半导体技术领域，具体涉及一种横向双扩散晶体管及其制造方法。
背景技术
BCD(Bipolar-CMOS-DMOS)工艺把双极器件和CMOS器件同时制作在同一芯片上。它综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。更为重要的是，它集成了DMOS功率器件，DMOS可以在开关模式下工作，功耗极低。不需要昂贵的封装和冷却系统就可以将大功率传递给负载。低功耗是BCD工艺的一个主要优点之一。
横向双扩散金属氧化物半导体场效应晶体管(Lateral double-diffused MetalOxide Semiconductor Field-Effect Transistor，LDMOSFET)是一种良好的半导体，满足了高耐压，实现了功率控制等方面的要求。LDMOS是DMOS的一种，LDMOS作为一种近似于传统的场效应晶体管(FET)器件的一种场效应晶体器件，主要包括在半导体衬底上形成沟道区域所分隔的源漏区域，并依次于沟道区域上方形成栅电极。
LDMOS器件的反向击穿电压和导通电阻是设计中最关心的参数，通常降低导通电阻的方法是提高器件漂移区浓度，但这会导致器件击穿电压降低。根据RESURF理论，在N-LDMOS器件的N型漂移区中注入P型杂质，配合衬底对漂移区的耗尽，该项技术被称为三重降低表面电场(TRIPLE RESURF)技术。
以N型LDMOS器件为例，参考图1a和图1b，现有的TRIPLERESURF NLDMOS器件100中，从下到上依次包括：P型衬底101、N型埋层102、N型外延层103、位于N型外延层103上的N型漂移区1041和1042、位于N型漂移区1041中的P型浮空区1051、位于N型漂移区1042中的P型浮空区1052以及P型体区107，还有位于N型外延层103上的浅槽隔离区106和横跨该浅槽隔离区106与P型体区107的栅极结构，每个栅极结构包括在N型外延层103上沉积形成的栅氧化层108和多晶硅层109，N型漂移区1041中形成的N型区1101金属接触引出到漏电极D，N型漂移区1042中形成的N型区1105金属接触引出到漏电极D，P型漂移区107中依次形成的N型区1102、P型区1103和N型区1104金属接触共同引出到源电极S，每个栅极结构的多晶硅层109金属接触引出到栅电极G，以此形成的NLDMOS器件100在正向导通时可形成多条横向导通路径，如图1b所示。
该NLDMOS器件100形成过程可参考图1c所示的流程示意图，其中，在离子注入形成浮空P区的过程中，通过将一定浓度的掺杂离子注入到左右两边的N型漂移区1041和1042中形成两个浮空P区(FloatingPbody，FP)1051和1052的结构，以此将N型漂移区分为上下两个部分，所以在纵向上该漂移区1041(或1042)由浮空P区1051(或1052)和其上部的漂移区，浮空P区1051(或1052)和其下部的漂移区以及漂移区1041(或1042)和N型外延层103构成的三个PN结来辅助耗尽，浮空P区的存在能在维持相同的击穿电压下，提高漂移区的浓度，降低导通电阻。
但上述TRIPLE RESURF NLDMOS器件结构中，若浮空P区的浓度过高，就会使漏端附近表面附加电场增加，易使漏端发生击穿；若浮空P区的浓度过低，就会使导通电阻增大且辅助耗尽也会受到影响，从而导致TRIPLE RESURF NLDMOS的可靠性降低。同时在本方案中的RESURF是以仅利用P型浮空区实现，很难进一步提高NLDMOS器件的性能。
发明内容
为了解决上述技术问题，本公开提供了一种横向双扩散晶体管及其制造方法，可以在器件中实现增强体区耗尽和RESURF的作用，以获得更高耐压和更低的导通电阻，提高器件电流能力。
一方面本公开提供了一种横向双扩散晶体管，包括：
依次层叠在衬底上的第一掺杂类型的埋层和第一外延层；
横向间隔分布在该第一外延层上的多个隔离层；
位于该第一外延层上的第二外延层；
位于该第二外延层中第一掺杂类型的第一漂移区和位于该第一漂移区两侧的高压阱区，该第一漂移区中具有横向间隔分布的多个第二掺杂类型的浮空掺杂区，且至少一个的浮空掺杂区与至少一个的隔离层的上表面形成接触；
间隔设置在前述第二外延层上表面的多个沟槽，且每个沟槽中填充有介质层；
横向间隔分布在前述第二外延层上相邻两个沟槽之间的多个体区，每个体区的底部与前述至少一个的浮空掺杂区的上表面形成接触，且该至少一个的浮空掺杂区的下表面与前述至少一个的隔离层的上表面形成接触；
间隔分布在前述第二外延层上表面的多个栅极结构，该多个栅极结构的其中之一横跨在相邻的前述介质层与前述体区之间，或横跨在相邻的两个体区之间，每个栅极结构包括依次层叠的栅氧化层和多晶硅层。
优选地，该横向双扩散晶体管还包括：
位于每个前述体区中的至少一个的注入区，该至少一个的注入区以金属接触引出到源电极；
位于每个前述高压阱区中的至少一个的注入区，该至少一个的注入区以金属接触引出到漏电极，
且位于每个前述栅极结构中的多晶硅层以金属接触引出到栅电极。
优选地，该横向双扩散晶体管在正向导通时，形成有从前述漏电极沿前述第一漂移区到达前述源电极的多条横向电流路径；以及
从前述漏电极流经前述埋层后依次穿过前述第一外延层和前述第一漂移区到达前述源电极的纵向电流路径。
优选地，相邻的两个前述隔离层的掺杂类型相同或相反。
优选地，每个第二掺杂类型的前述浮空掺杂区的下表面均与一个第二掺杂类型的前述隔离层的上表面形成接触，或空置；
形成接触的前述浮空掺杂区的个数与形成的前述体区的个数相同，每个形成接触的前述浮空掺杂区的位置均与其形成接触的前述体区的位置相对应，空置的前述浮空掺杂区横向间隔开来，且在纵向上与前述沟槽的下表面和前述第一外延层的上表面均间隔有一定距离。
优选地，每个第二掺杂类型的前述浮空掺杂区的下表面均与一个第二掺杂类型的前述隔离层的上表面形成接触，或空置；
形成接触的前述浮空掺杂区的个数与形成的前述体区的个数相同，每个形成接触的前述浮空掺杂区的位置均与其形成接触的前述体区的位置相对应，空置的前述浮空掺杂区横向上与形成有接触的前述浮空掺杂区相连接。
优选地，每个第二掺杂类型的前述体区均通过一个第二掺杂类型的前述浮空掺杂区与一个第二掺杂类型的前述隔离层形成有接触。
优选地，每个前述高压阱区的下表面都与一个第一掺杂类型的前述隔离层的上表面接触。
优选地，位于每个前述体区中的至少一个的注入区包括：
分布在每个前述体区中的两个第一掺杂类型的第一注入区和一个第二掺杂类型的第二注入区，且在每个前述体区中前述第一注入区与前述第二注入区交替排布，
且前述至少一个的注入区以金属接触引出到源电极包括：
每个前述体区通过在交替排布的前述第一注入区与前述第二注入区的表面形成金属接触并共同引出到前述源电极。
优选地，位于每个前述高压阱区中的至少一个的注入区包括：
位于每个前述高压阱区中的一个第一掺杂类型的第一注入区，
且前述至少一个的注入区以金属接触引出到漏电极包括：
每个前述高压阱区中通过在前述第一注入区表面形成金属接触引出到前述漏电极。
优选地，该横向双扩散晶体管还包括：
位于前述第二外延层的两个前述体区之间具有第一掺杂类型的第二漂移区，且该第二漂移区的掺杂浓度与前述第一漂移区的掺杂浓度不同。
另一方面本公开还提供了一种制造方法，包括：
在衬底上依次淀积生长形成第一掺杂类型的埋层和第一外延层；
在该第一外延层上通过蚀刻淀积形成横向间隔分布的多个隔离层；
在该第一外延层上淀积生长形成第二外延层，并利用离子注入在该第二外延层中形成第一掺杂类型的第一漂移区以及在该第一漂移区的两侧形成高压阱区；
在该第一漂移区中进行离子注入，形成横向间隔分布的多个第二掺杂类型的浮空掺杂区，且至少一个的浮空掺杂区与至少一个的隔离层的上表面形成接触；
在前述第二外延层上间隔蚀刻形成有多个沟槽，并通过淀积填平每个前述沟槽以形成介质层；
在前述第二外延层上相邻两个沟槽之间经离子注入形成横向间隔分布的多个体区，每个前述体区的底部扩散至前述至少一个的浮空掺杂区的上表面形成接触，且该至少一个浮空掺杂区的下表面与前述至少一个隔离层的上表面形成接触；
在前述第二外延层上表面依次淀积栅氧化层和多晶硅层，并通过蚀刻形成间隔分布的多个栅极结构，该多个栅极结构的其中之一横跨在相邻的前述介质层与前述体区之间，或横跨在相邻的两个体区之间；
在每个前述体区和每个前述高压阱区中上经离子注入分别形成至少一个的注入区；
在前述注入区和前述多个栅极结构的表面形成金属接触分别引出到源电极、漏电极或栅电极。
优选地，前述在该第一外延层上通过蚀刻淀积形成横向间隔分布的多个隔离层的步骤包括：
在前述第一外延层上进行场氧化工艺以形成多个横向间隔分布的隔离层，且相邻的两个前述隔离层的掺杂类型相同或相反。
优选地，前述至少一个的浮空掺杂区与至少一个的隔离层的上表面形成接触的步骤包括：
每个第二掺杂类型的前述浮空掺杂区的下表面均与一个第二掺杂类型的前述隔离层的上表面形成接触，或空置；
形成接触的前述浮空掺杂区的个数与形成的前述体区的个数相同，每个形成接触的前述浮空掺杂区的位置均与其形成接触的前述体区的位置相对应，空置的前述浮空掺杂区横向间隔开来，且在纵向上与前述沟槽的下表面和前述第一外延层的上表面均间隔有一定距离。
优选地，前述至少一个的浮空掺杂区与至少一个的隔离层的上表面形成接触的步骤包括：
每个第二掺杂类型的前述浮空掺杂区的下表面均与一个第二掺杂类型的前述隔离层的上表面形成接触，或空置；
形成接触的前述浮空掺杂区的个数与形成的前述体区的个数相同，每个形成接触的前述浮空掺杂区的位置均与其形成接触的前述体区的位置相对应，未形成有接触的前述浮空掺杂区横向上与形成有接触的前述浮空掺杂区相连接。
优选地，前述在前述第二外延层上表面依次淀积栅氧化层和多晶硅层的步骤前，前述制造方法还包括：
在前述第二外延层的两个体区之间经离子注入形成第一掺杂类型的第二漂移区，
且该第二漂移区的掺杂浓度与前述第一漂移区的掺杂浓度不同。
优选地，形成的每个前述高压阱区的下表面都扩散至与一个第一掺杂类型的前述隔离层的上表面形成接触。
优选地，前述在前述第二外延层上相邻两个沟槽之间经离子注入形成横向间隔分布的多个体区的步骤包括：
在前述第二外延层上相邻两个沟槽之间经离子注入形成横向间隔分布的两个第二掺杂类型的体区，形成的该体区的边缘与临近的沟槽间隔有一定距离，
且前述每个前述体区的底部扩散至前述至少一个的浮空掺杂区的上表面形成接触的步骤包括：
每个第二掺杂类型的前述体区均通过一个第二掺杂类型的前述浮空掺杂区与一个第二掺杂类型的前述隔离层形成接触。
优选地，前述在每个前述体区和每个前述高压阱区中上经离子注入分别形成至少一个的注入区的步骤包括：
在每个前述高压阱区中经离子注入均形成有一个第一掺杂类型的第一注入区；以及
在每个前述体区中经离子注入均形成有两个第一掺杂类型的第一注入区和一个第二掺杂类型的第二注入区，且在每个前述体区中前述第一注入区与前述第二注入区交替排布。
优选地，前述在前述注入区和前述多个栅极结构的表面形成金属接触分别引出到源电极、漏电极或栅电极的步骤包括：
每个前述高压阱区中通过在前述第一注入区表面形成金属接触引出到漏电极；
每个前述体区中通过在交替排布的前述第一注入区与前述第二注入区的表面形成金属接触并共同引出到源电极；
在每个前述栅极结构中通过在前述多晶硅层的表面形成金属接触引出到栅电极。
本公开的有益效果是：本公开提供的一种横向双扩散晶体管及其制造方法，形成的该横向双扩散晶体管包括：依次层叠在衬底上的埋层和第一外延层；横向间隔分布在该第一外延层上的多个隔离层；位于该第一外延层上的第二外延层；位于该第二外延层中的第一漂移区和位于该第一漂移区两侧的高压阱区，该第一漂移区中具有横向间隔分布的多个浮空掺杂区，且至少一个的浮空掺杂区与至少一个的隔离层的上表面形成接触；间隔设置在该第二外延层上表面的多个沟槽，且每个沟槽中填充有介质层；横向间隔分布在该第二外延层上相邻两个沟槽之间的多个体区，每个体区的底部与前述至少一个的浮空掺杂区的上表面形成接触，且该至少一个的浮空掺杂区的下表面与前述至少一个的隔离层的上表面形成接触；以及间隔分布在该第二外延层上表面的多个栅极结构，该多个栅极结构的其中之一横跨在相邻的前述介质层与前述体区之间，或横跨在相邻的两个体区之间，每个栅极结构包括依次层叠的栅氧化层和多晶硅层。本公开中的横向双扩散晶体管利用两次外延工艺并引入N/P隔离层，使在漏端区域利用高压阱区与N型隔离层来减小N型埋层的引出电阻，以及通过相同掺杂类型的的浮空掺杂区与位置上下对应且具有相同掺杂类型的(P型)隔离层接触，以形成体区的超结结构，增加体区耗尽和RESURF的作用，提高器件耐压。
而且，形成的体区超结结构实现在该横向双扩散晶体管正向导通时，提供从漏电极流经埋层后依次穿过第一外延层和第一漂移区到达源电极中(N型)第一注入区的纵向电流路径，同时配合(P型)浮空掺杂区，提高了该第一漂移区的掺杂浓度，并增加了横向电流导通路径，使该横向双扩散晶体管器件在耐压不变情况下，降低了导通电阻，提高了器件电流能力。
此外，利用该多个(P型)浮空掺杂区和多个隔离层的配合，当外加反偏电压时，埋层通过(N型)隔离层和第二外延层与上方的高压阱区(N型)所对应的PN结的耗尽区主要是向低掺杂的N型区扩展为主，这样就收集了更多N型区电离施主发出的电力线，有助于减弱靠近栅极结构附近的电场峰值，提高器件耐压。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
图1a示出传统BCD工艺中NLDMOS器件的结构示意图；
图1b示出图1a所示NLDMOS器件正向导通时的横向电流路径的示意图；
图1c示出图1a所示NLDMOS器件形成过程中的流程示意图；
图2a示出本公开第一实施例提供的NLDMOS器件的结构示意图；
图2b示出图2a所示NLDMOS器件正向导通时横向和纵向的电流路径示意图；
图3示出本公开实施例提供的一种NLDMOS器件的制造方法的流程示意图；
图4a～图4h分别示出图3所示NLDMOS器件的制造方法在各个阶段形成结构的剖面示意图；
图5示出本公开第二实施例提供的NLDMOS器件的结构示意图；
图6示出本公开第三实施例提供的NLDMOS器件的结构示意图；
图7示出本公开第四实施例提供的NLDMOS器件的结构示意图。
具体实施方式
以下将参照附图更详细地描述本公开的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
在本公开中描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本公开将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本公开中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
除非在下文中特别指出，半导体器件的各个层或者区域可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体、电极层可以由导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和前述各种导电材料的组合。
在本公开中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于沟槽深度方向的方向延伸。
下面结合附图和实施例，对本公开的具体实施方式作进一步详细描述。
图2a示出本公开第一实施例提供的NLDMOS器件的结构示意图。
以N型的横向双扩散晶体管(LDMOS)器件为例，参考图2a，一方面本公开一实施例提供了一种NLDMOS器件200，其包括：
依次层叠在第一掺杂类型的衬底201上的第一掺杂类型的埋层202和第一外延层203；
横向间隔分布在该第一外延层203上的多个隔离层，该多个隔离层包括：第一掺杂类型的隔离层2041和2044，第二掺杂类型的隔离层2042和2043；
位于该第一外延层203上的第二外延层(未示出)；
位于该第二外延层中第一掺杂类型的第一漂移区206和位于该第一漂移区206两侧的高压阱区2071和2072，该第一漂移区206中具有横向间隔分布的多个第二掺杂类型的浮空掺杂区，该多个浮空掺杂区包括：2081、2082、2083和2084，且至少一个的浮空掺杂区(2082和2083)与至少一个的隔离层(2042和2043)的上表面形成接触；
间隔设置在前述第二外延层上表面的多个沟槽(2091和2092)，且每个沟槽中填充有介质层；
横向间隔分布在前述第二外延层上相邻的两个沟槽2091和2092之间的多个体区(2101和2102)，每个体区(2101和2102)的底部与前述至少一个的浮空掺杂区(2082和2083)的上表面形成接触，且该至少一个的浮空掺杂区(2082和2083)的下表面与前述至少一个的隔离层(2042和2043)的上表面形成接触；
间隔分布在前述第二外延层上表面的多个栅极结构，该多个栅极结构的其中之一横跨在相邻的前述介质层与前述体区(沟槽2091与体区2101、沟槽2092与体区2102)之间，或横跨在相邻的两个体区(体区2101和2102)之间，每个栅极结构包括依次层叠的栅氧化层211和多晶硅层212。
进一步地，该NLDMOS器件200还包括：
位于每个体区(2101和2102)中的至少一个的注入区，该至少一个的注入区以金属接触引出到源电极S；
位于每个前述高压阱区中的至少一个的注入区，该至少一个的注入区以金属接触引出到漏电极D，
且位于每个栅极结构中的多晶硅层212以金属接触引出到栅电极G。
具体在本实施例中，分布在体区2101中的两个第一掺杂类型的第一注入区(2132和2134)和一个第二掺杂类型的第二注入区2133，且在体区2101中该第一注入区(2132和2134)与第二注入区2133交替排布，分布在体区2102中的两个第一掺杂类型的第一注入区(2135和2137)和一个第二掺杂类型的第二注入区2136，且在体区2102中该第一注入区(2135和2137)与第二注入区2136交替排布，
且在体区2101中通过在交替排布的第一注入区2132、第二注入区2133和第一注入区2134的表面形成金属接触并共同引出到源电极S，以及在体区2102中通过在交替排布的第一注入区2135、第二注入区2136和第一注入区2137的表面形成金属接触并共同引出到源电极S。
进一步地，在高压阱区2071中形成有一个第一掺杂类型的第一注入区2131，在高压阱区2072中形成有一个第一掺杂类型的第一注入区2138，
且在高压阱区2071中通过在第一注入区2131表面形成金属接触引出到漏电极D，以及在高压阱区2072中通过在第一注入区2138表面形成金属接触引出到漏电极D。
参考图2b，本实施例中该NLDMOS器件200在正向导通时，形成有从漏电极D沿第一漂移区206到达源电极S的多条横向电流路径；以及
从漏电极D流经埋层202后依次穿过第一外延层203和第一漂移区206到达源电极S的纵向电流路径。
进一步地，前述第一掺杂类型为N型，第二掺杂类型为P型；或者前述第一掺杂类型为P型，第二掺杂类型为N型。
在本实施例及下文其他实施例中，均是以N型LDMOS器件为例描述其结构及其制造方法的，故该第一掺杂类型为N型，第二掺杂类型为P型。
进一步地，相邻的两个隔离层的掺杂类型相同或相反。
进一步地，每个高压阱区的下表面都与一个第一掺杂类型的前述隔离层的上表面接触：N型高压阱区2071的下表面与上下位置对应的N型隔离层2041的上表面相接触，且N型高压阱区2072的下表面与上下位置对应的N型隔离层2044的上表面相接触。
具体的，横向间隔分布的多个隔离层依次为：N型隔离层2041、P型隔离层2042、P型隔离层2043和N型隔离层2044，如图2a所示。
在一实施例中，参考图2a和图2b，P型浮空掺杂区2082和P型浮空掺杂区2083的下表面分别与对应上下位置的P型隔离层2042和P型隔离层2043的上表面形成接触，而P型浮空掺杂区2081和P型浮空掺杂区2084的下表面空置未形成接触，且形成接触的P型浮空掺杂区(2082和2083)的个数与形成的P型体区(2101和2102)的个数相同，每个形成接触的P型浮空掺杂区(2082和2083)的位置均与其形成接触的P型体区(2101和2102)的位置相对应，空置的P型浮空掺杂区(2081和2084)横向间隔开来，且在纵向上与沟槽(2031和2092)的下表面和第一外延层203的上表面均间隔有一定距离。
在其他可替代的实施例中，参考图5和图6，P型浮空掺杂区2082和P型浮空掺杂区2083的下表面分别与对应上下位置的P型隔离层2042和P型隔离层2043的上表面形成接触，而P型浮空掺杂区2081和P型浮空掺杂区2084的下表面空置未形成接触，且形成接触的P型浮空掺杂区(2082和2083)的个数与形成的P型体区(2101和2102)的个数相同，每个形成接触的P型浮空掺杂区(2082和2083)的位置均与其形成接触的P型体区(2101和2102)的位置相对应，空置的P型浮空掺杂区(2081和2084)横向上分别与形成有接触的P浮空掺杂区(2082和2083)相连接。
在本实施例中，每个P型体区均通过一个P型浮空掺杂区与一个P型隔离层形成有接触：P型体区2101通过P型浮空掺杂区2082与P型隔离层2042形成接触；P型体区2102通过P型浮空掺杂区2083与P型隔离层2043形成接触，由此形成的体区超结结构。
本公开提供的NLDMOS器件200利用两次外延工艺并引入N/P两种掺杂类型的隔离层，使在漏端区域利用N型高压阱区(2071和2072)与N型隔离层(2041和2042)来减小N型埋层202的引出电阻，以及通过相同掺杂类型的的P型浮空掺杂区与位置上下对应且具有相同掺杂类型的(P型)隔离层接触，形成体区的超结结构，通过增加体区耗尽和RESURF的作用，提高了器件耐压。
而且，形成的体区超结结构可实现在该NLDMOS器件200正向导通时，提供从漏电极D流经N型埋层202后依次穿过第一外延层203和第一漂移区206到达源电极S中N型第一注入区的纵向电流路径；同时P型浮空掺杂区与N型第一漂移区可形成PN结，正向开启时由电子积累层导电，可在同样的电流密度下实现更低的正向压降，降低该NLDMOS器件200的导通电阻。
进一步地，参考图6，在一实施例中，该NLDMOS器件200还可以包括包括：位于前述第二外延层的两个P型体区2101和2102之间的N型第二漂移区214，且该第二漂移区214的掺杂浓度与第一漂移区206的掺杂浓度不同。通过改变第二漂移区214的掺杂浓度，使器件导通时与周围P区几乎不耗尽的N型阱区体现出更小的电阻，从而可获得更低的导通电阻。
进一步地，参考图7，在一实施例中，该NLDMOS器件200可在实现时不生成位于第一漂移区206中的P型浮空掺杂区(2081、2082、2083和2084)，仅通过P型体区与对应位置的P型隔离层接触，形成体区超结结构，同样能一定程度上可提高现有技术中LDMOS器件的性能，实现器件在正向导通时形成横向和纵向电流路径，获得低的导通电阻，同时相比前述图2a、图5和图6所示的实施例，制造工艺步骤减少，获得更低的制造成本。
图3示出本公开实施例提供的一种NLDMOS器件的制造方法的流程示意图，图4a～图4h分别示出图3所示NLDMOS器件的制造方法在各个阶段形成结构的剖面示意图。
参考图3～图4h，另一方面本公开实施例还提供了一种NLDMOS器件的制造方法，其包括：
步骤S110：在衬底上依次淀积生长形成第一掺杂类型的埋层和第一外延层。
在步骤S110中，在P型衬底201上依次淀积生长形成N型埋层202和N型第一外延层203，如图4a所示。P型衬底201可以采用现有常用的材料，如硅等，具体可以根据需要进行选择，此处不再赘述。N型第一外延层203位于N型埋层202的正上方，且N型第一外延层203的厚度例如可以大于N型埋层202的厚度，而N型第一外延层203的掺杂浓度例如可低于N型埋层202的掺杂浓度。
步骤S120：在该第一外延层上通过蚀刻淀积形成横向间隔分布的多个隔离层。
在步骤S120中，在该N型第一外延层203上进行场氧化工艺以形成多个横向间隔分布的隔离层，且相邻的两个隔离层的掺杂类型相同或相反。具体的，形成的该多个隔离层包括：N型隔离层2041、P型隔离层2042、P型隔离层2043和N型隔离层2044，如图4b所示。
步骤S130：在该第一外延层上淀积生长形成第二外延层，并利用离子注入在该第二外延层中形成第一掺杂类型的第一漂移区以及在该第一漂移区的两侧形成高压阱区。
在步骤S130中，在该N型第一外延层203上淀积生长形成N型第二外延层205，前述的N型隔离层2041、P型隔离层2042、P型隔离层2043和N型隔离层2044分别通过热过程使杂质向上反扩在N型第二外延层205中，如图4c所示；而后利用离子注入在该N型第二外延层205中形成N型第一漂移区206以及在该N型第一漂移区206的两侧形成高压阱区2071和2072，如图4d所示，并且形成的每个高压阱区的下表面都与一个N型隔离层的上表面接触：N型高压阱区2071的下表面与上下位置对应的N型隔离层2041的上表面相接触，且N型高压阱区2072的下表面与上下位置对应的N型隔离层2044的上表面相接触。
步骤S140：在该第一漂移区中进行离子注入，形成横向间隔分布的多个第二掺杂类型的浮空掺杂区，且至少一个的浮空掺杂区与至少一个的隔离层的上表面形成接触。
在步骤S140中，在该N型第一漂移区206中进行离子注入，形成横向间隔分布的多个P型浮空掺杂区，该多个浮空掺杂区包括：2081、2082、2083和2084，且至少一个的浮空掺杂区(2082和2083)与至少一个的隔离层(2042和2043)的上表面形成接触的步骤在一种实施方式中可以包括：形成的P型浮空掺杂区2082和P型浮空掺杂区2083的下表面扩散至分别与对应上下位置的P型隔离层2042和P型隔离层2043的上表面形成接触，而P型浮空掺杂区2081和P型浮空掺杂区2084的下表面空置未形成接触，如图4e所示。并且形成接触的P型浮空掺杂区(2082和2083)的个数与之后在步骤S160中形成的P型体区(2101和2102)的个数相同，每个形成接触的P型浮空掺杂区(2082和2083)的位置均与其形成接触的P型体区(2101和2102)的位置相对应，空置的P型浮空掺杂区(2081和2084)横向间隔开来，且在纵向上与沟槽(2031和2092)的下表面和第一外延层203的上表面均间隔有一定距离。
在另一种实施方式中，P型浮空掺杂区2082和P型浮空掺杂区2083的下表面分别与对应上下位置的P型隔离层2042和P型隔离层2043的上表面形成接触，而P型浮空掺杂区2081和P型浮空掺杂区2084的下表面空置未形成接触，空置的P型浮空掺杂区(2081和2084)横向上分别与形成有接触的P浮空掺杂区(2082和2083)相连接。
步骤S150：在前述第二外延层上间隔蚀刻形成有多个沟槽，并通过淀积填平每个前述沟槽以形成介质层。
在步骤S150中，采用本技术领域常用的技术手段在前述N型第二外延层上间隔蚀刻形成横向间隔分布的沟槽2091和2092，且蚀刻形成的沟槽2091和2092的深度均小于前述N型第二外延层的厚度，而后通过淀积磨平处理在沟槽2091和2092形成介质层，如图4f所示。
步骤S160：在前述第二外延层上相邻两个沟槽之间经离子注入形成横向间隔分布的多个体区。
在步骤S160中，在前述的N型第二外延层上相邻的两个沟槽2091和2092之间经离子注入形成横向间隔分布的两个P型体区2101和2102，且形成的P型体区2101的边缘与临近的沟槽2091间隔有一定距离，P型体区2102的边缘与临近的沟槽2092同样间隔有一定距离，如图4f所示，使形成的每个P型体区均通过一个P型浮空掺杂区与一个P型隔离层形成接触包括：P型体区2101的底部扩散至与P型浮空掺杂区2082的上表面形成接触，且该P型浮空掺杂区2082的下表面与P型隔离层2042的上表面形成接触；P型体区2102的底部扩散至与P型浮空掺杂区2083的上表面形成接触，且该P型浮空掺杂区2083的下表面与P型隔离层2043的上表面形成接触。
步骤S170：在前述第二外延层上表面依次淀积栅氧化层和多晶硅层，并通过蚀刻形成间隔分布的多个栅极结构。
在步骤S170中，在该N型第二外延层上表面依次淀积栅氧化层211和多晶硅层212，并通过蚀刻形成间隔分布的多个栅极结构，如图4f所示。该多个栅极结构的其中之一横跨在相邻的前述介质层与前述体区(沟槽2091与体区2101、沟槽2092与体区2102)之间，或横跨在相邻的两个体区(体区2101和2102)之间。
步骤S180：在每个前述体区和每个前述高压阱区中上经离子注入分别形成至少一个的注入区。
在步骤S180中，在P型体区2101中经离子注入形成两个N型第一注入区(2131和2133)和一个P型第二注入区2132，且其在P型体区2101中交替排布为N型第一注入区2131、P型第二注入区2132和N型第一注入区2133；在P型体区2102中经离子注入形成两个N型第一注入区(2135和2137)和一个P型第二注入区2136，且其在该P型体区2102中交替排布为N型第一注入区2135、P型第二注入区2136和N型第一注入区2137；以及在N型高压阱区2071中形成有一个N型第一注入区2131，在高压阱区2072中形成有一个N型第一注入区2138，如图4g所示。
步骤S190：在前述注入区和前述多个栅极结构的表面形成金属接触分别引出到源电极、漏电极或栅电极。
在步骤S190中，在P型体区2101中通过在交替排布的N型第一注入区2131、P型第二注入区2132和N型第一注入区2133的表面形成金属接触并共同引出到源电极S；
在P型体区2102中通过在交替排布的N型第一注入区2135、P型第二注入区2136和N型第一注入区2137的表面形成金属接触并共同引出到源电极S；
在N型高压阱区2071中通过在N型第一注入区2131表面形成金属接触引出到漏电极D，以及在N型高压阱区2072中通过在N型第一注入区2138表面形成金属接触引出到漏电极D；以及
在每个栅极结构中通过在多晶硅层212表面形成金属接触引出到栅电极G，如图4h所示。
进一步地，在前述步骤S170前，该制造方法还可以包括：
在前述N型第二外延层中的两个P型体区2101和2102之间经离子注入形成N型第二漂移区(未示出)，且该N型第二漂移区的掺杂浓度与N型第一漂移区206的掺杂浓度不同。由此可通过改变N型第二漂移区的掺杂浓度，使器件导通时与周围P区几乎不耗尽的N型阱区体现出更小的电阻，从而可获得更低的导通电阻。
进一步地，在上述NLDMOS器件的制造方法的实施步骤可有选择地省略其中的部分步骤，或借由本领域普通技术人员易于想到的技术手段做替代，在此不作限制，旨在实现前述实施例中所述的NLDMOS器件的结构，改善现有技术中LDMOS器件的性能提升有限及可靠性的情况，例如可在实现上述步骤时不生成N型第一漂移区206中的P型浮空掺杂区(2081、2082、2083和2084)，仅通过P型体区与对应位置的P型隔离层接触，形成体区超结结构，同样能一定程度上可提高现有技术中LDMOS器件的性能，实现器件在正向导通时形成横向和纵向电流路径，获得低的导通电阻，相比图3～图4h所示实施例的完整步骤，制造工艺步骤减少，能够获得更低的制造成本。
综上所述，本公开实施例提供的横向双扩散晶体管的制造方法，形成的该NLDMOS器件包括：依次层叠在P型衬底201上的N型埋层202和N型第一外延层203；横向间隔分布在该N型第一外延层203上的多个N/P隔离层(N型隔离层2041和2044、P型隔离层2042和2043)；位于该N型第一外延层203上的N型第二外延层；位于该N型第二外延层中的N型第一漂移区206和位于该N型第一漂移区206两侧的N型高压阱区(2071和2072)，该N型第一漂移区206中具有横向间隔分布的多个P型浮空掺杂区(2081、2082、2083和2084)，且至少一个的P型浮空掺杂区(2082和2083)与至少一个的P型隔离层(2042和2043)的上表面形成接触；间隔设置在该N型第二外延层上表面的多个沟槽(2091和2092)；横向间隔分布在该N型第二外延层上相邻两个沟槽(2091和2092)之间的多个P型体区(2101和2102)，至少一个的P型体区(2101或2102)的底部与前述至少一个的P型浮空掺杂区(2082或2083)的上表面形成接触，且该至少一个的P型浮空掺杂区(2082或2083)的下表面与前述至少一个的P型隔离层(2042和2043)的上表面形成接触；以及间隔分布在该N型第二外延层上表面的多个栅极结构，该多个栅极结构的其中之一横跨在相邻的沟槽与前述P型体区(2091和2101、2102和2092)之间，或横跨在相邻的两个P型体区(2101和2102)之间。本公开中的NLDMOS器件利用两次外延工艺并引入N/P隔离层，使在漏端区域利用高压阱区(2071和2072)与N型隔离层(2041和2042)来减小N型埋层202的引出电阻，以及通过相同掺杂类型的的P型浮空掺杂区与位置上下对应的P型隔离层接触，形成P型体区的超结结构，以增加体区耗尽和RESURF的作用，提高器件耐压。
而且，形成的该体区超结实现了在该横向双扩散晶体管正向导通时，提供从漏电极D流经N型埋层202后依次穿过N型第一外延层203和N型第一漂移区206到达源电极S中N型第一注入区的纵向电流路径，同时P型浮空掺杂区与N型第一漂移区206可形成PN结，在器件正向开启时由电子积累层导电，提高了该N型第一漂移区206的掺杂浓度，并增加了从漏电极D(N型高压阱区和/或N型隔离层)沿N型第一漂移区206到达源电极S的横向电流导通路径，使该横向双扩散晶体管器件可在同样的电流密度下实现更低的正向压降，以降低该器件的导通电阻，提高器件电流能力。
此外，利用该多个P型浮空掺杂区和多个N/P隔离层的配合，当外加反偏电压时，N型埋层202通过N型隔离层和N型第二外延层203与上方的N型高压阱区所对应的PN结的耗尽区主要是向低掺杂的N型区扩展为主，这样就收集了更多N型区电离施主发出的电力线，有助于减弱靠近栅极结构附近的电场峰值，提高器件耐压。
在此需要说明的是，该NLDMOS器件中位于N型第一漂移区206中的多个N/P隔离层有减小隔离宽度的作用，从而可以提高电路设计中该器件的密度，以及
本公开各个实施例均是以N型漂移区的器件为例进行的说明，对于P型漂移区的器件同样适用，在此不做赘述。
应当说明的是，在本公开的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims (17)

1.一种横向双扩散晶体管，包括：
依次层叠在衬底上的第一掺杂类型的埋层和第一外延层；
横向间隔分布在所述第一外延层上的多个隔离层；
位于所述第一外延层上的第二外延层；
位于所述第二外延层中第一掺杂类型的第一漂移区和位于所述第一漂移区两侧的高压阱区，所述第一漂移区中具有横向间隔分布的多个第二掺杂类型的浮空掺杂区，且至少一个的浮空掺杂区与至少一个的隔离层的上表面形成接触；
间隔设置在所述第二外延层上表面的多个沟槽，且每个所述沟槽中填充有介质层；
横向间隔分布在所述第二外延层上相邻两个沟槽之间的多个第二掺杂类型的体区，每个第二掺杂类型的所述体区均通过一个第二掺杂类型的所述浮空掺杂区与一个第二掺杂类型的所述隔离层接触，以形成体区超结结构；
间隔分布在所述第二外延层上表面的多个栅极结构，所述多个栅极结构的其中之一横跨在相邻的所述介质层与所述体区之间，或横跨在相邻的两个体区之间，每个栅极结构包括依次层叠的栅氧化层和多晶硅层，
每个所述高压阱区的下表面都与一个第一掺杂类型的所述隔离层的上表面形成有接触。
2.根据权利要求1所述的横向双扩散晶体管，其中，还包括：
位于每个所述体区中的至少一个的注入区，所述至少一个的注入区以金属接触引出到源电极；
位于每个所述高压阱区中的至少一个的注入区，所述至少一个的注入区以金属接触引出到漏电极，
且位于每个所述栅极结构中的所述多晶硅层以金属接触引出到栅电极。
3.根据权利要求2所述的横向双扩散晶体管，其中，所述横向双扩散晶体管在正向导通时，形成有从所述漏电极沿所述第一漂移区到达所述源电极的多条横向电流路径；以及
从所述漏电极流经所述埋层后依次穿过所述第一外延层和所述第一漂移区到达所述源电极的纵向电流路径。
4.根据权利要求2所述的横向双扩散晶体管，其中，相邻的两个所述隔离层的掺杂类型相同或相反。
5.根据权利要求4所述的横向双扩散晶体管，其中，每个第二掺杂类型的所述浮空掺杂区的下表面均与一个第二掺杂类型的所述隔离层的上表面形成接触，或空置；
形成接触的所述浮空掺杂区的个数与形成的所述体区的个数相同，每个形成接触的所述浮空掺杂区的位置均与其形成接触的所述体区的位置相对应，空置的所述浮空掺杂区横向间隔开来，且在纵向上与所述沟槽的下表面和所述第一外延层的上表面均间隔有一定距离。
6.根据权利要求4所述的横向双扩散晶体管，其中，每个第二掺杂类型的所述浮空掺杂区的下表面均与一个第二掺杂类型的所述隔离层的上表面形成接触，或空置；
形成接触的所述浮空掺杂区的个数与形成的所述体区的个数相同，每个形成接触的所述浮空掺杂区的位置均与其形成接触的所述体区的位置相对应，空置的所述浮空掺杂区横向上与形成有接触的所述浮空掺杂区相连接。
7.根据权利要求1所述的横向双扩散晶体管，其中，位于每个所述体区中的至少一个的注入区包括：
分布在每个所述体区中的两个第一掺杂类型的第一注入区和一个第二掺杂类型的第二注入区，且在每个所述体区中所述第一注入区与所述第二注入区交替排布，
且前述至少一个的注入区以金属接触引出到源电极包括：
每个所述体区中通过在交替排布的所述第一注入区与所述第二注入区的表面形成金属接触并共同引出到所述源电极。
8.根据权利要求1所述的横向双扩散晶体管，其中，位于每个所述高压阱区中的至少一个的注入区包括：
位于每个所述高压阱区中的一个第一掺杂类型的第一注入区，
且前述至少一个的注入区以金属接触引出到漏电极包括：
每个所述高压阱区中通过在所述第一注入区表面形成金属接触引出到所述漏电极。
9.根据权利要求6所述的横向双扩散晶体管，其中，还包括：
位于所述第二外延层的两个所述体区之间具有第一掺杂类型的第二漂移区，且所述第二漂移区的掺杂浓度与所述第一漂移区的掺杂浓度不同。
10.一种横向双扩散晶体管的制造方法，包括：
在衬底上依次淀积生长形成第一掺杂类型的埋层和第一外延层；
在所述第一外延层上通过蚀刻淀积形成横向间隔分布的多个隔离层；
在所述第一外延层上淀积生长形成第二外延层，并利用离子注入在该第二外延层中形成第一掺杂类型的第一漂移区以及在该第一漂移区的两侧形成高压阱区；
在所述第一漂移区中进行离子注入，形成横向间隔分布的多个第二掺杂类型的浮空掺杂区，至少一个的浮空掺杂区与至少一个的隔离层的上表面形成接触；
在所述第二外延层上间隔蚀刻形成有多个沟槽，并通过淀积填平每个所述沟槽以形成介质层；
在所述第二外延层上相邻两个沟槽之间经离子注入形成横向间隔分布的多个第二掺杂类型的体区，每个第二掺杂类型的所述体区的底部扩散至一个浮空掺杂区的上表面，以通过一个所述浮空掺杂区与一个第二掺杂类型的所述隔离层接触，形成体区超结结构；
在所述第二外延层上表面依次淀积栅氧化层和多晶硅层，并通过蚀刻形成间隔分布的多个栅极结构，所述多个栅极结构的其中之一横跨在相邻的所述介质层与所述体区之间，或横跨在相邻的两个体区之间；
在每个所述体区和每个所述高压阱区中上经离子注入分别形成至少一个的注入区；
在所述注入区和所述多个栅极结构的表面形成金属接触分别引出到源电极、漏电极或栅电极，
形成的每个所述高压阱区的下表面都与一个第一掺杂类型的所述隔离层的上表面形成接触。
11.根据权利要求10所述的制造方法，其中，所述在所述第一外延层上通过蚀刻淀积形成横向间隔分布的多个隔离层的步骤包括：
在所述第一外延层上进行场氧化工艺以形成多个横向间隔分布的隔离层，且相邻的两个所述隔离层的掺杂类型相同或相反。
12.根据权利要求11所述的制造方法，其中，所述至少一个的浮空掺杂区与至少一个的隔离层的上表面形成接触的步骤包括：
每个第二掺杂类型的所述浮空掺杂区的下表面均与一个第二掺杂类型的所述隔离层的上表面形成接触，或空置；
形成接触的所述浮空掺杂区的个数与形成的所述体区的个数相同，每个形成接触的所述浮空掺杂区的位置均与其形成接触的所述体区的位置相对应，空置的所述浮空掺杂区横向间隔开来，且在纵向上与所述沟槽的下表面和所述第一外延层的上表面均间隔有一定距离。
13.根据权利要求11所述的制造方法，其中，所述至少一个的浮空掺杂区与至少一个的隔离层的上表面形成接触的步骤包括：
每个第二掺杂类型的所述浮空掺杂区的下表面均与一个第二掺杂类型的所述隔离层的上表面形成接触，或空置；
形成接触的所述浮空掺杂区的个数与形成的所述体区的个数相同，每个形成接触的所述浮空掺杂区的位置均与其形成接触的所述体区的位置相对应，空置的所述浮空掺杂区横向上与形成有接触的所述浮空掺杂区相连接。
14.根据权利要求13所述的制造方法，其中，所述在所述第二外延层上表面依次淀积栅氧化层和多晶硅层的步骤前，所述制造方法还包括：
在所述第二外延层的两个所述体区之间经离子注入形成第一掺杂类型的第二漂移区，
且所述第二漂移区的掺杂浓度与所述第一漂移区的掺杂浓度不同。
15.根据权利要求14所述的制造方法，其中，所述在所述第二外延层上相邻两个沟槽之间经离子注入形成横向间隔分布的多个体区的步骤包括：
在所述第二外延层上相邻两个沟槽之间经离子注入形成横向间隔分布的两个第二掺杂类型的体区，形成的所述体区的边缘与临近的所述沟槽间隔有一定距离。
16.根据权利要求10所述的制造方法，其中，所述在每个所述体区和每个所述高压阱区中上经离子注入分别形成至少一个的注入区的步骤包括：
在每个所述高压阱区中经离子注入均形成有一个第一掺杂类型的第一注入区；以及
在每个所述体区中经离子注入均形成有两个第一掺杂类型的第一注入区和一个第二掺杂类型的第二注入区，且在每个所述体区中所述第一注入区与所述第二注入区交替排布。
17.根据权利要求16所述的制造方法，其中，在所述注入区和所述多个栅极结构的表面形成金属接触分别引出到源电极、漏电极或栅电极的步骤包括：
每个所述高压阱区中通过在所述第一注入区表面形成金属接触引出到漏电极；
每个所述体区中通过在交替排布的所述第一注入区与所述第二注入区的表面形成金属接触并共同引出到源电极；
在每个所述栅极结构中通过在所述多晶硅层的表面形成金属接触引出到栅电极。
CN202011404972.9A 2020-12-03 2020-12-03 横向双扩散晶体管及其制造方法 Active CN112599599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011404972.9A CN112599599B (zh) 2020-12-03 2020-12-03 横向双扩散晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011404972.9A CN112599599B (zh) 2020-12-03 2020-12-03 横向双扩散晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN112599599A CN112599599A (zh) 2021-04-02
CN112599599B true CN112599599B (zh) 2022-09-20

Family

ID=75188102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011404972.9A Active CN112599599B (zh) 2020-12-03 2020-12-03 横向双扩散晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN112599599B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400184A (zh) * 2022-03-24 2022-04-26 北京芯可鉴科技有限公司 Ldmosfet晶体管的制作方法及ldmosfet晶体管
DE102022128706A1 (de) 2022-10-28 2024-05-08 Elmos Semiconductor Se Vorrichtung und Verfahren zur Substratstrombegrenzung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681494B1 (ko) * 2010-03-03 2016-12-01 삼성전자 주식회사 반도체 장치
CN104518023B (zh) * 2013-09-30 2017-12-15 无锡华润上华科技有限公司 高压ldmos器件
US9460926B2 (en) * 2014-06-30 2016-10-04 Alpha And Omega Semiconductor Incorporated Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
CN110176454B (zh) * 2018-02-20 2022-06-28 马克西姆综合产品公司 多晶体管器件

Also Published As

Publication number Publication date
CN112599599A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
CN111463277B (zh) 半导体器件
CN102054859B (zh) 双极型半导体器件和制造方法
US8404526B2 (en) Semiconductor device and manufacturing method for the same
US9673288B2 (en) Silicon carbide semiconductor device including conductivity layer in trench
US7700440B2 (en) Method of manufacturing a metal-oxide-semiconductor with reduced on-resistance
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
US7479678B2 (en) Semiconductor element and method of manufacturing the same
US8969953B2 (en) Method of forming a self-aligned charge balanced power DMOS
US20050167744A1 (en) Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN111987166A (zh) 横向双扩散晶体管的制造方法
CN111180522A (zh) 具有超结和嵌氧硅层的半导体器件
CN112599599B (zh) 横向双扩散晶体管及其制造方法
CN113424328A (zh) 具有非对称沟槽氧化物的碳化硅mosfet结构
US20140103439A1 (en) Transistor Device and Method for Producing a Transistor Device
CN114744049A (zh) 碳化硅mosfet半导体器件及制作方法
KR101297440B1 (ko) Ｐｎ접합 및 모스 커패시터 하이브리드 리설프 트랜지스터
US20130240981A1 (en) Transistor array with a mosfet and manufacturing method
KR102088181B1 (ko) 반도체 트랜지스터 및 그 제조 방법
CN112151599B (zh) 半导体功率器件的制造方法
CN112599600A (zh) 垂直双扩散晶体管及其制造方法
KR100910798B1 (ko) 불순물 주입층이 형성된 트랜치를 가지는 고전압용 트랜치절연 게이트 양극성 트랜지스터 및 그 제조방법
CN111710719A (zh) 横向双扩散晶体管及其制造方法
CN111725319B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 310030 room 901-23, 9 / F, West Building 4, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou, Zhejiang

Applicant after: Jiehuate Microelectronics Co.,Ltd.

Address before: 310030 room 901-23, 9 / F, West Building 4, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou, Zhejiang

Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd.

GR01 Patent grant
GR01 Patent grant