CN112151459A - 封装电路结构及其制作方法 - Google Patents

封装电路结构及其制作方法 Download PDF

Info

Publication number
CN112151459A
CN112151459A CN201910562603.3A CN201910562603A CN112151459A CN 112151459 A CN112151459 A CN 112151459A CN 201910562603 A CN201910562603 A CN 201910562603A CN 112151459 A CN112151459 A CN 112151459A
Authority
CN
China
Prior art keywords
layer
antenna
chip
opening
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910562603.3A
Other languages
English (en)
Other versions
CN112151459B (zh
Inventor
魏永超
杨永泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN201910562603.3A priority Critical patent/CN112151459B/zh
Priority to US16/550,601 priority patent/US11178777B2/en
Publication of CN112151459A publication Critical patent/CN112151459A/zh
Priority to US17/497,809 priority patent/US20220030720A1/en
Application granted granted Critical
Publication of CN112151459B publication Critical patent/CN112151459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Aerials (AREA)

Abstract

一种封装电路结构，包括依次层叠设置的电路板、介电层及天线结构，所述电路板与介电层结合的一侧开设有第一开口，所述介电层上设有第二开口，所述第二开口贯穿所述介电层并与所述第一开口对应以与所述第一开口构成收容腔，所述天线结构包括依次层叠设置的第一接地层、第一绝缘层及第一天线层，所述介电层上还设有导电结构，所述导电结构贯穿所述介电层以电连接所述电路板及第一接地层，所述封装电路结构还包括芯片，所述芯片设置于所述收容腔内并与电路板电连接，且所述芯片与所述天线结构之间存在间隙。本发明还提供一种封装电路结构的制作方法。

Description

封装电路结构及其制作方法
技术领域
本发明涉及一种封装电路结构及其制作方法，尤其涉及一种具有天线模组的封装电路结构及其制作方法。
背景技术
近年来，电子产品被广泛应用在日常工作和生活中，轻、薄、小的电子产品越来越受到欢迎。电路结构作为电子产品的主要部件，其占据了电子产品的较大空间，因此电路结构的体积在很大程度上影响了电子产品的体积，大体积的电路结构势必难以符合电子产品轻、薄、短、小之趋势。
通过将芯片(如电阻、电容等)嵌埋在电路基板的内部有利于减少电路结构的整体厚度，从而减少电子产品的厚度。然而，现有的芯片封装技术在将芯片封装于电路板中时容易造成芯片的损伤。
发明内容
有鉴于此，有必要提供一种不易损伤芯片的封装电路结构的制作方法。
还提供一种封装电路结构。
一种封装电路结构的制作方法，其包括以下步骤：
提供一电路板，并在所述电路板的一侧开设第一开口；
将芯片装设于所述第一开口中并与所述电路板电连接；
提供一介电层，所述介电上设有第二开口及至少一导电结构，所述第二开口及所述导电结构分别贯穿所述介电层的两相对表面；
提供一天线结构，所述天线结构包括依次层叠设置的第一接地层、第一绝缘层及第一天线层；以及
将所述天线结构、所述介电层及装设有芯片的电路板依次层叠设置并压合以封装所述芯片，获得一封装电路结构，其中，所述导电结构的一端连接所述第一接地层，另一端连接所述电路板，所述第二开口与所述第一开口对应，且所述封装电路结构中所述芯片与所述天线结构之间存在间隙。
一种封装电路结构，包括依次层叠设置的电路板、介电层及天线结构，所述电路板的一侧开设有第一开口，所述介电层上设有第二开口，所述第二开口贯穿所述介电层并与所述第一开口对应以与所述第一开口构成收容腔，所述天线结构包括依次层叠设置的第一接地层、第一绝缘层及第一天线层，所述介电层上还设有导电结构，所述导电结构贯穿所述介电层以电连接所述电路板及第一接地层，所述封装电路结构还包括芯片，所述芯片设置于所述收容腔内并与电路板电连接，且所述芯片与所述天线结构之间存在间隙。
本发明的封装电路结构，其中，所述封装电路结构中介质层对应所述芯片开设有第二开口，使得所述芯片与所述天线结构连通，有利于所述芯片在所述天线结构方向上的散热，同时避免在压合时对芯片造成损伤或造成芯片位移。
附图说明
图1-图15是本发明提供的一实施方式的封装电路结构的制作方法示意图。
图16是本发明提供的一实施方式的封装电路结构的截面示意图。
主要元件符号说明
Figure BDA0002108684950000021
Figure BDA0002108684950000031
Figure BDA0002108684950000041
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图1至图15，本发明一实施方式的封装电路结构的制作方法，其包括以下步骤：
步骤S1，请参阅图1，提供一电路板10，所述电路板10包括第一介质层11及形成于所述第一介质层11相对两侧的第一线路层12及第二线路层13，所述电路板10还设有第一开口101，所述第一开口101从所述第一介质层11形成有第一线路层12的表面向所述第二线路层13开设，以露出部分所述第二线路层13。
本实施方式中，所述第一线路层12包括至少一第一连接垫121，所述第二线路层13包括至少一第二连接垫131，且所述第二连接垫131从所述第一开口101露出。
所述第一线路层12与所述第二线路层13电连接。
本实施方式中，所述电路板10还可包括通过设置于所述第二线路层13背离所述第一线路层12的一侧的且交替的其他介质层及其他线路层或金属层。所述其他线路层与所述第二线路层13之间电连接。
具体的，所述电路板10还包括依次层叠设置的第二介质层14、第三线路层15、第三介质层16、第四线路层17、第四介质层18及第一金属层190。其中，所述第二介质层14背离所述第三线路层15的一侧压合于所述第二线路层13背离所述第一线路层12一侧。
本实施方式中，所述电路板10中的布线密度从所述第二线路层13朝背离所述第一线路层12的方向逐渐减小。
步骤S2，请参阅图2，将芯片20装设于所述第一开口101中与所述第二连接垫131电连接，并往所述第一开口101中注入胶粘剂23粘结所述芯片20与所述电路板10。
本实施方式中，装设于所述第一开口101中的芯片20不从所述第一线路层12凸伸出。优选的，所述芯片20低于所述第一开口101或者与所述第一开口101平齐。
本实施方式中，所述胶粘剂23进一步加固了所述芯片20与所述电路板10。优选的，所述胶粘剂23为导热性能良好的胶粘材料，以便加速芯片20的热量的扩散，有利于散热。
在其他实施方式中，所述芯片20可从所述第一线路层12凸伸出。
在其他实施方式中，还可省略注入所述胶粘剂23的步骤。
步骤S3，请参阅图3，提供一介电层30，所述介电层30上设有第二开口301及至少一导电结构31，所述第二开口301及所述导电结构31分别贯穿所述介电层30的两相对表面。
本实施方式中，所述介电层30上开设有至少一通孔302，导电膏填满所述通孔302形成所述导电结构31。所述导电膏具有良好的导电性能的同时，还具有一定的粘结性，在所述介电层30与其他元件压合时，所述导电膏实现良好的电导通及热传导的同时粘结所述其他元件。
在其他实施方式中，所述导电结构31还可为导电胶、金属沉积层等其他材质。
本实施方式中，所述介电层30包括三个间隔设置的导电结构31。
步骤S4，请参阅图4，提供一天线结构40，所述天线结构40包括依次层叠设置的第一接地层41、第一绝缘层42及第一天线层43。
本实施方式中，所述天线结构40还可包括依次层叠设置的第二绝缘层44、第二接地层45、第三绝缘层46及第二金属层470。其中，所述第一接地层41与所述第二接地层45及所述第二金属层470电连接。
本实施方式中，所述天线结构40包括两个间隔设置且分别贯穿所述第一接地层41、第一绝缘层42、第二绝缘层44、第二接地层45、第三绝缘层46及第二金属层470的导电柱401。所述导电柱401电连接所述第一接地层41、第二接地层45及第二金属层470。
在其他实施方式中，所述第一天线层43与所述第二接地层45之间还可设置有内层接地层、内层绝缘层及内层天线层。所述天线结构40中的第一天线层43及内层天线层沿层叠方向上的投影均不重合。
所述天线结构40中的第一绝缘层42、第二绝缘层44、第三绝缘层46及内层绝缘层具有低介电常数(Dk)及低介电损耗因子(Df)。本实施方式中，所述天线结构40中的Dk小于3.0，Df小于0.2。
步骤S5，请参阅图5，将所述天线结构40、所述介电层30及装设有芯片20的电路板10依次层叠设置并压合，封装所述芯片20，获得一封装电路结构100。其中，所述导电结构31的一端连接所述第一接地层41，另一端连接所述第一连接垫121。所述第二开口301与所述第一开口101对应，且压合后所述芯片20与所述天线结构40之间存在间隙。
在其他实施方式中，压合所述天线结构40、所述介电层30及装设有芯片20的电路板10时，还可在所述第二开口301中设置散热效果好的导热材料(图未示)，使得压合后所述芯片20与所述天线结构40之间夹设所述导热材料，以便加速所述芯片20散热。
本实施方式中，所述导电柱401与所述导电结构31对应设置。
在本实施方式中，所述封装电路结构的制作方法还可继续包括步骤S6及步骤S7，具体为：
步骤S6，请参阅图5及图6，将所述第一金属层190及所述第二金属层470进行图案化分别形成第五线路层19及第二天线层47。所述第二天线层47与所述第一天线层43沿所述层叠方向上的投影不重合。
步骤S7，请参阅图7，在所述封装电路结构100的表面设置防焊层50，且所述电路板10背离所述第一线路层12的最外侧的线路层从所述防焊层50露出以用于连接其他电子元件。
具体的，所述第五线路层19从所述防焊层50露出。
在其他实施方式中，在压合所述天线结构40、所述介电层30及装设有芯片20的电路板10之前，将所述第一金属层190及所述第二金属层470进行图案化分别形成第五线路层19及第二天线层47。所述第二天线层47与所述第一天线层43沿所述层叠方向上的投影不重合。在压合所述天线结构40、所述介电层30及装设有芯片20的电路板10之后，所述封装电路结构的制作方法还可继续包括：在所述封装电路结构100的表面设置防焊层50，且所述电路板10背离所述第一线路层12的最外侧的线路层从所述防焊层50露出以用于连接其他电子元件。
在所述封装电路结构100中，依次层叠设置天线结构40、介电层30及电路板10，其中，所述第二天线层47位于所述天线结构40背离所述介电层30的最外侧，通过所述导电柱401贯穿整个天线结构40与所述介电层30中的导电结构31连接；所述导电结构31背离所述导电柱401的一侧与所述电路板10的第一线路层12连接，所述第一线路层12与所述第二线路层13电连接，从而实现所述第二天线层47与所述芯片20的导通。
在本实施方式中，所述电路板10可通过以下步骤S11～S15进行制备：
步骤S11，请参阅图8，提供一承载板1，所述承载板1的一表面上设有第一金属箔130。
步骤S12，请参阅图9，在所述第一金属箔130上压合第二介质层14，并在所述第二介质层14背离所述第一金属箔130的一侧进行线路制作形成第三线路层15。
步骤S13，请参阅图10，在所述第三线路层15上压合第三介质层16，并在所述第三介质层16背离所述第三线路层15的一侧进行线路制作形成第四线路层17，同时移除所述承载板1并将所述第一金属箔130图案化形成第二线路层13。其中，所述第二线路层13包括至少一第二连接垫131。
步骤S14，请参阅图11，在所述第二连接垫131上形成防焊结构60，并在所述第二线路层13上压合第一单面板(图未标)，在所述第四线路层17上压合第二单面板(图未标)。所述第一单面板包括第一介质层11及形成于所述第一介质层11一表面的第二金属箔120，所述第一介质层11背离所述第二金属箔120的一侧与所述第二线路层13结合；所述第二单面板包括第四介质层18及形成于所述第四介质层18一表面的第三金属箔191，所述第四介质层18背离所述第三金属箔191的一侧与所述第四线路层17结合。
步骤S15，请参阅图1，对所述第二金属箔120进行线路制作形成第一线路层12，并在所述第一介质层11上开设第一开口101以露出第二连接垫131，对所述第三金属箔191进行打孔及电镀形成与所述第四线路层17电连接的第一金属层190。
在本实施方式中，所述天线结构40可通过以下步骤S41～S45进行制备：
步骤S41，请参阅图12，提供一第一双面板A1及第二双面板A2，所述第一双面板A1包括第一绝缘层42及分别设置于所述第一绝缘层42两相对表面上的第一导电层411及第二导电层430，所述第二双面板A2包括第三绝缘层46及分别设置于所述第三绝缘层46两相对表面上的第三导电层450及第四导电层471。
步骤S42，请参阅图13，将所述第二导电层430进行线路制作形成第一天线层43，将所述第三导电层450进行线路制作形成第二接地层45。
步骤S43，请参阅图14，将设有所述第一天线层43的第一双面板A1、一第二绝缘层44、及设有所述第二接地层45的第二双面板A2压合形成中间体200。其中，所述第一天线层43及所述第二接地层45分别结合于所述第二绝缘层44的两相对表面。
步骤S44，请参阅图15，在所述中间体200上开孔并对所述中间体200进行电镀，使得所述第一导电层411对应形成第三金属层410，所述第四导电层471对应形成第二金属层470，并填孔对应形成导电柱401。其中，所述导电柱401贯穿所述第三金属层410、第一绝缘层42、第一天线层43、第二绝缘层44、第二接地层45、第三绝缘层46及第二金属层470。
步骤S45，请参阅图4，对所述第三金属层410进行线路蚀刻制得第一接地层41。所述导电柱401贯穿所述第一接地层41、第一绝缘层42、第一天线层43、第二绝缘层44、第二接地层45、第三绝缘层46及第二金属层470。
请参阅图16，本发明一较佳实施方式还提供一种封装电路结构100，其包括依次层叠设置的电路板10、介电层30及天线结构40。所述电路板10包括依次层叠设置的第一线路层12、第一介质层11及第二线路层13。所述第一线路层12包括第一连接垫121，所述第二线路层13包括第二连接垫131。所述电路板10还设有第一开口101，所述第一开口101从所述第一介质层11形成有第一线路层12的表面向所述第二线路层13开设，以露出所述第二连接垫131。所述天线结构40包括依次层叠设置的第一接地层41、第一绝缘层42及第一天线层43。所述介电层30结合所述第一介质层11设有所述第一线路层12的一侧及所述第一绝缘层42设有所述第一接地层41的一侧。所述介电层30上设有第二开口301及至少一导电结构31，所述第二开口301及所述导电结构31分别贯穿所述介电层30的两相对表面，所述导电结构31连接所述第一连接垫121及所述第一接地层41。所述第二开口301与所述第一开口101对应以构成收容腔70。所述封装电路结构100还包括芯片20，所述芯片20安装于所述收容腔70中并与所述第二连接垫131连接，且所述芯片20与所述天线结构40之间存在间隙(图未标)。
本实施方式中，所述芯片20不从所述第一线路层12凸伸出。优选的，所述芯片20完全收容于所述第一开口101中，不从所述第一开口101凸伸出。
所述封装电路结构100还可包括设置于所述第一开口101中的胶粘剂23，所述胶粘剂23粘结所述芯片20与所述电路板10。
本实施方式中，所述胶粘剂23可为导热性良好的胶粘材料。
所述间隙中还可设有导热材料(图未示)，所述导热材料连接所述芯片20与所述天线结构40，从而加快所述芯片20在所述天线结构40方向上的散热速度。
本实施方式中，所述天线结构40还可包括依次层叠设置的第二绝缘层44、第二接地层45、第三绝缘层46及第二天线层47，所述第二绝缘层44背离与所述第二接地层45的一侧与所述第一天线层43背离所述第一接地层41的一侧结合。其中，所述第一天线层43与所述第二天线层47沿层叠方向上的投影不重合。
在其他实施方式中，所述天线结构40还可包括其他设置于所述第一天线层43与所述第二接地层45之间的内层天线层(图未示)，以增加信号的传输。其中，所述第一天线层43、内层天线层及所述第二天线层47沿层叠方向上的投影不重合。
所述天线结构40还可包括贯穿所述第一接地层41、第一绝缘层42、第二绝缘层44、第二接地层45、第三绝缘层46及第二天线层47的导电柱401。所述导电柱401电连接所述第一接地层41、第二接地层45及第二天线层47。
本实施方式中，所述电路板10可包括设置于所述第二线路层13背离所述第一线路层12一侧的其他线路层。
具体的，所述电路板10还包括依次层叠设置的第二介质层14、第三线路层15、第三介质层16、第四线路层17、第四介质层18及第五线路层19。其中，所述第二介质层14背离所述第三线路层15的一侧压合于所述第二线路层13背离所述第一线路层12一侧。
所述电路板10还可包括形成于最外侧的防焊层50，所述第五线路层19从所述防焊层50露出。
本发明的封装电路结构100，其中，所述封装电路结构100中介电层30对应所述芯片20开设有第二开口301，使得所述芯片20与所述天线结构40连通，有利于所述芯片20在所述天线结构40方向上的散热，同时避免在压合时对芯片20造成损伤或造成芯片位移。进一步地，所述芯片20与所述天线结构40之间设置导热材料，能够加速所述芯片20在所述天线结构40方向上的散热。进一步地，所述第一开口101中的胶粘剂23加固了所述芯片20与所述电路板10，当所述胶粘剂23为导热性能良好的胶粘材料时，能够加速所述芯片20朝所述电路板10散热。进一步地，第一天线层43与所述第二天线层47沿层叠方向上的投影不重合，有利于信号的传输。同时，所述天线结构40能够整合多种信号，分层布设。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种封装电路结构的制作方法，其包括以下步骤：
提供一电路板，并在所述电路板的一侧开设第一开口；
将芯片装设于所述第一开口中并与所述电路板电连接；
提供一介电层，所述介电上设有第二开口及至少一导电结构，所述第二开口及所述导电结构分别贯穿所述介电层的两相对表面；
提供一天线结构，所述天线结构包括依次层叠设置的第一接地层、第一绝缘层及第一天线层；以及
将所述天线结构、所述介电层及装设有芯片的电路板依次层叠设置并压合以封装所述芯片，获得一封装电路结构，其中，所述导电结构的一端连接所述第一接地层，另一端连接所述电路板，所述第二开口与所述第一开口对应，且所述封装电路结构中所述芯片与所述天线结构之间存在间隙。
2.如权利要求1所述的封装电路结构的制作方法，其特征在于，步骤“将芯片装设于所述第一开口中并与所述电路板电连接”中还包括：往所述第一开口中注入胶粘剂粘结所述芯片与所述电路板。
3.如权利要求1所述的封装电路结构的制作方法，其特征在于，所述间隙中设有导热材料连接所述芯片与所述天线结构，以加快所述芯片在所述天线结构方向上的散热速度。
4.如权利要求1所述的封装电路结构的制作方法，其特征在于，所述天线结构还包括依次层叠设置的第二绝缘层、第二接地层、第三绝缘层及第二天线层，所述第二绝缘层背离与所述第二接地层的一侧与所述第一天线层结合。
5.如权利要求1所述的封装电路结构的制作方法，其特征在于，所述第一天线层与所述第二天线层沿层叠方向上的投影不重合。
6.一种封装电路结构，包括依次层叠设置的电路板、介电层及天线结构，其特征在于，所述电路板的一侧开设有第一开口，所述介电层上设有第二开口，所述第二开口贯穿所述介电层并与所述第一开口对应以与所述第一开口构成收容腔，所述天线结构包括依次层叠设置的第一接地层、第一绝缘层及第一天线层，所述介电层上还设有导电结构，所述导电结构贯穿所述介电层以电连接所述电路板及第一接地层，所述封装电路结构还包括芯片，所述芯片设置于所述收容腔内并与电路板电连接，且所述芯片与所述天线结构之间存在间隙。
7.如权利要求6所述的封装电路结构，其特征在于，所述封装电路结构还包括设置于所述第一开口中的胶粘剂，所述胶粘剂粘结所述芯片与所述电路板。
8.如权利要求6所述的封装电路结构，其特征在于，所述间隙中设有导热材料连接所述芯片与所述天线结构，从而加快所述芯片在所述天线结构方向上的散热速度。
9.如权利要求6所述的封装电路结构，其特征在于，所述天线结构还包括依次层叠设置的第二绝缘层、第二接地层、第三绝缘层及第二天线层，所述第二绝缘层背离与所述第二接地层的一侧与所述第一天线层背离所述第一接地层的一侧结合。
10.如权利要求9所述的封装电路结构，其特征在于，所述第一天线层与所述第二天线层沿层叠方向上的投影不重合。
CN201910562603.3A 2019-06-26 2019-06-26 封装电路结构及其制作方法 Active CN112151459B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910562603.3A CN112151459B (zh) 2019-06-26 2019-06-26 封装电路结构及其制作方法
US16/550,601 US11178777B2 (en) 2019-06-26 2019-08-26 Component embedded circuit board with antenna structure and method for manufacturing the same
US17/497,809 US20220030720A1 (en) 2019-06-26 2021-10-08 Method for manufacturing component embedded circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910562603.3A CN112151459B (zh) 2019-06-26 2019-06-26 封装电路结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112151459A true CN112151459A (zh) 2020-12-29
CN112151459B CN112151459B (zh) 2023-03-24

Family

ID=73869937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910562603.3A Active CN112151459B (zh) 2019-06-26 2019-06-26 封装电路结构及其制作方法

Country Status (2)

Country Link
US (2) US11178777B2 (zh)
CN (1) CN112151459B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098356A1 (en) * 2022-11-11 2024-05-16 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor circuit and method for manufacturing thereof
TWI848413B (zh) * 2022-10-24 2024-07-11 大陸商鵬鼎控股（深圳）股份有限公司 封裝基板及其製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法
CN105448856A (zh) * 2014-09-01 2016-03-30 宏启胜精密电子(秦皇岛)有限公司 芯片封装结构、制作方法及芯片封装基板
CN107135616A (zh) * 2016-02-29 2017-09-05 At&S奥地利科技与系统技术股份公司 具有天线结构的印刷电路板产品及其生产方法
CN108511426A (zh) * 2017-02-24 2018-09-07 台湾积体电路制造股份有限公司 封装
CN109411434A (zh) * 2017-08-18 2019-03-01 三星电机株式会社 扇出型半导体封装件
CN109935579A (zh) * 2017-12-19 2019-06-25 徐克铭 多频天线封装结构及其制造方法以及使用其的通讯装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823767B1 (ko) * 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
KR100879375B1 (ko) * 2007-09-28 2009-01-20 삼성전기주식회사 캐비티 캐패시터가 내장된 인쇄회로기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法
CN105448856A (zh) * 2014-09-01 2016-03-30 宏启胜精密电子(秦皇岛)有限公司 芯片封装结构、制作方法及芯片封装基板
CN107135616A (zh) * 2016-02-29 2017-09-05 At&S奥地利科技与系统技术股份公司 具有天线结构的印刷电路板产品及其生产方法
CN108511426A (zh) * 2017-02-24 2018-09-07 台湾积体电路制造股份有限公司 封装
CN109411434A (zh) * 2017-08-18 2019-03-01 三星电机株式会社 扇出型半导体封装件
CN109935579A (zh) * 2017-12-19 2019-06-25 徐克铭 多频天线封装结构及其制造方法以及使用其的通讯装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI848413B (zh) * 2022-10-24 2024-07-11 大陸商鵬鼎控股（深圳）股份有限公司 封裝基板及其製作方法
WO2024098356A1 (en) * 2022-11-11 2024-05-16 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor circuit and method for manufacturing thereof

Also Published As

Publication number Publication date
US20220030720A1 (en) 2022-01-27
US11178777B2 (en) 2021-11-16
CN112151459B (zh) 2023-03-24
US20200413547A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
TWI710301B (zh) 薄型天線電路板的製作方法
US10490478B2 (en) Chip packaging and composite system board
CN102789991B (zh) 封装结构及其制作方法
US11160160B1 (en) PCB for bare die mount and process therefore
US20150042421A1 (en) Laminated flat cable and method for producing same
CN112151459B (zh) 封装电路结构及其制作方法
CN114068436A (zh) 封装电路结构及其制作方法
US20030012006A1 (en) Pocket mounted chip having microstrip line
CN114503790A (zh) 内埋式电路板及其制作方法
CN110798991B (zh) 埋嵌式基板及其制作方法，及具有该埋嵌式基板的电路板
CN202206659U (zh) 内埋元件的双层线路板
CN113543465B (zh) 多层电路板及其制作方法
US20170223837A1 (en) Component built-in substrate and method for manufacturing component built-in substrate
TWI836337B (zh) 電子元件封裝結構、其製造方法及半成品組合體
CN110798977B (zh) 薄型天线电路板及其制作方法
CN114391304B (zh) 板对板连接结构及其制作方法
US11437182B2 (en) Electronic component and method of manufacturing electronic component
JPH06203659A (ja) 高周波用テープ電線の製造方法
WO2013008592A1 (ja) 配線基板
CN115334750A (zh) 半孔板连接结构及其制作方法
CN116963394A (zh) 嵌埋连接器的电路板及其制作方法
CN114521055A (zh) 内埋式电路板及其制造方法
CN115241636A (zh) 天线模块及其制作方法和终端
CN115696733A (zh) 电路板及其制造方法、电子装置
CN113727510A (zh) 电路板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant