JPH06203659A - 高周波用テープ電線の製造方法 - Google Patents
高周波用テープ電線の製造方法Info
- Publication number
- JPH06203659A JPH06203659A JP25073692A JP25073692A JPH06203659A JP H06203659 A JPH06203659 A JP H06203659A JP 25073692 A JP25073692 A JP 25073692A JP 25073692 A JP25073692 A JP 25073692A JP H06203659 A JPH06203659 A JP H06203659A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- conductor circuit
- circuit
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004020 conductor Substances 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000011888 foil Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000012212 insulator Substances 0.000 claims abstract description 14
- 239000000853 adhesive Substances 0.000 claims abstract description 12
- 230000001070 adhesive effect Effects 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 65
- 238000000034 method Methods 0.000 description 40
- 229920001721 polyimide Polymers 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000012790 adhesive layer Substances 0.000 description 7
- 238000005266 casting Methods 0.000 description 6
- 239000002966 varnish Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 239000004744 fabric Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008961 swelling Effects 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Insulated Conductors (AREA)
Abstract
(57)【要約】
【目的】 Icとの接続等に用いる平衡型マイクロスト
リップライン構造を有する高周波用テープ電線を容易、
かつ安価に製造する方法を提供する。 【構成】 両面金属箔付基板の少なくとも片面の金属箔
をエッチングして導体回路を形成し、次に金属箔の除去
により露出した絶縁体層を所望の深さエッチングにより
除去して溝を形成し、而して作製した導体回路および溝
部付基板の複数枚をその形成した導体回路及び溝部側を
対向させ、一方の基板の導体回路と他方の基板の絶縁体
の溝部とが嵌合するように接着剤を介して貼合せ一体化
する。 【効果】 絶縁体層の厚さが自由に調節でき、線間の狭
ピッチ化が容易で、導体回路の位置ずれの起きない平衡
型マイクロストリップライン構造を有する高周波用テー
プ電線が容易かつ安価に製造できる。
リップライン構造を有する高周波用テープ電線を容易、
かつ安価に製造する方法を提供する。 【構成】 両面金属箔付基板の少なくとも片面の金属箔
をエッチングして導体回路を形成し、次に金属箔の除去
により露出した絶縁体層を所望の深さエッチングにより
除去して溝を形成し、而して作製した導体回路および溝
部付基板の複数枚をその形成した導体回路及び溝部側を
対向させ、一方の基板の導体回路と他方の基板の絶縁体
の溝部とが嵌合するように接着剤を介して貼合せ一体化
する。 【効果】 絶縁体層の厚さが自由に調節でき、線間の狭
ピッチ化が容易で、導体回路の位置ずれの起きない平衡
型マイクロストリップライン構造を有する高周波用テー
プ電線が容易かつ安価に製造できる。
Description
【0001】
【産業上の利用分野】本発明は、高周波用のテープ電線
の製造方法に関するものである。
の製造方法に関するものである。
【0002】
【従来の技術】従来、例えばICを基板に実装する場
合、リードフレームを介してワイヤーボンディングによ
って両者を接続させるのが一般的であった。しかし、I
Cの多ピン化に伴い、ワイヤー同志の接触ボンディング
時間、ボンディングワイヤーの高さなどが問題となっ
た。このため、TAB(Tape Automated Bonding)技術
による接続が注目された。TAB技術を用いれば、一括
ボンディングによる平面接続が可能となるからである。
また、同時にICの高速化に対応可能である点でも注目
された。
合、リードフレームを介してワイヤーボンディングによ
って両者を接続させるのが一般的であった。しかし、I
Cの多ピン化に伴い、ワイヤー同志の接触ボンディング
時間、ボンディングワイヤーの高さなどが問題となっ
た。このため、TAB(Tape Automated Bonding)技術
による接続が注目された。TAB技術を用いれば、一括
ボンディングによる平面接続が可能となるからである。
また、同時にICの高速化に対応可能である点でも注目
された。
【0003】ICの高速化に伴いICの周辺にも伝送路
としての役割が求められるようになるが、その時、TA
Bでは接続長が短いこと、インピーダンス整合が可能で
あるという点が注目されたのであった。インピーダンス
整合が成されていない場合には、接続端で信号の反射が
起り、誤動作の原因となる。インピーダンスを整合さ
せ、また信号線間の結合(クロストーク)をなくすため
に、まず考案されたのは、図2に示すコプラナー構造で
ある。これは絶縁体層1上の信号線2と接地線3を交互
に配置するという方法であった。しかしながら容易に理
解されるように、この方法では、おうよそ信号線2と同
じ数の接地線3が必要となり、信号線3の狭ピッチ化、
多線化という要請とは、本質的に相入れない方法であ
る。
としての役割が求められるようになるが、その時、TA
Bでは接続長が短いこと、インピーダンス整合が可能で
あるという点が注目されたのであった。インピーダンス
整合が成されていない場合には、接続端で信号の反射が
起り、誤動作の原因となる。インピーダンスを整合さ
せ、また信号線間の結合(クロストーク)をなくすため
に、まず考案されたのは、図2に示すコプラナー構造で
ある。これは絶縁体層1上の信号線2と接地線3を交互
に配置するという方法であった。しかしながら容易に理
解されるように、この方法では、おうよそ信号線2と同
じ数の接地線3が必要となり、信号線3の狭ピッチ化、
多線化という要請とは、本質的に相入れない方法であ
る。
【0004】次に考案されたのはマイクロ波伝送路とし
て用いられるマイクロストリップラインをTABテープ
の構造として取り入れる方法である。マイクロストリッ
プラインには、平衡型と不平衡型(平衡型をマイクロス
トリップライン、非平衡型を単にストリップラインと呼
ぶこともある)の2つがある。平衡型(図3)は、絶縁
体層1を介して信号線2の両側に接地面3を設けた構造
であるのに対して、一方不平衡型(図4)は、絶縁体層
を介して片面に信号線2、他方に接地面3を設けた構造
である。構造が単純であり、製作が比較的容易であるこ
とから不平衡型が用いられることが多い。しかし信号線
間の結合(クロストーク)は平衡型の方が少なく望まし
いことが知られている。
て用いられるマイクロストリップラインをTABテープ
の構造として取り入れる方法である。マイクロストリッ
プラインには、平衡型と不平衡型(平衡型をマイクロス
トリップライン、非平衡型を単にストリップラインと呼
ぶこともある)の2つがある。平衡型(図3)は、絶縁
体層1を介して信号線2の両側に接地面3を設けた構造
であるのに対して、一方不平衡型(図4)は、絶縁体層
を介して片面に信号線2、他方に接地面3を設けた構造
である。構造が単純であり、製作が比較的容易であるこ
とから不平衡型が用いられることが多い。しかし信号線
間の結合(クロストーク)は平衡型の方が少なく望まし
いことが知られている。
【0005】さて、マイクロストリップラインの特性イ
ンピーダンスは導体幅、導体厚、絶縁体厚、実効比誘電
率、線路構造などの複雑な関数であるが、非常に大まか
に言えば、導体厚と絶縁体層の厚さの比で決まる。よっ
て回路が狭ピッチ化するに従って絶縁体層も薄く、かつ
制御する必要がある。しかし、従来の方法では、絶縁体
層は用いる基材(例えばポリイミドフィルム)、接着剤
の厚さで決まってしまい、自由にならない。通常、市販
されている絶縁性高分子フィルムは、12.5、25、
50、75、125μm厚等であって、その中間の厚さ
のもの、或いはこれ以下の薄いフィルムを求めることは
困難である。
ンピーダンスは導体幅、導体厚、絶縁体厚、実効比誘電
率、線路構造などの複雑な関数であるが、非常に大まか
に言えば、導体厚と絶縁体層の厚さの比で決まる。よっ
て回路が狭ピッチ化するに従って絶縁体層も薄く、かつ
制御する必要がある。しかし、従来の方法では、絶縁体
層は用いる基材(例えばポリイミドフィルム)、接着剤
の厚さで決まってしまい、自由にならない。通常、市販
されている絶縁性高分子フィルムは、12.5、25、
50、75、125μm厚等であって、その中間の厚さ
のもの、或いはこれ以下の薄いフィルムを求めることは
困難である。
【0006】また、接着剤は一般に基材よりも誘電率が
高く、また、必要とする塗膜厚みも無視できない。更
に、接着剤より得られる膜は、多くの場合可撓性に劣
り、従って用途によっては大きな問題となる。特に多層
となれば問題であり、接着剤層はなるべく少なく、且つ
薄いことが重要である。
高く、また、必要とする塗膜厚みも無視できない。更
に、接着剤より得られる膜は、多くの場合可撓性に劣
り、従って用途によっては大きな問題となる。特に多層
となれば問題であり、接着剤層はなるべく少なく、且つ
薄いことが重要である。
【0007】従来の平衡型のマイクロストリップライン
の製造方法には大別して、 貼り合せ方式 キャスティングで絶縁層を形成した後、更に導体層
を形成する。 の2通りがある。ここで接着剤を用いず絶縁性フィルム
上に直接導体層を形成した、所謂2層原反を用いて、マ
イクロストリップラインを形成する例を説明するが、接
着剤によって導体層と絶縁層を貼り合せた、所謂3層原
反を出発材料としても基本的には全く同じである。
の製造方法には大別して、 貼り合せ方式 キャスティングで絶縁層を形成した後、更に導体層
を形成する。 の2通りがある。ここで接着剤を用いず絶縁性フィルム
上に直接導体層を形成した、所謂2層原反を用いて、マ
イクロストリップラインを形成する例を説明するが、接
着剤によって導体層と絶縁層を貼り合せた、所謂3層原
反を出発材料としても基本的には全く同じである。
【0008】まずの方法を説明する。これは図5の如
く、両面銅箔貼り積層板12の片面に導体回路2をエッ
チングにより形成し、この積層板12の導体回路2上
に、片面銅箔貼り積層板11の絶縁層側を接着剤層4を
介して貼合する方法である。この方法では絶縁層の厚さ
は使用する積層板の基体フィルムの2倍と接着剤層4の
厚さの和の厚さとなる。即ち、最も薄い12.5μmの
フィルムを基体に用いたものとしても、25μm以下の
厚さにすることはできない。更にこの方法で導体回路層
を図6に示すように2層にしようとすると、接着剤層4
は一層増えて2層となる。更にこの方法で上の導体回路
21と下の導体回路22の位置合せも困難であり、一旦
位置合わせを行ったとしても、外力によって、或いは温
度による膨脹や湿度による膨潤、更には接着剤の硬化時
の収縮等によって位置ずれを起し易い。
く、両面銅箔貼り積層板12の片面に導体回路2をエッ
チングにより形成し、この積層板12の導体回路2上
に、片面銅箔貼り積層板11の絶縁層側を接着剤層4を
介して貼合する方法である。この方法では絶縁層の厚さ
は使用する積層板の基体フィルムの2倍と接着剤層4の
厚さの和の厚さとなる。即ち、最も薄い12.5μmの
フィルムを基体に用いたものとしても、25μm以下の
厚さにすることはできない。更にこの方法で導体回路層
を図6に示すように2層にしようとすると、接着剤層4
は一層増えて2層となる。更にこの方法で上の導体回路
21と下の導体回路22の位置合せも困難であり、一旦
位置合わせを行ったとしても、外力によって、或いは温
度による膨脹や湿度による膨潤、更には接着剤の硬化時
の収縮等によって位置ずれを起し易い。
【0009】次にの方法であるが、この方法は市販フ
ィルム上に導体を形成した原反と、ポリイミドワニスを
導体にキャスティングする方法を組み合わせていろいろ
な工程が考案されている。代表的な方法としては、図7
の如く、キャスティングあるいはフィルムにスパッタリ
ング等の方法を用いて作製した両面導体付き積層板12
の片面に信号回路2を形成し、その信号回路2上にポリ
イミドワニス11をキャスティングし、未だそのキュア
リングが不完全な内に別の導体箔31を熱圧着し、ポリ
イミドワニスを完全にキュアさせる方法がある。この方
法はポリイミドワニスにて形成した絶縁層11をキャス
ティングで形成するため、市販の既製フィルムを使う必
要がなく、絶縁層厚を自由にできる利点がある。
ィルム上に導体を形成した原反と、ポリイミドワニスを
導体にキャスティングする方法を組み合わせていろいろ
な工程が考案されている。代表的な方法としては、図7
の如く、キャスティングあるいはフィルムにスパッタリ
ング等の方法を用いて作製した両面導体付き積層板12
の片面に信号回路2を形成し、その信号回路2上にポリ
イミドワニス11をキャスティングし、未だそのキュア
リングが不完全な内に別の導体箔31を熱圧着し、ポリ
イミドワニスを完全にキュアさせる方法がある。この方
法はポリイミドワニスにて形成した絶縁層11をキャス
ティングで形成するため、市販の既製フィルムを使う必
要がなく、絶縁層厚を自由にできる利点がある。
【0010】しかしながら、キャスティングによる方法
は、スパッタリング等の物理的蒸着法が蒸着前のプラズ
マ処理等によって、高分子フィルムと導体金属との化学
的結合が期待できるのに対して導体の凸凹による機械的
な結合にのみ依存しているため、熱に対する信頼性が低
い。また、多層に対するには、キャスティング、熱圧着
という工程を繰り返さなければならないため、工程が長
くなるという問題がある。また、多層とすれば、導体回
路の位置ずれの問題はの方法と同じく深刻である。
、の何れの方法にせよ、多層化すると工程が複雑と
ならざるを得ないし、基本的にこれ以上の狭ピッチ化は
難しい。
は、スパッタリング等の物理的蒸着法が蒸着前のプラズ
マ処理等によって、高分子フィルムと導体金属との化学
的結合が期待できるのに対して導体の凸凹による機械的
な結合にのみ依存しているため、熱に対する信頼性が低
い。また、多層に対するには、キャスティング、熱圧着
という工程を繰り返さなければならないため、工程が長
くなるという問題がある。また、多層とすれば、導体回
路の位置ずれの問題はの方法と同じく深刻である。
、の何れの方法にせよ、多層化すると工程が複雑と
ならざるを得ないし、基本的にこれ以上の狭ピッチ化は
難しい。
【0011】
【発明が解決しようとする課題】上記のように、従来の
方法では、絶縁体層の厚さを任意に制御できないため、
インピーダンス整合のための設計の自由度が制限され
た。特に回路線幅のますます細いものが求められている
現状では、回路線幅に合わせて絶縁体層も薄くなる必要
があるのに、フィルムの成形技術からは、これ以上薄い
フィルムを得ることは困難である。また、多層としたと
きの導体回路の位置ずれもますます問題である。本発明
はこのような状況に鑑みなされたもので、ICとの接続
等に用いられる、平衡型マイクロストリップライン構造
を有する高周波用テープ電線を容易、かつ安価に製造す
る方法を提供するものである。
方法では、絶縁体層の厚さを任意に制御できないため、
インピーダンス整合のための設計の自由度が制限され
た。特に回路線幅のますます細いものが求められている
現状では、回路線幅に合わせて絶縁体層も薄くなる必要
があるのに、フィルムの成形技術からは、これ以上薄い
フィルムを得ることは困難である。また、多層としたと
きの導体回路の位置ずれもますます問題である。本発明
はこのような状況に鑑みなされたもので、ICとの接続
等に用いられる、平衡型マイクロストリップライン構造
を有する高周波用テープ電線を容易、かつ安価に製造す
る方法を提供するものである。
【0012】
【課題を解決するための手段】本発明方法は、平板状絶
縁基板の両面に金属箔層が設けられた両面金属箔付基板
の少なくとも片面の金属箔をエッチングして導体回路を
形成し、次に金属箔の除去により露出した絶縁体層を所
望の深さだけエッチングにより除去して溝部を形成し、
而して作製した導体回路および溝部付基板の複数枚を、
その導体回路および溝部側を対向させ対向する、一方の
基板の前記導体回路と他方の基板の絶縁体の溝部とが嵌
合するように、接着剤を介して貼り合せて、一体化する
ことを特徴とするものである。以下、本発明を図1及び
図8を用いて詳細に説明する。なお、ここでは2層原反
を出発材料として説明するが、接着剤を用いて作製した
3層原反の場合でも適用可能である。
縁基板の両面に金属箔層が設けられた両面金属箔付基板
の少なくとも片面の金属箔をエッチングして導体回路を
形成し、次に金属箔の除去により露出した絶縁体層を所
望の深さだけエッチングにより除去して溝部を形成し、
而して作製した導体回路および溝部付基板の複数枚を、
その導体回路および溝部側を対向させ対向する、一方の
基板の前記導体回路と他方の基板の絶縁体の溝部とが嵌
合するように、接着剤を介して貼り合せて、一体化する
ことを特徴とするものである。以下、本発明を図1及び
図8を用いて詳細に説明する。なお、ここでは2層原反
を出発材料として説明するが、接着剤を用いて作製した
3層原反の場合でも適用可能である。
【0013】まず、図1aの如く両面金属箔付絶縁基板
1の片面金属箔層31に通常のフォトリソグラフィー
法、あるいはアデイテブメッキ法にて図1bの如く導体
回路21を形成する。なお導体回路用金属箔31、32
には通常銅あるいは銅合金が用いられ、表面の酸化防止
や他の回路との接続性などからメッキを施される場合も
ある。一方、絶縁基板1としては、誘電率の小さなもの
が好ましくポリスチレン、ポリエチレン、ポリイミド、
フッ素系樹脂などのフィルムが用いられるが、エッチン
グのし易さ、耐熱特性、寸法安定性、機械的強さなどの
点から、ポリイミドフィルムが好適である。
1の片面金属箔層31に通常のフォトリソグラフィー
法、あるいはアデイテブメッキ法にて図1bの如く導体
回路21を形成する。なお導体回路用金属箔31、32
には通常銅あるいは銅合金が用いられ、表面の酸化防止
や他の回路との接続性などからメッキを施される場合も
ある。一方、絶縁基板1としては、誘電率の小さなもの
が好ましくポリスチレン、ポリエチレン、ポリイミド、
フッ素系樹脂などのフィルムが用いられるが、エッチン
グのし易さ、耐熱特性、寸法安定性、機械的強さなどの
点から、ポリイミドフィルムが好適である。
【0014】次に導体回路21の形成により露出した絶
縁体層1を図1の如く、所望の深さまでエッチングして
溝部23を形成する。絶縁体層1をエッチングする方法
としては、ケミカルエッチング、レーザーエッチング、
反応性プラズマエッチングなど任意のエッチング方法が
適用できる。いずれの方法にせよ導体回路21は絶縁体
層1の保護層として作用するため、露出している絶縁体
層部分のみがエッチングされ、導体回路21には影響が
ないエッチング条件を探すことは容易であり、新たにレ
ジスト層を設ける必要もなく好都合である。同様にし
て、この回路と大略ネガポシの関係にある回路を片面に
設けた両面金属箔付絶縁基板を作製し、これら2枚の基
板を導体回路21面を対向させて接着剤4を用いて貼合
一体化する。(図1d)
縁体層1を図1の如く、所望の深さまでエッチングして
溝部23を形成する。絶縁体層1をエッチングする方法
としては、ケミカルエッチング、レーザーエッチング、
反応性プラズマエッチングなど任意のエッチング方法が
適用できる。いずれの方法にせよ導体回路21は絶縁体
層1の保護層として作用するため、露出している絶縁体
層部分のみがエッチングされ、導体回路21には影響が
ないエッチング条件を探すことは容易であり、新たにレ
ジスト層を設ける必要もなく好都合である。同様にし
て、この回路と大略ネガポシの関係にある回路を片面に
設けた両面金属箔付絶縁基板を作製し、これら2枚の基
板を導体回路21面を対向させて接着剤4を用いて貼合
一体化する。(図1d)
【0015】なお、この際に用いる接着剤としては通常
絶縁基板1と金属箔31、32との接着に用いられるも
ので良く、勿論ポリイミドワニスを用いて熱圧着し、後
ワニスをキュアさせる方法でも可能である。なお、絶縁
体層1のエッチングの深さを選べば、グランド導体層3
と導体回路21との距離を任意に選定できる。更に図か
ら明らかな如く、2層の導体回路が得られるので例えば
1層を信号線、他の1層を電力線又は接地線という様に
分離して使用することができる。この様な内層2導体回
路型のマイクロストリップラインをの従来法で作製す
れば図6に示したように接着剤層4は少なくとも2層必
要となる。勿論内層導体回路型のもので十分であれば、
図8の様に一方の導体回路は貼合前にエッチング除去す
ればい。
絶縁基板1と金属箔31、32との接着に用いられるも
ので良く、勿論ポリイミドワニスを用いて熱圧着し、後
ワニスをキュアさせる方法でも可能である。なお、絶縁
体層1のエッチングの深さを選べば、グランド導体層3
と導体回路21との距離を任意に選定できる。更に図か
ら明らかな如く、2層の導体回路が得られるので例えば
1層を信号線、他の1層を電力線又は接地線という様に
分離して使用することができる。この様な内層2導体回
路型のマイクロストリップラインをの従来法で作製す
れば図6に示したように接着剤層4は少なくとも2層必
要となる。勿論内層導体回路型のもので十分であれば、
図8の様に一方の導体回路は貼合前にエッチング除去す
ればい。
【0016】
【作用】以上説明した如く、本発明方法では、導体回路
の形成により露出した絶縁体層をエッチングする深さに
よって上下面のグランド導体層と導体回路間の距離を任
意に選ぶことができ、任意の特性インピーダンスのもの
が得られる。更に、従来方法品のおよそ2倍の高密度化
が容易に可能となる。これは、従来法ではレジストの解
像度の限界から不可能な回路の高密度化を可能とする。
の形成により露出した絶縁体層をエッチングする深さに
よって上下面のグランド導体層と導体回路間の距離を任
意に選ぶことができ、任意の特性インピーダンスのもの
が得られる。更に、従来方法品のおよそ2倍の高密度化
が容易に可能となる。これは、従来法ではレジストの解
像度の限界から不可能な回路の高密度化を可能とする。
【0017】例えば、同様な基板相互の貼合せを図9の
如く導体回路21、22を形成し、これにより露出した
絶縁体層11、12をエッチングせずに行ったら、わず
かな位置ずれによって、上下の導体回路21、22は容
易に短絡してしまうであろう。またよしんば短絡の生じ
ない位置合せができても導体回路21、22の線間距離
が狭いため、線間ストロークが問題となるが、これも本
発明では隣合った線を上下に分離することによって線間
距離を確信して保持できる。また単純な回路であれば、
全く同じ両面導体回路付基板の貼合せも可能であり、工
程は更に単純化される。もし、層間の導通が必要であれ
ば、貼合せ後に穿孔し、メッキによりスルーホールを形
成すればよい。
如く導体回路21、22を形成し、これにより露出した
絶縁体層11、12をエッチングせずに行ったら、わず
かな位置ずれによって、上下の導体回路21、22は容
易に短絡してしまうであろう。またよしんば短絡の生じ
ない位置合せができても導体回路21、22の線間距離
が狭いため、線間ストロークが問題となるが、これも本
発明では隣合った線を上下に分離することによって線間
距離を確信して保持できる。また単純な回路であれば、
全く同じ両面導体回路付基板の貼合せも可能であり、工
程は更に単純化される。もし、層間の導通が必要であれ
ば、貼合せ後に穿孔し、メッキによりスルーホールを形
成すればよい。
【0018】
【実施例】以下、本発明の一実施例を示す。 実施例1 図10は実施例1により作製したマイクロストリップラ
インの断面図である。厚さ50μmのポリイミドフィル
ム(商品名KAPTON−200H:東レ、デュポン社
製)の両面に、マグネトロンスパッタリングにより、厚
さ0.2μmの銅層を形成した。次に而して形成した銅
層上に電解銅メッキにより各々10μm厚の銅層を形成
した。次に通常のフォトリソグラフィーの手法により片
面の銅層をエッチングし、線幅100μm線間200μ
mの導体回路を形成し、続いて水和ヒドラジンとエチレ
ンジアミンの3:2混合液にて銅層のエッチングにより
露出したポリイミド部分を深さ25μmエッチング除去
した。なお、このとき回路の導体は、ポリイミドエッチ
ングのレジストとして作用している。而して作製した導
体回路付基板2枚を、導体回路2を相手方の基板の絶縁
体層1の溝部に各々嵌合するように突き合わせ、エポキ
シ系の接着剤層4を介して接着し1体化してマイクロス
トリップラインとした。
インの断面図である。厚さ50μmのポリイミドフィル
ム(商品名KAPTON−200H:東レ、デュポン社
製)の両面に、マグネトロンスパッタリングにより、厚
さ0.2μmの銅層を形成した。次に而して形成した銅
層上に電解銅メッキにより各々10μm厚の銅層を形成
した。次に通常のフォトリソグラフィーの手法により片
面の銅層をエッチングし、線幅100μm線間200μ
mの導体回路を形成し、続いて水和ヒドラジンとエチレ
ンジアミンの3:2混合液にて銅層のエッチングにより
露出したポリイミド部分を深さ25μmエッチング除去
した。なお、このとき回路の導体は、ポリイミドエッチ
ングのレジストとして作用している。而して作製した導
体回路付基板2枚を、導体回路2を相手方の基板の絶縁
体層1の溝部に各々嵌合するように突き合わせ、エポキ
シ系の接着剤層4を介して接着し1体化してマイクロス
トリップラインとした。
【0019】実施例2 図11は実施例2により作製したマイクロストリップラ
インの断面図である。厚さ75μmのポリイミドフィル
ム(商品名KAPTON−300H東レ、デュポン社
製)に実施例1と同様にして、両面に導体回路を形成
し、続いて露出したポリイミド部分を深さ25μmエッ
チング除去した。而して作製した両面導体回路付基板A
の両面に実施例1と同様にして作製した片面導体回路付
基板Bを各々貼合せて内層4層導体回路のマイクロスト
リップラインを得た。
インの断面図である。厚さ75μmのポリイミドフィル
ム(商品名KAPTON−300H東レ、デュポン社
製)に実施例1と同様にして、両面に導体回路を形成
し、続いて露出したポリイミド部分を深さ25μmエッ
チング除去した。而して作製した両面導体回路付基板A
の両面に実施例1と同様にして作製した片面導体回路付
基板Bを各々貼合せて内層4層導体回路のマイクロスト
リップラインを得た。
【0020】実施例3 実施例1と同様の方法で図12に示す如きTAB用IC
チップキャリアを作製した。このとき図13の部分拡大
図に示した如く導体回路21と導体回路22とで段差が
あり、インナーおよびアウターリードの接続が難しいの
ではないかと懸念されたが、段差は20μm程度と小さ
く、ボンディングには支障なかった。
チップキャリアを作製した。このとき図13の部分拡大
図に示した如く導体回路21と導体回路22とで段差が
あり、インナーおよびアウターリードの接続が難しいの
ではないかと懸念されたが、段差は20μm程度と小さ
く、ボンディングには支障なかった。
【0021】
【発明の効果】上記実施例から明らかな如く、本発明方
法では絶縁体層の厚さが自由に調節でき、多層の場合に
は、接着剤層の層数を減らすことも可能である。更に線
間部分を有効に利用できるため、従来法では歩留りが低
く、工業生産が不可能であった線間の狭ピッチ品が容易
に製造できる。また、絶縁体層に設けた溝部によって互
いに導体回路が固定されるため、貼合せ時に導体回路の
位置ずれを起し難く、また貼合せ1体化後においても、
外力、温度による膨脹湿度による膨潤などによる位置ず
れも起り難い。従って導体回路相互での短絡などは起き
ないなど良性能品が製造できる。
法では絶縁体層の厚さが自由に調節でき、多層の場合に
は、接着剤層の層数を減らすことも可能である。更に線
間部分を有効に利用できるため、従来法では歩留りが低
く、工業生産が不可能であった線間の狭ピッチ品が容易
に製造できる。また、絶縁体層に設けた溝部によって互
いに導体回路が固定されるため、貼合せ時に導体回路の
位置ずれを起し難く、また貼合せ1体化後においても、
外力、温度による膨脹湿度による膨潤などによる位置ず
れも起り難い。従って導体回路相互での短絡などは起き
ないなど良性能品が製造できる。
【図1】本発明方法による導体回路を2層にした平衡型
マイクロストリップラインの製造方法を説明する工程。 (a) 両面金属箔付き絶縁基板の断面説明図。 (b) 片面導体回路付絶縁基板の断面説明図。 (c) 片面導体回路付絶縁基板の露出した絶縁体層をエッ
チング除去したものの断面説明図。 (d) (c) 工程で作製した片面導体回路付絶縁基板相互を
貼合せて内層2導体回路型としたマイクロストリップラ
インの断面説明図。
マイクロストリップラインの製造方法を説明する工程。 (a) 両面金属箔付き絶縁基板の断面説明図。 (b) 片面導体回路付絶縁基板の断面説明図。 (c) 片面導体回路付絶縁基板の露出した絶縁体層をエッ
チング除去したものの断面説明図。 (d) (c) 工程で作製した片面導体回路付絶縁基板相互を
貼合せて内層2導体回路型としたマイクロストリップラ
インの断面説明図。
【図2】コプラナー構造を示す断面説明図。
【図3】平衡型マイクロストリップラインの断面説明
図。
図。
【図4】不平衡型マイクロストリップラインの断面説明
図。
図。
【図5】従来法による導体回路が1層の平衡型マイクロ
ストリップインの断面説明図。
ストリップインの断面説明図。
【図6】従来法による導体回路を2層にした平衡型マイ
クロストリップラインの断面説明図。
クロストリップラインの断面説明図。
【図7】従来のキャスティング法あるいはフィルムにス
パッタリング法などを応用しての平衡型マイクロストリ
ップラインの製法を説明するための断面説明図。
パッタリング法などを応用しての平衡型マイクロストリ
ップラインの製法を説明するための断面説明図。
【図8】本発明方法による内層1導体回路型のマイクロ
ストリップラインの断面説明図。
ストリップラインの断面説明図。
【図9】従来法による内層2導体回路型のマイクロスト
リップラインの断面説明図。
リップラインの断面説明図。
【図10】実施例1で作製した内層2導体回路型のマイ
クロストリップラインの断面説明図。
クロストリップラインの断面説明図。
【図11】実施例2で作製した内層4導体回路型のマイ
クロストリップラインの断面説明図。
クロストリップラインの断面説明図。
【図12】本発明方法にて作製したTAB用ICチップ
キャリアの平面説明図。
キャリアの平面説明図。
【図13】図12のTAB用ICチップキャリアの一部
分拡大説明図。
分拡大説明図。
1、11、12 絶縁体層 2、21、22 導体回路 3、31、32 接地線又はグランド導体層 4 接着剤層 A 両面導体回路付基板 B 片面導体回路付基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大谷 健一 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内
Claims (1)
- 【請求項1】 平板状絶縁基板の両面に金属箔層が設け
られた両面金属箔付基板の少なくとも片面の金属箔をエ
ッチングして導体回路を形成し、次に金属箔の除去によ
り露出した絶縁体層を所望の深さだけ、エッチングによ
り除去して溝部を形成し、而して作製した導体回路およ
び溝部付き基板の複数枚をその形成した導体回路および
溝部側を対向させ、対向する一方の基板の前記導体回路
と他方の基板の前記絶縁体の溝部とが嵌合するように接
着剤を介して貼合せて、一体化することを特徴とする高
周波用テープ電線の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25073692A JPH06203659A (ja) | 1992-08-25 | 1992-08-25 | 高周波用テープ電線の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25073692A JPH06203659A (ja) | 1992-08-25 | 1992-08-25 | 高周波用テープ電線の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06203659A true JPH06203659A (ja) | 1994-07-22 |
Family
ID=17212279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25073692A Pending JPH06203659A (ja) | 1992-08-25 | 1992-08-25 | 高周波用テープ電線の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06203659A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007507061A (ja) * | 2003-09-05 | 2007-03-22 | ネワイヤー・インコーポレイテッド | 電気ワイヤ及び電気ワイヤを作製する方法 |
US8044298B2 (en) | 2003-09-05 | 2011-10-25 | Newire, Inc. | Electrical wire and method of fabricating the electrical wire |
JP2013157308A (ja) * | 2012-01-06 | 2013-08-15 | Murata Mfg Co Ltd | 高周波信号線路 |
WO2013190859A1 (ja) * | 2012-06-19 | 2013-12-27 | 株式会社村田製作所 | 積層型多芯ケーブル |
-
1992
- 1992-08-25 JP JP25073692A patent/JPH06203659A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007507061A (ja) * | 2003-09-05 | 2007-03-22 | ネワイヤー・インコーポレイテッド | 電気ワイヤ及び電気ワイヤを作製する方法 |
US8044298B2 (en) | 2003-09-05 | 2011-10-25 | Newire, Inc. | Electrical wire and method of fabricating the electrical wire |
JP2013157308A (ja) * | 2012-01-06 | 2013-08-15 | Murata Mfg Co Ltd | 高周波信号線路 |
US9781832B2 (en) | 2012-01-06 | 2017-10-03 | Murata Manufacturing Co., Ltd. | Laminated multi-conductor cable |
WO2013190859A1 (ja) * | 2012-06-19 | 2013-12-27 | 株式会社村田製作所 | 積層型多芯ケーブル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
KR100620129B1 (ko) | 다층 회로기판 | |
JP2007042569A (ja) | 信号伝送ケーブルおよび信号伝送ケーブルの製造方法 | |
JPH1154921A (ja) | 多層配線基板 | |
KR20010056624A (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
TW202017451A (zh) | 薄型天線電路板的製作方法 | |
US10219367B2 (en) | Multilayer resin substrate, and method of manufacturing multilayer resin substrate | |
JP2001135974A (ja) | フラット型シールドケーブル | |
JPH05198946A (ja) | 多層プリント回路基板の製造方法 | |
US6683260B2 (en) | Multilayer wiring board embedded with transmission line conductor | |
US20200305289A1 (en) | Flexible substrate and method for fabricating the same | |
JPH06203659A (ja) | 高周波用テープ電線の製造方法 | |
JP4363947B2 (ja) | 多層配線回路基板およびその作製方法 | |
JPH0341803A (ja) | 信号線相互間のクロストークノイズを低減した配線板およびその製造法 | |
CN112151459B (zh) | 封装电路结构及其制作方法 | |
TWI785868B (zh) | 線路基板及其製造方法 | |
TWI737316B (zh) | 電路板及其製作方法 | |
CN111654978B (zh) | 一种电路板制作方法 | |
JP2919953B2 (ja) | 多層基板の製造方法 | |
JP3943055B2 (ja) | 多層型配線板の製造方法 | |
JP3246796B2 (ja) | 多層パッケージとその製造方法 | |
JPS6247199A (ja) | 多層回路板の製造方法 | |
JPH01151293A (ja) | 多層プリント配線板の内層導通方法 | |
CN115003011A (zh) | Pcb布线结构、pcb板及其制造方法 |