CN112117197A - 制造半导体器件的方法和对应的半导体器件 - Google Patents

制造半导体器件的方法和对应的半导体器件 Download PDF

Info

Publication number
CN112117197A
CN112117197A CN202010577444.7A CN202010577444A CN112117197A CN 112117197 A CN112117197 A CN 112117197A CN 202010577444 A CN202010577444 A CN 202010577444A CN 112117197 A CN112117197 A CN 112117197A
Authority
CN
China
Prior art keywords
electrically insulating
lead frame
insulating material
conductive leads
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010577444.7A
Other languages
English (en)
Inventor
A·阿里戈尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN112117197A publication Critical patent/CN112117197A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Abstract

公开了制造半导体器件的方法和对应的半导体器件。用于半导体器件的引线框架包括导电引线的阵列。导电引线具有彼此相对的横向(垂直)表面。电绝缘材料形成在彼此相对的横向表面上，以防止相邻引线之间的短路。可以进一步在引线框架的导电引线的相对的底表面和顶表面中的一个或多个上设置电绝缘材料。

Description

制造半导体器件的方法和对应的半导体器件
优先权声明
本申请要求于2019年6月20日提交的意大利专利申请号102019000009585的优先权权益，其全部内容在法律允许的最大范围内通过引用结合于此。
技术领域
本说明书涉及制造半导体器件。例如，一个或多个实施例可以应用于制造诸如集成电路(IC)的半导体器件。
背景技术
当前各种技术可用于制造包括引线框架的半导体器件。
当前使用名称“引线框架(leadframe)”(或“引线框架”(lead frame))(例如，参见美国专利商标局的USPC合并词汇表)来表示金属框架，其为集成电路芯片或管芯(die)以及电引线提供支撑以将管芯或芯片中的集成电路互连到其他电子组件或触点。本质上，引线框架包括导电构形(formation)(引线)的阵列，这些导电构形从轮廓位置向半导体芯片或管芯的方向向内延伸，从而从管芯焊盘形成导电构形的阵列，该管芯焊盘被配置为具有附接至其上的至少一个半导体芯片或管芯。应对在封装模制或其他材料处理步骤期间可能发生的不期望的引线错位(移位/倾斜/提升)是要追求的理想目标。更重要的是，避免由这种位移可能引起的相邻引线或导线之间的不期望的电接触(短路)的能力将代表非常需要的特征。
因此，本领域需要帮助提供改进的解决方案以应对这种不期望的电接触。
发明内容
一个或多个实施例涉及一种对应的半导体器件：QFP(四方扁平封装)类型的半导体器件和其他类型的半导体器件——例如，具有高引脚数——可以是这种器件的示例。
一个或多个实施例有助于使引线框架中的引线的垂直侧(并可能还有底侧)电绝缘。
在一个或多个实施例中，可以通过用电绝缘材料(例如氧化铜或类似OSP的材料)涂覆引线框架(例如，浸于化学浴中)来实现选择性，OSP是保持有机可焊性的首字母缩写。
一个或多个实施例可以促进掩模涂层与当前的引线框架掩模/蚀刻工艺步骤的共同集成。
在一个或多个实施例中，电绝缘层可以被设置为具有在265℃的范围内的耐高温性(Tpeak)，这促进与MSL(湿气敏感性等级)回流的兼容性。
一个或多个实施例可以提供对引线框架主体材料(例如，铜合金)和封装模制化合物(例如，环氧模制化合物或EMC)的良好粘合。
一个或多个实施例可以使用CuOx(氧化铜)或OSP(苯并三唑/咪唑/苯并咪唑基)材料。同样，在实施例中，基于硅的化合物也可适于提供层/涂层。
附图说明
现在将参考附图仅通过举例的方式描述一个或多个实施例，其中：
图1是实施例可以应用至的半导体产品的示例性表示，并且
图2A至图2I是制造方法的可能步骤的示例。
具体实施方式
应当理解，为了清楚和易于表示，各个附图可能未按相同比例绘制。
在随后的描述中，示出了一个或多个具体细节，以旨在提供对本说明书实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下，或者在其他方法、组件、材料等的情况下获得实施例。在其他情况下，没有示出或详细描述已知的结构、材料或操作，以使实施例的某些方面将不被遮掩。
在本说明书的框架中对“一实施例”或“一个实施例”的引用旨在指示相对于该实施例描述的特定配置、结构或特性包括在至少一个实施例中。因此，可以在本说明书的一个或多个点中出现的诸如“在一实施例中”或“在一个实施例中”的短语不一定指一个相同的实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定的构型、结构或特性。
本文中使用的引用仅出于方便起见而提供，并因此不限定保护的程度或实施例的范围。
图1是包括引线框架LF的半导体器件10(例如，集成电路或IC)的可能结构的示例。引线框架LF进而可以包括从(例如，中心)管芯焊盘径向延伸的导电引线12的阵列，该管芯焊盘被配置为在其上附接有至少一个半导体芯片或管芯SC。
如图1所例示，半导体芯片或管芯SC可以经由诸如引线接合图案WB的导电构形电耦接至引线框架LF中的引线12。封装模制化合物(例如，环氧模制化合物(EMC))可以如SP处的虚线所示模制，以完成半导体器件10的结构。
如图1所例示的结构在本领域中是常规的，这使得在本文中不必提供更详细的描述。
采用半导体芯片或管芯SC至引线框架LF中的引线12的不同电耦接布置(例如，凸块)等，例如，这适用于为引线框架LF提供各种几何图案的可能性。
如所讨论的，图1中示例的布置可能遭受质量/可靠性问题，这对于高引脚数四方扁平封装(QFP)封装件尤其如此。这种质量/可靠性问题可能与制造步骤期间引线框架LF(例如，在内端)中的引线12的不期望的位移(移位/倾斜/提升)有关，制造步骤诸如是封装材料SP的模制或其他材料处理步骤。这种位移可能导致引线框架中的引线12朝着相邻的引线或导线移位/倾斜/提升，这进而而可能产生不同输入/输出线之间的不期望的电接触(短路)的风险。
解决这种不期望的位移的常规方法包括在引线框架LF中的引线12上施加所谓的引线锁定带(LLT)。
LLT被发现是应对内部引线移位/倾斜/提升的风险的有效的解决方案，它能够将引线牢固地保持在其原始(和预期)位置。
LLT技术的缺点与成本有关。取决于引线框架拓扑，应用LLT可能导致引线框架成本增加20％到60％的范围。
LLT的其他缺点可能与其他因素有关。例如，当预期高压(>10伏特)工作条件时，很难将LLT施加到铜上(无论是否粗糙)。对此的可能解释可能在于LLT的粘合层中铜枝晶生长的风险。
已发现这会导致暴露于高温和高湿度(例如，在偏置环境中(例如温度湿度偏置或THB测试的情况))的封装中的引脚对引脚的漏电或短路。
此外，发现LLT几乎不适用于物理空间有限的情况(例如，存在大的管芯焊盘尺寸或某些管芯焊盘形状因子的情况)，这不利于合适地放置锁定带的可能性。
与这种方法相反，一个或多个实施例主要旨在应对相邻引线/导线之间的电短路的风险，而不是旨在应对引线本身的位移(移位/倾斜/提升)。例如，一个或多个实施例可以提供由电绝缘材料覆盖的相邻引线12的“垂直”(彼此相对的)侧、以及可能的引线12的底侧。可以通过在组装工艺流程开始时对顶部(前部)的引线框架表面进行机械或光掩膜来提供这种覆盖或涂覆。可以在引线框架制造期间(例如在供应商设施处)执行这种动作。
图2A至图2I是根据实施例的制造步骤的(非强制性)序列的示例。
图2A是提供用于具有相对的第一表面和第二表面的引线框架的基层100的示例(其可以包括诸如铜合金材料的金属材料)。
图2B是在基材100的两个相对表面上沉积(常规的)抗蚀剂材料102的示例。
图2C是根据用于引线框架(图1中的LF)的期望图案(再次以常规方式)施加到抗蚀剂材料102的机械/光掩模104的示例。
图2D是在剩下的未被掩模104覆盖的那些部分处(例如，通过在引线框架的两侧上UV曝光)部分去除(光致)抗蚀剂102的示例。
图2E是去除掩模材料104的示例。例如，这种掩模可以是类玻璃材料的固体片，并且可以机械地耦接到引线框架材料100、并然后被机械地去除。因此，即使长时间也可以在生产中重复使用相同的掩模材料。
图2F是除抗蚀剂材料覆盖的那些部分之外的被蚀刻掉(例如通过化学浴)的基材100的示例，以便为引线框架LF提供期望的布局。
以此方式，提供了包括引线12的阵列的引线框架LF，其中，这些引线表现出：
-彼此之间相对的横向(或“垂直”)表面；如图所示，例如作为通过化学蚀刻工艺形成的结果，这些表面之间可以表现出间隔，该间隔在基材100的相对表面处较大、而在这些相对表面的中间较小，大致呈沙漏状横截面；并且
-在基材100的相对表面处的相对的前和背(顶和底)表面。
图2G是去除光致抗蚀剂材料102的示例(例如，经由暴露于UV辐射)，可选地仅从引线框架LF的底(背)侧去除。
图2H是如所讨论的电绝缘材料106(例如，层)的示例，该电绝缘材料106先前形成(例如，通过浸于这种材料的浴中)在形成于基材100中的引线的彼此相对的(横向)表面上、以及引线框架LF的底(背)表面上。
图2I是从引线框架LF的顶(前)表面去除光致抗蚀剂材料102(例如，经由暴露于UV辐射)的示例。
如所指出的，图2A至图2F所例示的制造步骤可以被认为是本领域中常规的。图2G和图2H所例示的制造步骤旨在促进在引线框架LF中的引线的彼此相对的(横向)侧、以及在引线框架LF中的引线的底(背)表面处提供电绝缘层或涂层106。
图2G和图2I的制造步骤可以被认为是本领域本身常规的，但是，在本文举例说明的一个或多个实施例中，这些步骤不是同时执行的、而是在随后的两个步骤中执行，在这些步骤中间发生(在引线的彼此相对的横向侧和底表面处)形成电绝缘层或涂层106的步骤。
在一个或多个实施例中，通过仅在引线框架LF中的引线的彼此相对的横向表面上形成(例如，通过浸于浴中)电绝缘材料106、并且在提供电绝缘材料106之后从引线框架LF的两个相对的表面去除光致抗蚀剂材料102，可以“跳过”图2G中例示的制造步骤。
在一个或多个实施例中，电绝缘材料106可以形成在引线框架LF中的引线的彼此相对的横向表面上、以及引线框架LF的顶(前)和底(背)表面上。在这种情况下，可以在形成电绝缘材料106之前从引线框架LF的两个相对的表面(例如，通过浸于浴中)去除光致抗蚀剂材料102。
无论采用哪种选择，在一个或多个实施例中，形成在引线框架LF的相对的前表面和背表面之一或两者处的电绝缘材料106可以与在引线12的彼此相对的横向表面上形成的电绝缘材料106连续地延伸，即没有间隙或断裂。
应当注意，无论采用哪种选择，提供电绝缘材料106都可以涉及将引线框架(可能使抗蚀剂材料102仍然留在引线框架的一个或两个表面上的适当位置)浸于化学浴中。
例如，一个或多个实施例可以在不能应用LLT技术的那些情况下提供质量/可靠性的改进。
而且，即使在存在制造步骤期间产生的可能位移导致引线对引线抵接或引线对导线接触的情况下，一个或多个实施例也可以促进避免相邻的引线/导线之间的电接触(电短路)。
与LLT技术相比，一个或多个实施例可以促进实现显著的成本节省。
一个或多个实施例可以容易地应用于当前的引线框架制造工艺。
一个或多个实施例可以仅在引线框架LF的选定部分处提供电绝缘材料的沉积。
本文所例示的方法可以包括：
-提供用于半导体器件(例如，10)的引线框架(例如，通过图2A至图2F的步骤产生的LF)，该引线框架包括导电引线的阵列，所述导电引线的阵列中的导电引线具有彼此相对的横向(或“垂直”)表面，其中，该方法包括在所述彼此相对的横向表面上形成(一层)电绝缘材料(例如，106)。
在本文所例示的方法中，在引线框架具有相对的前表面和背表面的情况下，该方法可以包括在所述相对的前表面和背表面的至少一个上，可选地(仅)在引线框架的背表面上，形成(一层)另外的电绝缘材料。
在本文所例示的方法中，在引线框架的所述相对的前表面和后表面中的至少一个上的所述另外的电绝缘材料可以与在所述彼此相对的横向表面上的所述电绝缘材料(例如，106)一起连续地延伸。
本文所例示的方法可包括在所述彼此相对的横向表面和引线框架的背表面上形成(一层)电绝缘材料，同时使引线框架的前表面免于所述电绝缘材料。
在本文所例示的方法中，电绝缘材料可包括选自以下的材料：氧化铜、苯并三唑/咪唑/苯并咪唑基材料、以及硅基材料。
在本文所例示的方法中，形成所述电绝缘材料可以包括将引线框架浸于电绝缘材料的化学浴中。
本文所例示的方法可以包括：
-提供具有相对的前表面和背表面的一片导电材料(例如100)，
-在所述相对的表面上施加抗蚀剂材料(例如，102)，该材料限定所述引线框架的几何图案，
-在剩余的未被所述抗蚀剂材料覆盖的位置处蚀刻所述一片导电材料，以产生所述引线框架的引线，
-在引线框架的导电引线的所述彼此相对的横向表面上形成所述电绝缘材料。
本文所例示的方法可包括在形成所述电绝缘材料之前，从所述相对的表面中的至少一个去除(例如，经由UV暴露)所述抗蚀剂材料。
本文所例示的半导体器件可以包括：
-引线框架(例如，LF)，其包括从管芯焊盘延伸(离开)的导电引线的阵列，所述导电引线的阵列中的导电引线具有彼此相对的表面，在所述彼此相对的表面上利用本文所例示的方法形成有电绝缘材料，以及
-至少一个半导体芯片或管芯(例如，SD)附接在所述引线框架中的所述管芯焊盘上(例如，经由引线接合或其他常规方式电耦接至引线框架中的引线)。
在不影响基本原理的情况下，仅不脱离实施例的范围，细节和实施例可以相对于通过示例描述的内容进行变化、甚至显著变化。
保护范围由所附权利要求确定。
权利要求是本文提供的实施例的技术公开的组成部分。

Claims (7)

1.一种用于制造半导体器件的引线框架的方法，其中所述引线框架包括导电引线阵列，其中所述方法包括：
在具有相对的第一表面和第二表面的基层中形成开口，以限定所述导电引线阵列的导电引线，所述导电引线具有在相对的所述第一表面和所述第二表面之间延伸的彼此相对的横向表面；
在所述彼此相对的横向表面上以及在所述第一表面上但不在所述第二表面上形成电绝缘材料，使得每个导电引线的所述第二表面未被覆盖。
2.根据权利要求1所述的方法，其中形成所述电绝缘材料导致所述电绝缘材料在所述彼此相对的横向表面和所述第一表面之上连续地延伸。
3.根据权利要求1所述的方法，其中所述电绝缘材料包括选自由以下各项构成的组的材料：氧化铜、苯并三唑/咪唑/苯并咪唑基材料、以及硅基材料。
4.根据权利要求1所述的方法，其中形成包括：将所述引线框架浸于所述电绝缘材料的化学浴中。
5.根据权利要求1所述的方法，还包括：通过以下形成所述引线框架：
将抗蚀剂材料施加到由导电材料制成的所述基层的相对的所述第一表面和所述第二表面上，所述抗蚀剂材料限定所述引线框架的几何图案；并且
在剩余的未被所述抗蚀剂材料覆盖的位置处蚀刻所述基层，以在所述引线框架中产生所述导电引线。
6.根据权利要求5所述的方法，还包括：在形成所述电绝缘材料之前，从所述第一表面、但不从所述第二表面去除所述抗蚀剂材料。
7.一种半导体器件，包括：
引线框架，包括从管芯焊盘延伸的导电引线阵列，所述导电引线阵列中的导电引线具有相对的第一表面和第二表面、以及在相对的所述第一表面和所述第二表面之间延伸的彼此相对的横向表面；
电绝缘材料，形成在所述彼此相对的表面之上以及在所述第一表面上但不形成在所述第二表面上，使得每个导电引线的所述第二表面未被覆盖，以及
至少一个半导体芯片或管芯，附接到所述引线框架中的所述管芯焊盘上。
CN202010577444.7A 2019-06-20 2020-06-22 制造半导体器件的方法和对应的半导体器件 Pending CN112117197A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102019000009585A IT201900009585A1 (it) 2019-06-20 2019-06-20 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT102019000009585 2019-06-20

Publications (1)

Publication Number Publication Date
CN112117197A true CN112117197A (zh) 2020-12-22

Family

ID=68234210

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010577444.7A Pending CN112117197A (zh) 2019-06-20 2020-06-22 制造半导体器件的方法和对应的半导体器件
CN202021174209.7U Active CN212485275U (zh) 2019-06-20 2020-06-22 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202021174209.7U Active CN212485275U (zh) 2019-06-20 2020-06-22 半导体器件

Country Status (3)

Country Link
US (1) US11437309B2 (zh)
CN (2) CN112117197A (zh)
IT (1) IT201900009585A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121187A (en) * 1988-10-17 1992-06-09 Semiconductor Energy Laboratory Co., Ltd. Electric device having a leadframe covered with an antioxidation film
JPH0590475A (ja) * 1991-09-30 1993-04-09 Toppan Printing Co Ltd リードフレームとその製造方法
JP3201022B2 (ja) * 1992-12-02 2001-08-20 凸版印刷株式会社 リードフレーム
JPH09148509A (ja) * 1995-11-22 1997-06-06 Goto Seisakusho:Kk 半導体装置用リードフレーム及びその表面処理方法
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
JP3879410B2 (ja) * 2001-02-06 2007-02-14 凸版印刷株式会社 リードフレームの製造方法
JP3883543B2 (ja) * 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
TWI234248B (en) * 2004-09-06 2005-06-11 Advanced Semiconductor Eng Method for bonding flip chip on leadframe
US8129229B1 (en) * 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
JP5415106B2 (ja) * 2008-03-21 2014-02-12 住友化学株式会社 樹脂パッケージの製造方法
US7830024B2 (en) * 2008-10-02 2010-11-09 Advanced Semiconductor Engineering, Inc. Package and fabricating method thereof

Also Published As

Publication number Publication date
IT201900009585A1 (it) 2020-12-20
CN212485275U (zh) 2021-02-05
US11437309B2 (en) 2022-09-06
US20200402900A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US20180130767A1 (en) Method for making semiconductor device with sidewall recess and related devices
US6084312A (en) Semiconductor devices having double pad structure
US20120306064A1 (en) Chip package
KR100521820B1 (ko) 도금된구리상부표면레벨상호접속을갖는집적회로를위한플라스틱캡슐화
CN212485275U (zh) 半导体器件
CN107342276B (zh) 半导体器件及相应方法
US11329013B2 (en) Interconnected substrate arrays containing electrostatic discharge protection grids and associated microelectronic packages
CN112310028A (zh) 用于半导体器件的封装的引线框架、半导体器件以及用于制造半导体器件的工艺
KR20110021407A (ko) 반도체 패키지 및 그 제조방법
CN220510008U (zh) 半导体器件和电子系统
US11942407B2 (en) Semiconductor chip packages having bond over active circuit (BOAC) structures
KR100800135B1 (ko) 칩 사이즈 패키지 제조방법
KR102563273B1 (ko) 반도체 패키지의 제조 방법
US20220351901A1 (en) Low Cost In-Package Power Inductor
KR101095527B1 (ko) 리드 프레임 및 그 제조 방법
US20220384353A1 (en) Semiconductor package with shunt and patterned metal trace
CN115715427A (zh) 预模制衬底及制造预模制衬底的方法
US9123699B1 (en) Formation of package pins in semiconductor packaging
CN1571130B (zh) 在自动引线接合过程中增强下接合对准的引线框架
CN116666314A (zh) 半导体封装结构及其制造方法
JP3077649B2 (ja) Ｔｃｐ用テープを用いた半導体装置
KR20090095923A (ko) 반도체 패키지의 본딩 구조체 및 그 제조 방법
JPH10163611A (ja) 印刷回路基板への半導体チップパッケージの電気的連結のためのソルダリング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination