KR100521820B1 - 도금된구리상부표면레벨상호접속을갖는집적회로를위한플라스틱캡슐화 - Google Patents

도금된구리상부표면레벨상호접속을갖는집적회로를위한플라스틱캡슐화 Download PDF

Info

Publication number
KR100521820B1
KR100521820B1 KR1019970022513A KR19970022513A KR100521820B1 KR 100521820 B1 KR100521820 B1 KR 100521820B1 KR 1019970022513 A KR1019970022513 A KR 1019970022513A KR 19970022513 A KR19970022513 A KR 19970022513A KR 100521820 B1 KR100521820 B1 KR 100521820B1
Authority
KR
South Korea
Prior art keywords
copper
surface level
plastic package
top surface
interconnect material
Prior art date
Application number
KR1019970022513A
Other languages
English (en)
Other versions
KR970077573A (ko
Inventor
테일러 알. 에플랜드
데일 제이. 스켈톤
쾅 쥬안 마이
챨스 이. 윌리엄
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR970077573A publication Critical patent/KR970077573A/ko
Application granted granted Critical
Publication of KR100521820B1 publication Critical patent/KR100521820B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Chemically Coating (AREA)

Abstract

플라스틱 패키지 집적 회로는 구리로 두껍게 도금된 상부 표면 레벨 상호 접속 구조를 갖는다. 반도체 기판의 표면에 장치들을 갖는 반도체 집적 회로가 형성된다. 제1 및 제2 금속화 층들은 기판 위에 형성되고 상기 장치들의 선택된 장치들과 접촉된다. 금속화의 제1 및 제2 레벨들은 비아들을 통해 서로 접촉될 수 있다.
그러면, 두꺼운 상부 표면 레벨 금속 상호 접속층은 제2 금속층 위에 형성되는데, 물리적으로 접촉하거나 선택적으로 전기적으로 접촉한다. 표면 레벨 금속은 높은 도전성 구리층으로 제조된다. 두꺼운 표면 레벨 금속층은 장치의 상호 접속 금속화의 저항을 실질적으로 낮추고, 종래 기술의 집적 회로에서 경험된 조기의 고장 위치 문제들과 전류 디바이어싱을 더 제거한다. 일 실시예에서, 구리 표면 레벨 상호 접속층은 결합 배선을 수용할 수 있는 재료의 얇은 장벽층으로 코팅된다. 그러면, 전체구조는 플라스틱이 구리 상호 접속 재료와 물리적으로 접촉하도록 플라스틱 패키지 내에서 캡슐화된다. 구리 상호 접속 금속과의 물리적 접촉으로 플라스틱 패키지를 사용하면 종래 기술의 패시베이션층들에 대한 필요성이 제거된다. 다른 장치들과 방법들이 설명된다.

Description

도금된 구리 상부 표면 레벨 상호 접속을 갖는 집적 회로를 위한 플라스틱 캡슐화
본 발명은 회로 상호 접속들의 저항과 집적 회로의 결합 패드(bond pad)들을 리드프레임(leadframe)의 리드(lead)에 접속시키는 데 사용되는 결합 배선(bond wire)들의 저항을 줄이기 위해 두껍게 도금된 구리 금속화 상부 표면 층들을 이용하는 집적 회로들의 제조에 관한 것으로, 특히 플라스틱 패키지 내에 두꺼운 구리 금속 상호 접속을 갖는 집적 회로들의 생성에 관한 것이다.
종래의 기술에서 전력 인가용 집적 회로를 제조할 때에는, 전형적으로 많은 개개의 소스와 드레인 영역들로부터 하나 또는 몇 개의 큰 트랜지스터들을 형성시키도록 상호 접속된 소스와 드레인 확산을 이용한다. 장치(device)들은 이러한 다수의 횡방향 확산들을 이용하여 종종 설계되는데, 단일 대용량 전류 장치(single large current capacity device) 또는 수 개의 대량 전류 이송 장치(large current carrying device)가 되도록 서로 결합되게 된다. 이러한 장치에서 바람직한 성능을 달성하기 위해서는, 다수의 확산들을 위하여 매우 낮은 저항 상호 접속 구성이 요구된다. 다른 응용들도 마찬가지로 병렬로 이루어지는 많은 장치들의 상호 접속을 요구하는데 이 장치들간의 상호 접속은 매우 낮은 저항 상호 접속을 갖는 것이 바람직하다.
종래의 기술에서, 단일 및 이중 레벨 금속화 방식들은 다양한 확산들 사이를 접속하는 데 사용되고, 이렇게 함으로써 회로들에 요구되는 큰 장치들을 형성한다. 금속이 뻗어있는 길이는 몇몇 집적 회로들에서는 매우 길기 때문에, 전류 분포는 장치들에 걸쳐서 불균일하게 되는 경향이 있다. 결과적으로, 디바이어싱(debiasing)이 금속이 뻗어있는 길이를 따라 또한 발생되는데, 이로 인해 장치의 서로 다른 영역들이 서로 다른 전위에서 동작하게 된다. 장치의 일정하지 않은 동작은 이러한 금속 디바이어싱에 의한 것이고, 다양한 확산 영역들이 서로 다른 순간에 스위칭되어 전류 분포가 불균일하제 되는 것을 초래한다.
도 1은 종래 기술의 플라스틱 캡슐형 집적 회로(encapsulated integrated circuit)의 단면도를 나타낸다. 도 l에서, 완성된 실리콘 집적 회로 다이(17)는 에폭시(epoxy) 또는 다이 부착 화합물(die attach compound) 또는 다른 다이 부착 방법(die attach method)에 의해 리드프레임(11)의 다이 패드(die pad)에 부착된다. 리드 프레임과 다이 조립체는 자동 배선 결합소(automated wire bonding station)에 놓이고, 결합 배선들(13)은 리드프레임(11)의 리드들과 다이(17) 위의 금속화된 최상층의 표면에 한정되는 결합 패드 영역들 사이에 부착된다. 그런 후, 배선 결합 다이(17)와 리드프레임(11)은 캡슐화되기 위해 주형 압착기(mold press)에 놓여진다. 주형 압착기에서, 패키지(15)는 러너(runner)들을 통해 열과 압력을 받는 열가소성 수지 주형 화합물로 형성되고, 다이(17), 다이 패드, 및 결합 배선들(13)을 둘러싸고 리드 프레임(11)의 리드들을 부분적으로 포함하는 공동을 형성한다. 그러면, 최종 패키지가 다이(17), 결합 배선들(13), 및 다이 패드를 덮어, 패키지형 IC는 외부로 연장되는 다수의 리드들을 갖는 플라스틱 패키지가 되는데, 통상적으로, 리드들은 2중 인-라인 패키지(dual in-line package)에서와 같이 2개의 라인들로 나오거나, 쿼드 플랫팩(quad flat pack: QFP) 패키지들과 소형 아웃라인 패키지(small outline package: SOIC)들에 대해서는 4면 각각에서 4개의 라인들로 나온다.
종래 기술의 2 레벨 금속화 방식이 전류 디바이어싱 문제들을 줄이도록 최적화될 수 있다 해도, 큰 전류 부하들을 이송하는 큰 장치들을 제조하기 위해서는, 디바이어싱에 관한 문제가 남게 된다. 많은 확산 스트라이프(diffusion stripe)들로 구성된 LDMOS 전력 장치를 위한 2개의 금속 상호 접속 방식에 대한 한 접근은 텍사스 인스트루먼츠 인코포레이티드(Texas Instruments Incorporated)에 양도되고, 여기서는 참조로서 인용된 계류 중인 “전류 밸러스팅 및 다중-레벨 도전체 처리를 이용한 활성 장치 영역(A Method for Current Ballasting and Busing over Active Device Area Using a Multi-Level Conductor Process)”이라고 하는 미국특허출원 제07/850,601호, TI-l6545에 개시되어 있다. 접촉부들과 비아(via)들을 상기의 특허출원에서 설명된 2개의 레벨 금속 상호 접속 방식에 배치시키기 위한 기술들과 구조들이 종래의 금속화 기술들을 사용하여 가능한 한 디바이어싱 효과들을 경감시킨다 해도, 디바이어싱 및 전류 분배 문제들은 긴 상호 접속 금속 길이를 갖는 큰 트랜지스터에 존속된다.
고전류 용량 장치들이 종래의 기술들을 사용하여 설계됨에 따라 또 다른 문제들이 발생한다. 디바이어싱에 관련된 전류 분배의 불균일성은 소위 “과열점(hot spot)"을 유도할 수 있고, 그 결과로 국부화된 전류가 장치의 열전력 제한들을 초과하는 영역들이 생기고, 조기에 고장나는 문제가 생겨난다. 이러한 조기의 고장 장치들에 대해서 낮은 피크 전류 용량 정격(lower peak current capacity ratings)과 감소된 안전 동작 영역 정격(reduced safe operating area ratings)을 초래한다.
이러한 전력 장치들의 상호 접속 저항을 경감시키기 위한 수단으로서, 종래의 제1 레벨 및 제2 레벨 금속 레벨들 위에 도금된 두꺼운 레벨 금속화층이 제안되었다. 도체 재료로서, 구리는 위의 관련 기술로서 제시한 계류 중인 특허 출원에 개시된 바와 같이 제안되었다. 예를 들면, MOS 기술을 이용하여 고전력 횡방향 장치(high power lateral device)들을 구성할 때, 많은 횡방향 드레인 및 소스 확산 영역들이 생성되고 그런 후 서로 결합된다. 최종의 두꺼운 레벨 구리 상호 접속 금속을 종래의 알루미늄 상호 접속 구조들에 부가시키면, 장치의 온 저항(on resistance)을 줄이고, 일정하지 않은 스위칭, 과열점, 및 일렉트로마이그레이션(electromigration)을 제거하고, 이러한 장치들에 대해서 전류 이송 능력과 안정한 동작 영역을 확장시킬 수 있다는 것이 발견되었다.
제3 레벨 금속층을 종래의 집적 회로에 부가시키기 위해서, 집적 회로 다이에는 보호막이 입혀진 산화막, 또는 대안적으로 질화물 또는 산화 질화물 층이 제공되고 종래의 처리 영역에서 제거된다. 그러면, 두꺼운 구리층은 전기 도금 또는 무전해 도금 기술을 사용하여 상부 표면에 형성된다. 구리 상호 접속은 알루미늄 제2 레벨 금속과 직접적으로 물리적으로 접촉하여 형성되거나, 선택적으로 분리층이 사용되고, 비아들이 형성되고, 알루미늄 버스들이 두꺼운 레벨 금속 구리층으로 형성되는 버스들에 선택적으로 결합된다.
구리 표면 레벨 상호 접속 처리는 종래의 기술이 가지고 있는 많은 문제들에 저저항 해결책을 제공한다. 구리 상호 접속 레벨을 사용하면, 새로운 구조의 저항이 너무 낮아서 측청 가능한 디바이어싱 효과가 약간 있거나 없게 되기 때문에, 종래의 알루미늄 상호 접속 레벨들의 긴 길이 저항에 의해서 야기되는 디바이어싱을 제거하게 된다. 더욱이, 일정하지 않은 스위칭 및 일렉트로마이그레이션 문제들은 또한 결과되는 저저항 상호 접속 구조에 의해 실제로 제거된다.
그러나, 구리 표면 레벨 상호 접속 장치들을 패캐지화할 때에는 문제가 남아있다. 종래의 기술에서, 그 상부에 반응성 또는 활성 재료들을 갖는 종래의 플라스틱 캡슐형 패키지들에서의 집적 회로들을 패키지화하는 것이 회피되었다. 구리가 이러한 재료이다. 이러한 패키지화에서 일반적으로 사용되는 플라스틱 패키지는 밀폐형 패키지가 아니다. 휘발성 또는 반응성 재료가 패키지 내에 사용되면, 이 재료는 패키지에 유입되는 수분, 나트륨, 또는 산소 오염 물질들과 반응한다. 집적 회로패키지는 또한 사용 중에 열적으로 순환되고 열은 오염 물질과 재료의 반응을 촉진시켜서, 부족 화합물(shorting compound)이나 부식 부위와 같이, 사용 중에 장치에 손상을 입히거나 장치의 고장들을 야기하는 화합물들의 형성을 더하게 한다. 이러한 문제점들을 극복하기 위한 종래의 기술은 집적 회로 내의 금속 층들에 대해 패시베이션(passivation) 재료를 사용한다. 질화물과 산화물들은 반응성 재료의 모든 표면들과 안정한 재료의 내부층 내에 반응성 재료를 함유하도록 사용되는 질화물 또는 산화물층 위에 피착될 수 있다. 예를 들면, 종래의 제1 및 제2 알루미늄 금속층들은 전형적으로 질화물로 패시베이트된다.
본 발명을 내장하는 이 낮은 저항 장치들에 사용되는 구리 상호 접속 레벨들은 매우 두꺼운 층들이다. 몇몇 장치들은 종래의 구조의 상부를 지나가는 최고 50미크론의 구리로 설계된다. 이 구리 표면 레벨 상호 접속층은 본질적으로 종래의 웨이퍼 위에 놓여지는 구리로 된 거대한 사각형의 바와 매우 유사하다. 패시베이션을 재료에 가하기 위한 기존의 기술들은 이러한 하부 층들로부터의 큰 스텝 거리를 성공적으로 커버하고 패시베이트할 수 없다. 따라서, 플라스틱 패키지 내에 캡슐형 구리 도금 상호 접속 표면층을 갖는 신뢰성 있는 집적 회로 장치를 제공하는 방법 및 장치가 요구된다.
일반적으로, 본 발명의 일 형태로서, 상호 접속을 위한 두껍게 도금된 구리상부 표면층을 갖는 집적 회로와, 최종적으로 완성한 집적 회로를 위한 플라스틱 패키지를 후속하여 형성하기 위한 방법 및 장치가 제공된다.
본 발명의 제1 장점은 양호한 실시예에 의하면 높은 전류 이송 능력을 갖는 신뢰성 있는 낮은 상호 접속 저항 집적 회로가 제공된다는 것이다. 본 발명에 의하면 집적 회로 장치의 상호 접속 층들의 저항이 낮아지고, 스위칭 시간이 더 빨라진다. 본 발명은 높은 동작 속도로 일정한 전류 스위칭을 제공하는 데 도움이 된다. 장치의 표면에 두꺼운 구리 상호 접속층을 사용하면 고유의 방열(heat sinking) 능력을 더 제공하여 장치의 열용량과 전류 이송 가능성을 개선시키고 외부 냉각 또는 방열할 필요를 경감시킨다.
도 2는 알루미늄 금속 상호 접속의 종래의 제1 및 제2 층들을 갖고 결합 배선이 결합되는 본 발명의 도금된 구리 표면 레벨 금속 상호 접속층을 내장하는 플라스틱 캡슐형 실리콘 집적 회로(20)의 단면도를 나타낸다. 결합 배선은 임의의 종래의 재료일 수 있는데, 예를 들면 금, 알루미늄, 구리, 또는 이들의 합금일 수 있다.
도 2에서, 보이지 않는 회로 소자들이 도핑 확산, 에칭, 및 패터닝의 종래의 실리콘 처리 단계들을 이용하여 실리콘 기판(23)에 형성된다. 회로 소자들이 완성되면, 분리 산화층(25)이 기판 위에 형성된다. 분리 산화층(25)은 상호 접속 금속에 의해 접촉될 실리콘의 선택된 영역들을 노출시키는 접촉부들을 형성시키도록 종래의 실리콘 처리 기술들을 이용하여 패터닝된다. 제1 레벨 금속 상호 접속(27)은 알루미늄 또는 본 기술 분야에서 공지된 다른 대안적 재료들로 형성된다. 산화층(25)에 형성되는 접촉 영역들에서, 제1 레벨 금속(27)은 실리콘에 접촉하고 이 접촉된 실리콘을 제1 레벨 금속에 전기적으로 결합시킨다. 제2 분리 산화층(29)은 제1 레벨 금속 위에 형성된다. 그런 후, 이 제2 산화층(29)은 패터닝되고 분리 산화층을 통해 에칭된다. 이 애칭 단계는 제2 레벨 금속을 제1 레벨 금속에 결합시키는 것이 바람직한 제1 레벨 금속층(27)에서 소정의 비아 영역들을 노출시키는 것으로 끝난다. 그러면, 제2 레벨 금속(31)은 분리 산화층(29) 위에 피착되고 제1 레벨 금속을 비아 영역들에 접촉시킨다. 그런 후, 보호 코팅층(33)이 제2 레벨 금속층(31) 위에 형성된다.
지금까지 기술된 모든 단계들은 본 기술 분야에서 공지된 종래의 실리콘 집적 회로 처리 단계들이다. 이 단에서 다이는 종래의 실리콘 웨이퍼 처리 장비로부터 제거되고 금속 도금 단계들이 시작된다. 선택적으로, 보호 코팅층(33)은 구리 제3 레벨 금속을 선택된 장소의 제2 레벨 금속에 결합시키는 비아들을 한정하도록 패터닝된다. 구리 상부 표면 레벨 금속이 제2 레벨 금속층(35)과 계속해서 접촉하는 것이 바람직하다면, 대안적으로 보호 코팅층(33)은 모두 다이에서 제거된다. 구리 상부 표면 레벨 금속은 집적 회로 다이 위에 전기 도금되고 제2 레벨 금속층(31)과 접촉한다. 예를 들면, 이것은 2개의 단계로 끝날 수 있다. 구리로 된 얇은 시드층(thin seed layer)은 집적 회로의 표면 전체 위에 흩어진다(sputtering). 그런 후, 패턴이 시드층 위의 두꺼운 포토레지스트층에 형성된다. 다음으로, 두꺼운 포토레지스트에 의해 정의되는 패턴으로 시드층 위에 두꺼운 구리 상부층을 형성하기 위해 구리 전기 도금 또는 무전해 도금 처리가 후속된다. 구리 표면 레벨 금속(35)은 전형적으로 장치의 상호 접속을 완성하기 위해 낮은 저항 버싱(bussing) 도전체를 사용하는 이익을 최대화하기 위해 10미크론에서 50미크론의 두께로 도금된다. 층(35)에서 두꺼운 금이 구리의 대체물로서 사용될 수 있으나, 금값이 사실상 더 비싸고 구리가 사실상 도전체로서 금에 비해 양호하다.
도 2에 도시된 실시예에서, 얇은 도금층 또는 장벽층(37)은 구리 표면층(35)의 위에 놓여진다. 전형적으로, 이 장벽층은 1미크론 두께보다도 얇다. 이 장벽층은 구리 두께 레벨 상호 접속(35) 위에 도금된다. 얇은 도금층(37)은 종래의 알루미늄 결합 배선들이 표면 레벨 금속층(37)에 웨지 결합(wedge bond)되는 것이 가능하도록 수행된다. 구리 상부 표면 레벨 상호 접속층이 얇은 도금층(37)없이 사용되면, 신뢰성 있는 결합이 구리 상에 형성될 수 없는데, 왜냐하면 결합 배선 재료와 구리가 종래의 웨지 결합 기술들에 대해 양립하지 않기 때문이다. 전형적으로, 알루미늄 결합 배선들이 사용되는 경우, 장벽층(37)은 니켈 또는 니켈 합금으로 구성될 것이다. 그러나, 많은 다른 대체물들, 특히 팔라듐(palladium) 및 다른 장벽 재료가 존재한다. 팔라듐이 사용되면, 결합은 알루미늄, 금, 또는 구리 결합 배선들을 이용하여 신뢰성 있게 수행될 수 있다. 또 다른 대안은 구리 결합 배선들을 이용하여 도금층(37)을 없애고, 구리를 구리 결합으로 형성시키는 것이다. 그러나, 구리 결합 배선들의 사용은 현재 본 산업 분야에서 선호되고 있는 알루미늄 및 금 결합 배선들과 관련되지 않은 문제들을 제기한다. 니켈이 장벽층으로서 사용되면, 결합은 또한 니켈-구리 결합을 이용하여 구리 결합 배선으로 형성될 수 있다. 여기서 설명된 양호한 실시예들이 알루미늄 결합 배선들을 사용하는 데 있어서의 일례이고, 구리 또는 구리 합금과 같은 다른 배선 형태를 사용하면 장벽층(37)없이 구리층(35)과의 신뢰성 있는 결합이 제공될 수도 있다.
장벽층(37)을 도금한 후에, 집적 회로는 다이 부착 에폭시 또는 솔더(solder) 기술들을 이용하여 리드프레임의 다이 패드(21)에 부착되고, 배선 결합 처리가 수행된다. 결합(39)은 도 2에 도시되어 있는데, 이 결합은 결합 배선(41)을 얇은 장벽층(37)에 물리적으로 결합시키고, 물론 배선(41)을 구리층(35)에 전기적으로 결합시킨다. 결합 배선(41)의 나머지 단에서, 종래의 결합은 리드(24)를 결합 배선(41)에 결합시키는 데 사용된다.
완전한 다이 및 리드프레임 조립체는 패키지(22)를 형성하기 위해 종래의 전사(transfer) 주형 기술들을 사용하여 열가소성 주형 화합물에서 패키지화된다. 다이 및 리드프레임 조립체는 전사 주형 압착기의 밑면 주형틀에 놓여진다. 상단 주형틀은 하단의 주형틀와 접촉하게 되는데, 상단과 하단 주형틀들은 상단과 하단 패키지 공동들로 패키지(22)의 내부 형태를 한정한다. 주형 압착기는 통상적으로 섭씨 185℃ 정도의 주형 화합물 전사 온도로 상단과 하단 주형틀을 가열한다. 램(ram) 또는 플런저(plunger)는 자신의 전달 온도에 의해 가열되는 주형 화합물의 일부를, 주형 화합물 포트(mold compound pot)를 각각의 패키지 공동에 결합시키는 슬리브(sleeve)를 통해 러너에 놓는 데 사용된다. 열가소성 플라스틱은 패키지 공동에 가해지는 열과 압력을 받고 패키지(22)를 형성하기 위해 패키지 공동들을 채운다. 열가소성 플라스틱 주형 화합물은 두꺼운 구리층(35)의 노출된 표면들과 물리적으로 접촉하여 코팅하고 보호한다. 패키지가 형성된 후에 주형 화합물을 계속해서 가열하면 패키지(22)의 초기 경화를 야기한다. 그러면, 패키지된 장치들은 주형틀에 의해 영향을 받고 완전하게 경화되도록 제거된다. 트림(Trim), 폼(form), 및 리드 조절(lead conditioning) 단계들은 집적 회로에 사용되는 처리들을 위한 종래의 방법으로 수행되고, 패키지들은 종래의 방법을 사용하는 기능을 위해 심볼화(symbolized)되고 테스트된다.
결합된 리드프레임과 다이(23)와 후속의 금속층들(27, 31, 35 및 37)로 구성되는 집적 회로 어셈블리와 결합 배선(41), 다이 패드(21), 및 리드프레임 리드들(24)은 현재 플라스틱 캡슐형 패키지(22) 내에 패키지되어 있다. 종래의 기술에서는 밀봉하지 않은(non-hermatic) 패키지인 플라스틱 패키지 내에서 구리와 같은 반응성 재료를 신뢰성 있게 패키지하기 위해, 집적 회로가 플라스틱 내에 패키지되기 전에 패시베이션 단계가 필요하다고 여겨졌다.
그러나, 놀랍게도 구리층(35)이 패시베이션되지 않은 상태로 남겨지고 그런후 주형 화합물이 구리층(35)과 물리적으로 접촉하도록 플라스틱 캡슐화 단계가 수행되어, 최종 패키지 집적 회로(20)가 집적 회로를 위한 엄격한 수명 신뢰성 테스트를 통과하는 것이 밝혀졌다. 명백하게, 바람직한 인터페이스(interface)가 구리 표면층(35)과 패키지(22)를 구성하는 열가소성 주형 화합물 사이에 형성되어 종래 기술의 패시베이션 단계의 필요성을 없앤다. 종래 기술의 패시베이션이 매우 두꺼운 구리층들이 사용될 때에는 가능하지 않기 때문에, 도 2에 도시된 패키지 집적 회로가 종래의 기술에서 요구된 바와 같이 패시베이트될 수 없었다.
도 3은 구리 상호 접속 방식과 플라스틱 패키지를 이용하는 패키지 집적 회로(60)의 다른 실시예를 나타낸다. 도 3에는, 실리콘 기판(55)에 한정되는 접촉 영역들을 갖는 제1 분리층(57)을 갖는 실리콘 기판(55)이 도시되어 있는데, 제1 금속층(59)은 분리 산화물(57) 위에 피착되고, 제2 분리 산화층(61 및 62)은 종래의 산화물 제조 기술을 사용하여 제1 레벨 금속 위에 형성되고, 제2 레벨 금속화층(63)은 산화물의 제2 레벨 위에 형성되고 산화물(61)의 제2 레벨에서 한정되는 비아들 내의 제1 레벨 금속화층(59)과 접촉한다. 이러한 점에서 도 3의 장치는 도 2의 실시예에 대한 것과 동일한 것으로 보인다. 그러나, 본 실시예에서는 결합용 패드가 금속(63)의 제2 레벨의 영역으로 한정된다. 구리 상부 표면 상호 접속용 금속층(45)은 결합부(67)에서 일정 거리 이격되어 유지되도록 패터닝된다. 알루미늄 또는 금 결합 배선(65)이 결합부(67)에서 알루미늄 금속에 웨지 결합될 수 있기 때문에, 어떠한 장벽층도금도 구리층(45)에는 필요하지 않다.
이전과 같이, 다음 단계는 본 기술 분야에서 공지된 종래의 전사 주형 기술을 사용하여 플라스틱 캡슐형 패키지(52)에 완성된 구조물을 위치시키는 것이다. 놀랍게도, 상술한 바와 같이 완성된 장치가 열가소성 주형 화합물에 패키지화될 때 이 장치는 종래 기술에서 요구되는 패시베이션층을 사용하지 않고도 엄격한 신뢰성 테스트를 통과하기 때문에, 구리층(45)에 패시베이션층이 필요하지 않다.
통상의 집적 회로가 두 레벨의 상호 접속부를 가지며 구리가 표면 레벨의 상호 접속층으로 부가되는 한편, 상술한 실시예에서는 본 발명의 구리 상호 접속부를 이용할 필요가 없는 레벨을 나타내고 있다. 예를 들어, 기판 상의 장치는 제1 금속 레벨의 구리와 접속되고, 구리는 제1 알루미늄 레벨에 결합된 제2 금속층일 수 있거나, 다른 방향으로 볼 때에는 많은 층이 구리 표면 상호 접속부층이 상부에 부가되기 전에 상호 접속될 수 있다.
본 발명은 예시된 실시예에 관련하여 설명되었지만, 이 설명은 제한적인 것으로 의도된 것이 아니다. 본 발명의 다른 실시예 뿐만 아니라 예시된 실시예의 여러 변형 및 조합은 상세한 설명을 참조할 때 본 기술 분야의 당업자에게 명백하다. 따라서, 청구범위는 어떠한 변형 또는 실시예도 포함한다.
상술한 바와 같이, 본 발명에 의하면 높은 전류 이송 능력을 갖는 신뢰성 있는 낮은 상호 접속 저항 집적 회로가 제공된다는 것이다. 또한, 본 발명에 의하면 집적 회로 장치의 상호 접속 층들의 저항이 낮아지고, 스위칭 시간이 더 빨라진다. 본 발명은 높은 동작 속도로 일정한 전류 스위칭을 제공하는 데 도움이 된다. 장치의 표면에 두꺼운 구리 상호 접속층을 사용하면 고유의 방열 능력을 더 제공하여 장치의 열용량과 전류 이송 가능성을 개선시키고 외부 냉각 또는 방열할 필요를 경감시킨다.
도 1은 종래 기술의 플라스틱 캡슐형 집적 회로의 횡단면도.
도 2는 두꺼운 구리 상부 표면 금속층을 갖고 본 발명의 방법과 장치를 이용하여 플라스틱 패키지로 캡슐화된 집적 회로의 제1 실시예의 횡단면도.
도 3은 두꺼운 구리 상부 표면 금속층을 갖고 본 발명의 방법과 장치를 이용하여 플라스틱 패키지로 캡슐화된 집적 회로의 제2 실시예의 횡단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
20 : 실리콘 집적 회로
21 : 다이 패드
41 : 결합 배선

Claims (22)

  1. 플라스틱 패키지 집적 회로에 있어서,
    장치(device)들이 내부에 형성되어 있는 실리콘 기판;
    적어도 일부분은 상기 장치들 위에 놓이고 상기 장치들과 전기적으로 접촉하는 도금된 구리 상부 표면 레벨 상호 접속 재료의 표면층; 및
    상기 실리콘 기판과 상기 도금된 구리 표면 레벨 상호 접속 재료의 상기 표면층 주위에 형성되고 상기 구리 표면 레벨 상호 접속 재료와 물리적으로 접촉하는 플라스틱 패키지
    를 포함하는 플라스틱 패키지 집적 회로.
  2. 제1항에 있어서,
    상기 구리 상부 표면 레벨 상호 접속 재료 위에 형성된 재료의 도금된 장벽층; 및
    한 단부에서 배선 결합에 의해 상기 재료의 장벽층에 결합되는 적어도 하나의 결합 배선
    을 더 포함하는 플라스틱 패키지 집적 회로.
  3. 제2항에 있어서,
    플라스틱 패키지의 외부에서부터 플라스틱 패키지로 연장되는 리드를 갖는 리드프레임
    을 더 포함하고,
    상기 적어도 하나의 결합 배선의 각각은 상기 리드프레임의 리드에도 결합되는 플라스틱 패키지 집적 회로.
  4. 제2항에 있어서,
    상기 도금된 장벽 금속은 니켈 및 니켈 합금의 그룹으로부터 채택된 금속을 포함하는 플라스틱 패키지 집적 회로.
  5. 제2항에 있어서,
    상기 도금된 장벽 금속은 팔라듐(palladium) 및 팔라듐 합금의 그룹으로부터 채택된 금속을 포함하는 플라스틱 패키지 집적 회로.
  6. 제1항에 있어서,
    상기 도금된 구리 상부 표면 레벨 상호 접속 재료는 그 두께가 10미크론 내지 50미크론인 플라스틱 패키지 집적 회로.
  7. 제1항에 있어서,
    상기 도금된 구리 상부 표면 레벨 상호 접속 재료는 그 두께가 20미크론 내지 50미크론인 플라스틱 패키지 집적 회로.
  8. 제1항에 있어서,
    상기 도금된 구리 상부 표면 레벨 상호 접속 재료는 그 두께가 5미크론 내지 50미크론인 플라스틱 패키지 집적 회로.
  9. 제1항에 있어서,
    상기 실리콘 기판 위에 놓이고 상기 구리 상호 접속 재료를 상기 장치들에 전기적으로 결합시키는 구리를 제외한 상호 접속 재료의 적어도 하나의 레벨 을 더 포함하는 플라스틱 패키지 집적 회로.
  10. 제9항에 있어서,
    상기 구리 상부 표면 레벨 상호 접속 재료를 제외하고 상호 접속의 적어도 하나의 레벨 내에 형성되는 적어도 하나의 결합 패드
    를 더 포함하고,
    상기 결합 패드는 상기 구리 상부 표면 레벨 상호 접속 재료로부터 일정 간격을 두고 분리되는 플라스틱 패키지 집적 회로.
  11. 제10항에 있어서,
    결합 배선은 배선 결합에 의해서 상기 적어도 하나의 결합 패드에 결합되는 플라스틱 패키지 집적 회로.
  12. 제10항에 있어서,
    복수의 리드들을 갖는 리드프레임
    을 더 포함하고,
    상기 리드들은 플라스틱 패키지의 외부로부터 상기 플라스틱 패키지로 연장되며, 상기 결합 배선은 상기 리드프레임의 적어도 하나의 리드에 결합되는 플라스틱 패키지 집적 회로.
  13. 플라스틱 패키지 집적 회로를 제조하는 방법에 있어서,
    실리콘 기판의 표면에 장치들을 형성하는 단계;
    적어도 일부분은 상기 장치들 위에 놓이고 상기 장치들과 전기적으로 접촉하는 구리 상부 표면 레벨 상호 접속 재료를 도금하는 단계, 및
    상기 실리콘 기판과 상기 구리 상부 표면 레벨 상호 접속 재료 주위에 상기 구리 상부 표면 레벨 상호 접속 재료와 물리적으로 접촉하는 플라스틱 패키지를 형성하는 단계
    를 포함하는 플라스틱 패키지 집적 회로 제조 방법.
  14. 제13항에 있어서,
    장벽층을 상기 구리 상부 표면 레벨 상호 접속 재료의 상부 표면 위에 놓는 단계; 및
    적어도 하나의 결합 배선을 상기 재료의 장벽층에 결합시키는 단계
    를 더 포함하는 플라스틱 패키지 집적 회로 제조 방법.
  15. 제14항에 있어서,
    플라스틱 패키지의 외부로부터 플라스틱 패키지로 연장되는 리드들을 갖는 리드프레임을 제공하는 단계; 및
    상기 적어도 하나의 결합 배선들의 각각을 상기 리드프레임의 적어도 하나의 리드에 결합시키는 단계
    를 더 포함하는 플라스틱 패키지 집적 회로 제조 방법.
  16. 제14항에 있어서,
    상기 실리콘 기판과 상기 구리 상부 표면 레벨 상호 접속 재료 사이의 구리를 제외한 재료의 상호 접속의 적어도 하나의 레벨을 형성하는 단계; 및
    구리를 제외한 재료의 상호 접속의 상기 적어도 하나의 레벨 내에 형성되는 적어도 하나의 결합 패드를 제공하는 단계 - 상기 결합 패드는 상기 구리 상부 표면 레벨 상호 접속 재료로부터 일정 간격을 두고 분리됨 -
    를 더 포함하는 플라스틱 패키지 집적 회로 제조 방법.
  17. 제16항에 있어서,
    배선 결합을 상기 적어도 하나의 결합 패드에 형성시킴으로써 결합 배선을 상기 적어도 하나의 결합 패드에 결합시키는 단계
    를 더 포함하는 플라스틱 패키지 집적 회로 제조 방법.
  18. 제17항에 있어서,
    플라스틱 패키지의 외부로부터 플라스틱 패키지로 연장되는 복수의 리드프레임을 제공하는 단계; 및
    상기 결합 배선을 상기 리드프레임의 적어도 하나의 리드에 결합시키는 단계를 더 포함하는 플라스틱 패키지 집적 회로 제조 방법.
  19. 제16항에 있어서,
    구리를 제외한 상호 접속 재료의 적어도 하나의 레벨을 형성하는 상기 단계는 알루미늄을 포함하는 제1 및 제2 상호 접속 재료들을 형성하는 단계를 포함하는 플라스틱 패키지 집적 회로 제조 방법.
  20. 제14항에 있어서,
    상기 구리 상부 표면 레벨 상호 접속 재료를 형성하는 상기 단계는 5미크론 내지 50미크론 두께의 구리층을 형성하는 단계를 포함하는 플라스틱 패키지 집적회로 제조 방법.
  21. 제14항에 있어서,
    상기 구리 상부 표면 레벨 상호 접속 재료를 형성하는 상기 단계는 10미크론 내지 50미크론 두께의 구리층을 형성하는 단계를 포함하는 플라스틱 패키지 집적 회로 제조 방법.
  22. 제14항에 있어서,
    상기 구리 상부 표면 레벨 상호 접속 재료를 형성하는 상기 단계는 20미크론 내지 50미크론 두께의 구리층을 형성하는 단계를 포함하는 플라스틱 패키지 집적 회로 제조 방법.
KR1019970022513A 1996-05-31 1997-05-31 도금된구리상부표면레벨상호접속을갖는집적회로를위한플라스틱캡슐화 KR100521820B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1876096P 1996-05-31 1996-05-31
US60/018,760 1996-05-31

Publications (2)

Publication Number Publication Date
KR970077573A KR970077573A (ko) 1997-12-12
KR100521820B1 true KR100521820B1 (ko) 2006-01-27

Family

ID=21789647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022513A KR100521820B1 (ko) 1996-05-31 1997-05-31 도금된구리상부표면레벨상호접속을갖는집적회로를위한플라스틱캡슐화

Country Status (4)

Country Link
US (1) US6140702A (ko)
JP (1) JP3862362B2 (ko)
KR (1) KR100521820B1 (ko)
TW (1) TW349250B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646347B2 (en) * 2001-11-30 2003-11-11 Motorola, Inc. Semiconductor power device and method of formation
EP1403926A2 (en) * 2002-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE102006018765A1 (de) * 2006-04-20 2007-10-25 Infineon Technologies Ag Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
US8030733B1 (en) 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
US7964934B1 (en) 2007-05-22 2011-06-21 National Semiconductor Corporation Fuse target and method of forming the fuse target in a copper process flow
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
US8282846B2 (en) * 2010-02-27 2012-10-09 National Semiconductor Corporation Metal interconnect structure with a side wall spacer that protects an ARC layer and a bond pad from corrosion and method of forming the metal interconnect structure
US9437589B2 (en) * 2014-03-25 2016-09-06 Infineon Technologies Ag Protection devices
US9559036B1 (en) 2014-08-01 2017-01-31 Altera Corporation Integrated circuit package with plated heat spreader
US20170018448A1 (en) 2015-07-15 2017-01-19 Chip Solutions, LLC Semiconductor device and method
US9922949B2 (en) 2015-07-15 2018-03-20 Chip Solutions, LLC Semiconductor device and method
US10586746B2 (en) 2016-01-14 2020-03-10 Chip Solutions, LLC Semiconductor device and method
WO2017123870A1 (en) * 2016-01-14 2017-07-20 Chip Solutions, LLC Releasable carrier and method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR96113E (fr) * 1967-12-06 1972-05-19 Ibm Dispositif semi-conducteur.
JPS5282183A (en) * 1975-12-29 1977-07-09 Nec Corp Connecting wires for semiconductor devices
JPS594050A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
US4845543A (en) * 1983-09-28 1989-07-04 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US4843453A (en) * 1985-05-10 1989-06-27 Texas Instruments Incorporated Metal contacts and interconnections for VLSI devices
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
FR2616966B1 (fr) * 1987-06-22 1989-10-27 Thomson Semiconducteurs Structure de transistors mos de puissance
JP2659714B2 (ja) * 1987-07-21 1997-09-30 株式会社日立製作所 半導体集積回路装置
US4931323A (en) * 1987-12-10 1990-06-05 Texas Instruments Incorporated Thick film copper conductor patterning by laser
US5191405A (en) * 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5229646A (en) * 1989-01-13 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a copper wires ball bonded to aluminum electrodes
US5272098A (en) * 1990-11-21 1993-12-21 Texas Instruments Incorporated Vertical and lateral insulated-gate, field-effect transistors, systems and methods
US5441684A (en) * 1993-09-24 1995-08-15 Vlsi Technology, Inc. Method of forming molded plastic packages with integrated heat sinks
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US6150722A (en) * 1994-11-02 2000-11-21 Texas Instruments Incorporated Ldmos transistor with thick copper interconnect
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management

Also Published As

Publication number Publication date
KR970077573A (ko) 1997-12-12
TW349250B (en) 1999-01-01
JPH1056031A (ja) 1998-02-24
JP3862362B2 (ja) 2006-12-27
US6140702A (en) 2000-10-31

Similar Documents

Publication Publication Date Title
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
US6423623B1 (en) Low Resistance package for semiconductor devices
US5570272A (en) Apparatus for encapsulating an integrated circuit package
US6307755B1 (en) Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
EP1020903B1 (en) A semiconductor device using a lead frame and its manufacturing method
KR100521820B1 (ko) 도금된구리상부표면레벨상호접속을갖는집적회로를위한플라스틱캡슐화
KR101266335B1 (ko) 플립 칩 장치를 제조하기 위한 구조 및 방법
US20030011054A1 (en) Power module package having improved heat dissipating capability
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
KR930004246B1 (ko) 수지밀봉형 반도체장치
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
US20010048148A1 (en) Semiconductor device and a method of manufacturing the same
US6140150A (en) Plastic encapsulation for integrated circuits having plated copper top surface level interconnect
US20100052137A1 (en) Enhanced wire bond stability on reactive metal surfaces of a semiconductor device by encapsulation of the bond structure
US20030020177A1 (en) Method of manufacturing a semiconductor device having a die pad without a downset
US6710448B2 (en) Bonding pad structure
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
CN100401487C (zh) 半导体器件及半导体器件的制造方法
US20190259874A1 (en) Wafer based beol process for chip embedding
EP0415106B1 (en) Lead frames for semiconductor device
US6846697B2 (en) Integrated circuit packages and the method for making the same
CN212485275U (zh) 半导体器件
US20090283879A1 (en) Semiconductor device and method
KR100335759B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그 제조방법
KR20020049721A (ko) 돌출형 볼 패드들이 구비된 캐리어 필름 및 그를 이용한칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 12