CN112106188A - 具有防潮包封的封装电子电路及其形成方法 - Google Patents

具有防潮包封的封装电子电路及其形成方法 Download PDF

Info

Publication number
CN112106188A
CN112106188A CN201980031399.0A CN201980031399A CN112106188A CN 112106188 A CN112106188 A CN 112106188A CN 201980031399 A CN201980031399 A CN 201980031399A CN 112106188 A CN112106188 A CN 112106188A
Authority
CN
China
Prior art keywords
layer
metal layer
electronic circuit
dielectric layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980031399.0A
Other languages
English (en)
Inventor
K·博世
D·纳米什亚
F·拉都勒斯库
S·什帕德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of CN112106188A publication Critical patent/CN112106188A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种电子电路，包括：具有上表面的基板、在基板的上表面上的第一金属层、与基板相反地在第一金属层上的第一聚合物层、与第一金属层相反地在第一聚合物层上的第二金属层、在第二金属层的至少一部分和第一聚合物层上的电介质层、以及在电介质层上的第二聚合物层。

Description

具有防潮包封的封装电子电路及其形成方法
技术领域
本文描述的发明构思涉及电子电路，并且更具体地，涉及具有保护性包封的封装电子电路。
背景技术
多种封装电子电路在本领域中是已知的。这些电路可以包括一个或多个半导体集成电路芯片和/或其它电子电路基板，这些半导体集成电路芯片和/或其它电子电路基板具有形成在其上的诸如电容器、电感器和/或电阻器之类的分立电子组件，这些分立电子组件容纳在公共保护性封装内。举例来说，内部匹配的场效应晶体管(“FET”)功率放大器是本领域中已知的一种封装电子电路。内部匹配的FET功率放大器可以包括一个或多个集成电路芯片，该集成电路芯片具有多个单位单元晶体管，这些单位单元晶体管被并行布置以提供多个并行放大路径。单位单元晶体管可以包括例如高电子迁移率晶体管，该高电子迁移率晶体管例如可以使用诸如基于碳化硅和/或氮化镓的半导体材料之类的宽带隙半导体材料来形成。(一个或多个)集成电路芯片可以例如与其它电子电路基板一起封装在保护性封装中，其它电子电路基板诸如是印刷电路板或陶瓷电路基板并包括阻抗匹配网络、传输线、功率分裂和组合结构等。保护性封装可以包括一个或多个输入和输出引线或焊盘。接合线可以用于将集成电路芯片和其它电子电路基板彼此连接和/或连接到保护性封装的输入/输出引线。
单片微波集成电路(“MMIC”)是本领域中已知的另一封装电子电路。MMIC芯片被设计为以无线电或微波频率来操作，并且所有电路元件都形成在单个“单片”集成电路芯片上，该单个“单片”集成电路芯片被包围在具有适当输入和输出(例如，引线)的保护性封装中。接合线可以用于将集成电路芯片上的电路元件电连接到保护性封装的输入/输出引线。MMIC放大器如今已得到广泛使用，并且包括高功率MMIC放大器(通常在通信电路的发送侧使用)和低噪声MMIC放大器(通常在通信电路的接收侧使用)。MMIC放大器通常包括一个或多个晶体管放大器级，并且还可以包括其它元件，其它元件诸如是全部在单个集成电路芯片上实现的阻抗匹配网络和馈电网络。MMIC放大器通常具有单位单元晶体管设计，其中装置的每个放大级都实现为多个“单位单元”晶体管，多个“单位单元”晶体管被并行布置以提供多个并行放大路径。单位单元晶体管可以包括例如使用宽带隙半导体材料形成的高电子迁移率晶体管。其它常见的MMIC装置包括RF混频器和高频开关电路。
对于许多封装电子电路来说，可靠性可能是重要的性能特性。例如，MMIC放大器通常部署在蜂窝基站的天线中或附近，因此可以安装在离地面数十或数百英尺的位置。蜂窝基站运营商通常要求组件制造商的非常高水平的可靠性，因为必须将网络中断保持在最低并且因为更换故障的“塔顶”组件需要经过培训的技术人员进行昂贵的爬塔。
发明内容
依据本发明的实施例，提供了制备电子电路的方法。依据这些方法，在基板上形成第一金属层。以第一温度在第一金属层的一部分上形成第一聚合物层。与第一金属层相反地在第一聚合物层上形成第二金属层。以第二温度在第二金属层上和第一聚合物层上形成电介质层，该第二温度小于第一温度。以第三温度在电介质层上形成第二聚合物层，该第三温度小于第二温度。电子电路可以是封装电子电路。
在一些实施例中，电介质层可以是第二电介质层，并且该方法可以进一步包括：在形成第二金属层之前，在第一金属层上形成第一电介质层。在一些这样的实施例中，第一金属层、第一电介质层和第二金属层可以形成电容器。
在一些实施例中，第一聚合物层形成在第二金属层的外围与第一金属层之间，并且第一聚合物层在垂直于基板的上表面的方向上的厚度大于第一电介质层的厚度。
在一些实施例中，第二金属层的外围可以比第二金属层的中心在第一金属层的上方更远地间隔开。
在一些实施例中，第一金属层可以耦接到晶体管的栅极。
在一些实施例中，第一聚合物层可以不设置在第二金属层的中心与第一金属层之间。
在一些实施例中，第一电介质层可以形成在第一金属层的顶表面上，第一聚合物层可以形成在第一金属层和第一电介质层中的至少一个的顶表面上，第二金属层可以形成在第一电介质层的顶表面上，第二电介质层可以形成在第一聚合物层的顶表面上，并且第二聚合物层可以形成在第二电介质层的顶表面上。
在一些实施例中，电介质层可以包括氧和氮中的至少一种以及硅，并且第一聚合物层和第二聚合物层可以均是基于碳的层。
在一些实施例中，电介质层和第二聚合物层可以形成在晶片上，并且该方法可以进一步包括：在形成电介质层和第二聚合物层之后，将晶片切成单独的芯片。
在一些实施例中，第二金属层可以是耦接在晶体管的栅极电极和栅极指之间的栅极跳线。
在一些实施例中，第一金属层可以是金属迹线，该金属迹线包括具有基本相同的瞬时电流方向的自耦接部分。
在一些实施例中，封装电子电路可以是单片微波集成电路。
在一些实施例中，该方法可以进一步包括在基板上形成多个晶体管。在这样的实施例中，电介质层可以形成在晶体管的上表面上，并且第二聚合物层可以不形成在晶体管的上表面上。
在一些实施例中，第一聚合物层和第二聚合物层可以在垂直于基板的上表面的方向上比第一电介质层厚。
依据本发明的进一步实施例，提供了制备电子电路的附加方法。依据这些方法，在基板的上表面上形成第一金属层。在第一金属层的上表面上形成第一电介质层。在第一金属层的上表面上形成第一聚合物层，该第一聚合物层在垂直于基板的上表面的方向上的厚度大于第一电介质层的厚度。与第一金属层相反地在第一电介质层上形成第二金属层，其中第二金属层延伸到第一聚合物层上。在第二金属层上和第一聚合物层上形成第二电介质层。在第二电介质层上形成第二聚合物层。在第二金属层的外围与第一金属层之间形成第一聚合物层，并且第一金属层、第一电介质层和第二金属层形成电容器。
在一些实施例中，以第一温度形成第一聚合物层，并且以低于第一温度的第二温度形成第二电介质层。
在一些实施例中，以低于第二温度的第三温度形成第二聚合物层。
在一些实施例中，该方法还包括在基板上形成多个晶体管，其中电介质层形成在晶体管的上表面上，并且第二聚合物层不形成在晶体管的上表面上。
在一些实施例中，第二电介质层和第二聚合物层形成在晶片上，并且该方法进一步包括：在形成第二电介质层和第二聚合物层之后，将晶片切成单独的芯片。
依据本发明的另外的实施例，提供了一种制备电子电路的方法，其中在基板上形成第一金属迹线。第一金属迹线包括具有基本相同的瞬时电流方向的并排自耦接部分。在第一金属层上形成第一聚合物层。与第一金属层相反地在第一聚合物层上形成第二金属层。在第二金属层上和第一聚合物层上形成电介质层。在电介质层上形成第二聚合物层。
依据本发明的又另外的实施例，提供了一种电子电路，该电子电路包括：具有上表面的基板、在该基板的上表面上的第一金属层、与该基板相反地在第一金属层上的第一聚合物层、与第一金属层相反地在第一聚合物层上的第二聚合物层、在第二金属层的至少一部分和第一聚合物层上的电介质层以及在电介质层上的第二聚合物层。
在一些实施例中，第二金属层包括电容器电极、螺旋电感器的一部分和栅极旁路跳线中的一个。
在一些实施例中，电介质层包括第二电介质层，并且其中，封装电子电路进一步包括在第一金属层和第二金属层之间的第一电介质层，使得第一金属层、第一电介质层和第二金属层形成电容器。
在一些实施例中，第一聚合物层形成在第二金属层的外围和第一金属层之间，并且其中，第一聚合物层在垂直于基板的上表面的方向上的厚度大于第一电介质层的厚度。
在一些实施例中，第二金属层的外围比第二金属层的中心在第一金属层的上方更远地间隔开。
在一些实施例中，第一聚合物层不在第二金属层的中心与第一金属层之间。
在一些实施例中，第一金属层耦接到晶体管的栅极。
在一些实施例中，第二金属层包括耦接在晶体管的栅极电极和栅极指之间的栅极跳线。
在一些实施例中，第一金属层包括金属迹线，该金属迹线包括具有基本相同的瞬时电流方向的自耦接部分。
在一些实施例中，封装电子电路是单片微波集成电路，并且其中，在基板上提供有多个晶体管，并且其中，电介质层形成在晶体管的上表面上并且第二聚合物层不形成在晶体管的上表面上。
附图说明
图1是内部匹配的FET功率放大器的示意性平面图。
图2是包括匹配电路的MMIC功率放大器的示意性平面图。
图3是沿着图2的线3-3截取的示意性截面图，图示了可以包括在图2的MMIC功率放大器中的电容器。
图4是根据本发明的一些实施例的包括湿气包封的电容器的示意性截面图。
图5是沿着图2的线5-5'截取的示意性截面图，图示了包括在包括湿气包封的图2的MMIC功率放大器中的电感器中的一个。
图6A是根据本发明的一些实施例的功率放大器集成电路芯片的一部分的金属布局的示意性平面图。
图6B是沿着图6A的线6B-6B'截取的截面图。
图6C是沿着图6A的线6C-6C'截取的截面图。
图7是根据本发明的一些实施例的形成封装电子电路的方法的流程图。
图8是图示图3的电容器的修改形式的示意性截面图。
具体实施方式
内部匹配的FET功率放大器、MMIC芯片和各种其它封装电子电路可以包括被布置为实现期望的功能的例如晶体管、电容器、电感器、电阻器、电路迹线和/或电介质跨接件(dielectric crossover)的组合。在许多情况下，封装电子电路除了保护性封装之外将不包括任何包封。其它封装电子电路包括具有所谓的“管芯”级钝化的集成电路芯片或其它电子电路基板(在本文中统称为“芯片”)，其中，在经由切割操作将芯片从较大的结构(例如，半导体晶片)分割之后，将灌封材料或电介质层沉积在芯片的顶侧。
封装电子电路通常在高温下操作(因为在操作期间在封装电子电路中会积聚热量)，并且也可能至少部分时间在高湿度环境中操作。当封装电子电路在潮湿环境中在高温下操作时，环境空气中的水蒸气可能提供氢或其它离子(例如氯、钠)，这可能导致封装电子电路内发生不期望的化学反应。即使在提供芯片级钝化时，钝化层中的小裂纹或瑕疵也可能允许湿气通过钝化进入装置的内部。特别是当位于封装电子电路的高电场下的部分附近时，离子可能充当氢氧化物形成或其它化学反应的催化剂。随着时间的流逝，这些化学反应可能降低各种电路元件的性能，或导致装置故障。最通常地，集成电路芯片或其它电路基板的由湿度引起的故障将发生在装置的一部分中，该部分被通电(即，施加了电压)并且未被钝化或钝化不良。这样的故障在本文中可以称为“偏置湿度故障”。
依据本发明的实施例，提供了封装电子电路，该封装电子电路包括在保护性封装内的一个或多个包封的集成电路芯片或其它电子电路基板。包封可以阻挡湿气进入(一个或多个)芯片上的电子电路元件。在一些实施例中，可以在“晶片”级执行湿气包封(即，在将晶片切成多个集成电路芯片之前在晶片处理期间施加湿气包封层)。包封可以例如包括诸如氧化硅、氮化硅或氮氧化硅钝化层之类的保护性电介质层以及覆盖在保护性电介质层上的保护性聚合物层(例如，聚酰亚胺层)。保护性电介质层和保护性聚合物层的组合可以包封芯片上的电路元件，并且因此可以提供湿气阻挡，该湿气阻挡可以使来自湿气的离子保持远离电路元件。
在各种集成电路芯片和其它电子电路基板设计中，两个或更多个金属层可以垂直地堆叠。在本文中，术语“金属层”包括连续的金属层和图案化的金属层两者，并且如果垂直于芯片的主表面的轴延伸穿过每个金属层/元件，则两个金属层(或其它电路元件)“垂直地堆叠”。这样的垂直地堆叠的金属层的示例包括形成在电路基板上的平板电容器的两个电极或者螺旋电感器的迹线，该迹线横穿螺旋线以将螺旋线的内部部分连接到螺旋线之外的电路元件。在一些设计中，可以在两个垂直地堆叠的导电元件之间插入所谓的电介质跨接件，以防止短路。在某些情况下，电介质跨接件可以由基于聚合物的材料形成。在这种情况下，如果在基于聚合物的电介质跨接件上形成电介质层，则在电介质层中可能形成针孔和/或小裂缝，特别是当基于聚合物的电介质跨接件包含凹痕或空隙时。电介质层中的这些针孔/裂缝可能充当湿气通过电介质层进入的路径。在电介质层之上提供保护性聚合物层可以覆盖这些针孔/裂缝，因此电介质层和保护性聚合物层可以一起包封装置以防潮。
在一些实施例中，可以以第一温度在电路基板上形成(例如，沉积)基于聚合物的电介质跨接件。然后可以以小于第一温度的第二温度在基于聚合物的电介质跨接件上形成保护性电介质层。通过以较低温度形成保护性电介质层，可以减少或防止在形成保护性电介质层期间基于聚合物的电介质跨接件中的材料的放气。如果发生这种材料放气，可能导致膜中的针孔、膜分层或膜粘附问题。然后可以以小于第二温度的第三温度在保护性电介质层上形成保护性聚合物层。通过以比保护性电介质层(和基于聚合物的电介质跨接件)低的温度形成保护性聚合物层，可以减少或防止在形成保护性聚合物层期间基于聚合物的电介质跨接件和/或保护性电介质层中的材料的放气。在本文中，提到以小于指定温度的温度形成的层是指该层以小于指定温度的温度生长、喷涂、涂覆或以其它方式沉积以及以小于指定温度执行与该层的适当形成相关联的诸如退火步骤之类的任何后沉积步骤。
在一些实施例中，可以在平板电容器的上电极的外围下方提供基于聚合物的电介质跨接件。在这样的实施例中，电容器可以包括用作电容器的下电极的第一金属层、用作电容器的上电极的第二金属层以及介于第一金属层和第二金属层之间的电容器电介质层，其中下电极、电容器电介质层和上电极垂直地堆叠。基于聚合物的电介质跨接件可以形成在第二金属层的外围和第一金属层之间，并且可以不形成在第二金属层的中心部分下方。基于聚合物的电介质跨接件的厚度可以大于电容器电介质层的厚度。在示例实施例中，基于聚合物的电介质跨接件可以具有介于1-3微米之间的厚度、介于3-10微米之间的厚度或介于10-100微米之间的厚度。由于与电容器电介质层相比，基于聚合物的电介质跨接件可以具有增加的厚度，因此第二金属层的外围可以比第二金属层的中心部分在第一金属层的上方更远地间隔开。
在其它实施例中，基于聚合物的电介质跨接件可以用于将形成在第一金属层中的螺旋电感迹线与作为第二金属层的部分的连接迹线隔离。连接迹线将位于螺旋内部的螺旋电感迹线的一端连接到位于螺旋外部的电路元件。螺旋电感迹线可以包括具有相同或基本相同的瞬时电流方向的并排部分。
在又另外的实施例中，封装电子电路可以包括具有栅极跳线和分段的栅极指的功率放大器集成电路芯片。栅极跳线可以与栅极指在芯片上(在下面的基板上方)形成在不同的垂直水平处，并且可以在栅极跳线和下面的导电层之间提供基于聚合物的电介质跨接件。
依据本发明的进一步实施例，提供了封装电子电路，其中包括在装置内的电容器的负偏置电极比耦接到较高电压(例如，接地、正电压或少负电压)的电极全部位于更接近基板。这种配置使承受高负电压的电容器的电极更远离装置的上表面，因此更远离可能在例如湿度加速应力测试期间导致装置故障的潜在离子源。
现在将参考附图更详细地描述本发明的实施例。在描述根据本发明实施例的包封技术之前，将参考图1和图2描述可以包括根据本发明的实施例的包封技术的两个示例封装电子电路。
图1是封装的内部匹配的FET功率放大器100的示意性平面图(即，从上方向下看装置的视图)，其包括容纳在封装110内的多个电子电路基板。电子电路基板可以包括一个或多个集成电路芯片，并且例如还可以包括诸如印刷电路板或陶瓷电路基板之类的其它电子电路基板。这里，集成电路芯片和诸如印刷电路板或陶瓷电路基板之类的其它电子电路基板可以统称为“芯片”。在图1中，以阴影视图示出了封装110，以图示封装110内的各种元件。封装110包括电连接到输入焊盘114的输入引线112和电连接到输出焊盘116的输出引线118。
如图1中所示，电路基板可以包括输入/输出电路基板130-1、130-2，阻抗匹配电路基板140-1、140-2、140-3、140-4以及场效应晶体管放大器集成电路芯片150-1、150-2。提供了接合线120，接合线120将电路基板130、140、150互连并且将电路基板130连接到封装110。在本文中，当在装置中包括一个以上特定元件的实例时，可以通过全称附图标记(例如，晶体管放大器集成电路芯片150-2)单独地指代元件以及可以通过附图标记的第一部分(例如，晶体管放大器集成电路芯片150)共同地指代元件。
每个输入/输出电路基板130可以包括例如陶瓷电路基板(例如，氧化铝基板)，该陶瓷电路基板在其一侧具有导电接地平面并且在其相反侧具有形成RF传输线134的导电迹线和诸如输入/输出焊盘132之类的焊盘。RF传输线134形成公司馈电网络136，该公司馈电网络136将输入/输出接合焊盘132连接到包括在晶体管放大器集成电路芯片150中的单位单元晶体管的栅极指。
在第一和第二晶体管放大器集成电路芯片150-1、150-2上实现放大输入信号的单位单元晶体管。在例如美国专利公开No.2017/0271497中公开了合适的集成电路芯片的示例，该美国专利公开的全部内容通过引用合并于此，如同在此完全阐述一样。
每个晶体管放大器集成电路芯片150的阻抗通常将不会与在输入引线112或输出引线118上看到的阻抗(其可以例如均为50欧姆)很好地匹配。因此，内部匹配的FET功率放大器100进一步包括阻抗匹配电路基板140，该阻抗匹配电路基板140在内部匹配的FET功率放大器100的操作频带上改善晶体管放大器集成电路芯片150与输入引线112和输出引线118之间的阻抗匹配。每个输入阻抗匹配电路基板140可以包括传输线和诸如电容器和/或电感元件之类的电抗组件。
阻抗匹配电路基板140可以均包括例如在其上形成有电容器、电感器和/或电阻器的基板，诸如印刷电路板或陶瓷基板(例如，氧化铝基板)。在一些情况下，在电路基板130、140、150之间延伸的接合线120可以用作电感器，并且电容器可以形成在电路基板140上，使得例如电感器-电容器-电感器(LCL)电抗电路在每个晶体管放大器集成电路芯片150的输入和输出处形成。
图2是包括匹配电路的两级MMIC功率放大器200的示意性平面图。如图2中所示，MMIC放大器200包括FET驱动器级210和FET输出级220，它们代表两级MMIC放大器200的两个放大级。MMIC放大器200进一步包括输入阻抗匹配电路230-1、级间阻抗匹配电路230-2和输出阻抗匹配电路230-3。还可以提供输入焊盘240和输出焊盘242，以及为MMIC放大器200提供电源和接地连接的其它焊盘244。
可以在输入焊盘240处将输入信号(例如，700MHz RF信号)输入到MMIC放大器200。该输入信号通过输入级阻抗匹配电路230-1，这可以改善FET驱动器级210的输入与输入焊盘240之间的阻抗匹配。FET驱动器级210放大输入到其的RF信号以提供更高功率的RF信号。可以提供由FET驱动器级210输出的较高功率的RF信号(在通过级间阻抗匹配电路230-2进行适当的阻抗匹配之后)，作为到FET输出级220的输入信号。FET输出级220进一步放大RF信号。FET输出级220输出的高功率RF信号通过输出级阻抗匹配电路230-3，并在输出焊盘242处输出。例如，可以将FET驱动器级210和FET输出级220均实现为彼此并行电连接的多个单位单元FET晶体管(例如，HEMT晶体管)。
每个阻抗匹配电路230可以包括例如一个或多个电容器、电感器、电阻器和/或其它电路元件，它们被布置为改善在阻抗匹配电路230的输入处输入的RF信号的阻抗与在阻抗匹配电路230的输出处的电路元件的阻抗之间的匹配。虽然在图2中示意性地图示了阻抗匹配电路230，但是在输出阻抗匹配电路230-3中图示了平板电容器300和螺旋电感器400以图示这些组件的典型实现。
如上所述，内部匹配的FET 100和MMIC放大器200均包括电抗组件，诸如电容器和/或电感器。图3是具有与图2中所示的电容器300类似的设计的电容器300'的示意性截面图，除了电容器300'不包括任何湿气包封之外。作为背景，图3的截面是沿着图2的线3-3'截取的(注意，图3的电容器300'不包括湿气包封)。
如图3中所示，电容器300'可以形成在基板310上。当电容器300'被包括在诸如图2的MMIC放大器200之类的MMIC装置中时，基板310通常将是半导体基板，诸如碳化硅基板或可以在其上生长半导体层的任何其它基板，例如蓝宝石基板。然而，将意识到的是，在其它情况下，例如如果电容器300'被用于图1的内部匹配的FET 100的阻抗匹配电路基板140中的一个中，则基板310可以包括一些其它类型的基板，例如印刷电路板或陶瓷基板。还将理解的是，本文中术语“基板”被广泛地用于包括例如裸基板或在其上生长或形成有其它层的基板，诸如在其上形成有外延层、电介质层、金属层等的半导体或非半导体基板。
第一金属层可以形成在基板310上，该第一金属层用作电容器300'的下电极320。电容器电介质层330形成在下电极320的上表面上。可以使用任何合适的电容器电介质层，包括例如氧化硅、氮化硅、高介电常数电介质层等。第二金属层形成在电容器电介质层330上，该第二金属层用作电容器300的上电极340。电介质跨接件350在电容器300'的外围周围插入在下电极320和上电极340之间。在一些实施例中，电介质跨接件350可以包括实质上比电容器电介质层330厚(在垂直于基板的方向上)的电介质材料(包括空气)。电介质跨接件350可以包括基于碳的聚合物材料，诸如聚酰亚胺或bcb甲基环戊烯醇酮(bcb cyclotene)、PBO、(P-亚苯基-2,6-苯并二恶唑)、聚酰胺、旋涂玻璃等。在电容器300'的外围周围包括电介质跨接件350可以改善电容器300'的可靠性。电介质跨接件350没有插入在下电极320和上电极340的中心部分之间。虽然在所描绘的实施例中电容器电介质层330设置在下电极320和电介质跨接件350之间，但是将意识到的是，如图8中所示，在其它实施例中，在电容器的该区域中，电容器电介质层330可以被完全或部分省略。
如果图3的电容器300′在潮湿的环境中操作，则环境空气中的水蒸气可能充当氢离子(或其它卤素离子)的来源，这可能导致封装电子电路内发生不期望的化学反应。当这些离子位于封装电子电路中的在电场下的部分附近时，这些离子可能充当氢氧化物形成或其它化学反应的催化剂。这些化学反应可能降低各种电路元件的性能。这可能导致电容器300'短路，这可能导致包括电容器300′的封装电子电路(例如，图2的MMIC放大器200或图1的内部匹配的FET 100)发生故障。例如，可以对封装电子电路进行湿度加速应力测试，以确保封装电子电路将不会由于湿度引起的故障机制而过早发生故障。高功率封装电子电路可能特别容易出现故障，因为与此类装置相关联的高电场和较高的操作温度可能会导致离子移动增加和化学反应加速。湿度加速应力测试可能涉及在装置以其额定最大功率能力或接近其额定最大功率能力操作时，将封装电子电路放置在高湿气含量、高压环境中数小时或数天。这些应力测试可以在封装包括在装置中的(一个或多个)芯片之前执行。如果(一个或多个)芯片具有通向芯片内部的湿气路径，则该电路很可能在应力测试期间发生故障，这通常是由于永久损坏装置的短路引起的。因此，虽然应力测试可以识别出容易因湿气引起故障的装置，但应力测试也降低了制造良率。
图4是根据本发明的实施例的包括湿气包封的电容器300的示意性截面图。
参考图4，电容器300可以包括包封电容器的一个或多个保护性层，以防止这种湿气进入。例如，可以形成包封电容器300的上表面的保护性电介质层360。该保护性电介质层360可以包括例如氮化硅层、氧化硅层、氮氧化硅层等。可以通过包括化学气相沉积和/或原子层沉积的任何适当方式来形成保护性电介质层360。在一些实施例中，可以在包括电容器300的芯片的顶表面之上毯覆沉积保护性电介质层360。在一些实施例中，可以在晶片处理期间(即，在将晶片切割以提供多个芯片之前)形成保护性电介质层360。在这样的实施例中，保护性电介质层360可以被毯覆沉积在整个晶片上，或者可以被毯覆沉积除了沿着随后将切割晶片的划线之外。在一些实施例中，可以在对晶片进行“背面处理”之前进行保护性电介质层360，“背面处理”诸如是减小基板厚度的任何磨削操作、在晶片中钻通孔和/或背面金属化。
当在下面层的侧壁上形成保护性电介质层360时，特别是当使用化学气相沉积形成保护性电介质层360时，保护性电介质层360可能无法提供良好的覆盖。另外，电介质跨接件350可能在例如图3中标记为352的区域中包括空隙，特别是当电介质跨接件350经由化学气相沉积形成时。当在该空隙352上形成保护性电介质层360时，可能在保护性电介质层360中形成微裂纹，该微裂纹可以用作湿气通过保护性电介质层360进入的路径。因此，如图4中所示，为了阻挡这些路径，可以在保护性电介质层360上形成保护性聚合物层370。也可以在晶片的背面处理之前形成保护性聚合物层370。保护性聚合物层370可以包括例如bcb甲基环戊烯醇酮、PBO(P-亚苯基-2,6-苯并双恶唑)、聚酰胺、旋涂玻璃，诸如SU-82000–MicroChem之类的永久抗蚀剂、环氧模塑料、环氧树脂等。
可以通过使用例如常规的沉积、掩模和蚀刻过程顺序地形成下电极320、电容器电介质层330和上电极340来形成电容器300。可以在上电极340之前或之后形成电介质跨接件350。如图8中所示，电介质跨接件350可以基本上填充上电极340的外周和下电极320之间的空间，或者可替代地，如图3中所示，电介质跨接件350可以基本上填充上电极340的外周与电容器电介质层330之间的空间。电介质跨接件350可以不形成在电容器的中间部分中(即，仅沿着外边缘形成)。在一些实施例中，可以在上电极340的形成之后形成电介质跨接件350。如上所讨论的，电介质跨接件350可以包括例如基于碳的聚合物层。可以以第一温度形成电介质跨接件350。在一些实施例中，第一温度可以大于200℃。在一些实施例中，第一温度可以在200-450℃之间。在其它实施例中，第一温度可以大于220℃或240℃。在一些其它示例实施例中，第一温度可以在220°-450℃之间、220-400℃之间、240-450℃之间或240-400℃之间。
保护性电介质层360可以形成在电介质跨接件350和上电极340上。在一些实施例中，保护性电介质层360可以被毯覆沉积以覆盖整个芯片或包括多个芯片的整个晶片。可以以第二温度形成保护性电介质层360。第二温度可以小于第一温度。这可以减少或防止材料从电介质跨接件放气。在一些实施例中，第二温度可以是至少160℃或至少180℃，同时小于第一温度。在一些示例实施例中，第二温度可以在160-400℃之间、在18-400℃之间、在160-340℃之间或在180-340℃之间，同时也小于第一温度。
保护性聚合物层370可以形成在保护性电介质层360上。在一些实施例中，保护性聚合物层370可以被毯覆沉积以覆盖整个芯片或晶片。在其它实施例中，保护性聚合物层370可以被毯覆沉积并且然后被选择性地去除(例如，经由蚀刻或光刻)，或者可替代地可以被选择性地沉积，使得保护性聚合物层370仅覆盖芯片的部分(包括具有电介质跨接件350的部分)。例如，在一些实施例中，保护性聚合物层370可以不覆盖芯片上包括的一些或全部晶体管。从晶体管上省略(或去除)保护性聚合物层370可以改善晶体管的性能，特别是在高频(例如，RF)应用中。在晶体管上方省略保护性聚合物层370还可以有助于允许在装置操作期间在FET晶体管中生成的热从芯片消散。图2中标记为250的虚线框图示了MMIC芯片200的可以省略保护性聚合物层370的区域。保护性电介质层360可以被毯覆沉积在MMIC放大器200的整个上表面上，并且保护性聚合物层370可以跨整个顶表面设置，除了在虚线框250内。
可以以第三温度形成保护性聚合物层370。第三温度可以小于第二温度。这可以减少或防止材料从电介质跨接件350和/或保护性电介质层360的放气。在一些实施例中，第三温度可以是至少130℃或至少150℃，同时小于第二温度。在一些示例实施例中，第三温度可以在130-240℃之间、在130-200℃之间、在150-240℃之间或在150-200℃之间，同时也小于第一温度和第二温度两者。保护性聚合物370可以被固化，使得聚合物至少部分交联。
保护性聚合物层370可以包括例如含碳材料，诸如聚酰亚胺。在一些实施例中，保护性聚合物层370可以旋涂到芯片上。
在典型的设计中，形成电容器300的下电极320的第一金属层可以具有例如约1-5微米的厚度。电容器电介质层330可以具有例如0.1-0.7微米的厚度，并且该厚度可以基于用于形成电容器电介质层330的材料(或者其介电常数)和电容器300的期望的电容水平而变化。形成上电极340的第二金属层可以具有例如约1-5微米的厚度。基于聚合物的电介质跨接件350可以具有例如约1-3微米的厚度。在一些实施例中，保护性电介质层360可以是具有例如约0.2-1微米的厚度的较薄层。在其它实施例中，厚度可以在0.4至0.8微米之间或在0.4至0.6微米之间。在一些实施例中，保护性聚合物层370可以具有约1.5-5微米的厚度。在其它实施例中，厚度可以在2.0至4.0微米之间或在2.5和3.5微米之间。
在其它实施例中，保护性聚合物层370可以形成在电介质跨接件350上，然后保护性电介质层360可以形成在保护性聚合物层370上。保护性聚合物层370和电介质跨接件350可以是不同的材料。在这样的实施例中，保护性电介质层360可以至少部分地通过原子层沉积来沉积。
在一些实施例中，可以在电介质跨接件350上形成附加层。例如，可以在保护性电介质层360和保护性聚合物层370之间提供粘附层。此外，虽然在所描绘的实施例中电容器电介质层330被设置在下电极320和电介质跨接件350之间，将意识到的是，在其它实施例中，可以在电容器的该区域中完全或部分地省略电容器电介质层330。
在一些实施例中，保护性电介质层360和保护性聚合物层370可以在切割半导体晶片之前形成。例如，可以在晶片的顶(装置)侧的处理完成之后，但是在诸如研磨晶片以减小其厚度、形成穿过晶片的通孔和/或背面金属化之类的晶片的任何背面处理之前，形成保护性电介质层360和保护性聚合物层370。还将意识到的是，可以紧接在保护性电介质层360的下方和/或在保护性电介质层360和保护性聚合物层370之间形成其它层，例如粘附层。
如上所述，当电介质跨接件包括在电路基板上时，在其上表面中，特别是在电介质跨接件的上边缘处可能形成小的空隙。当在这些空隙上形成钝化层时，可能在钝化层中形成微裂纹，该微裂纹可能用作进入装置内部的湿气路径。如上参考图3和图4所讨论的，虽然可以在电容器中使用电介质跨接件，但是将意识到的是，电介质跨接件可以用于形成其它电路元件，诸如电感器和栅极跳线。
例如，图5是沿着图2的线5-5'截取的截面图，更详细地图示了MMIC放大器200的电感器400中的一个的设计。电感器400也包括根据本发明的实施例的包封。将意识到的是，电感器400也可以包括在图1的内部匹配的FET放大器100的阻抗匹配电路基板140中的一个中。
如图5中所示，电感器400可以形成在基板410上。在图5的实施例中，其中电感器400是MMIC装置的部分，基板410通常将是半导体基板，诸如碳化硅基板或可以在其上生长半导体层的基板，诸如硅或蓝宝石基板。基板410可以包括外延生长的半导体层。然而，将意识到的是，在其它情况下，诸如当电感器400是图1的内部匹配的FET 100的阻抗匹配电路基板140中的一个的部分时，基板410例如可以包括一些其它类型的基板，诸如印刷电路板或陶瓷基板。
第一金属迹线420可以形成在基板410上。金属迹线420可以具有螺旋形状(参见图2)。结果，第一金属迹线420具有紧密间隔的并排部分，其中这些部分具有基本相同的瞬时电流方向。在第一金属迹线420上形成第二金属迹线440。为了防止第一金属迹线420和第二金属迹线440之间的短路，将电介质跨接件450插入在第一金属迹线420和第二金属迹线440之间。电介质跨接件450例如可以包括基于碳的聚合物材料，诸如聚酰亚胺或以上讨论的材料中可以用于形成电介质跨接件350的任何一种。
电感器400进一步包括顺序地形成在第二金属迹线440和电介质跨接件450上的保护性电介质层460和保护性聚合物层470。保护性电介质层460可以包封电感器400的上表面。该保护性电介质层460可以包括例如氮化硅层、氧化硅层、氮氧化硅层等。可以通过包括化学气相沉积和/或原子层沉积的任何适当方式来形成保护性电介质层460。在一些实施例中，保护性电介质层460可以被毯覆沉积在芯片的顶表面之上。在一些实施例中，可以在晶片处理期间(即，在将晶片切割以提供多个芯片之前)形成保护性电介质层460。在这样的实施例中，保护性电介质层460可以被毯覆沉积在整个晶片上，或者可以被毯覆沉积除了沿着随后将晶片切割的划线之外。保护性聚合物层470可以形成在保护性电介质层460上。保护性电介质层460和保护性聚合物层470可以与以上参考图4讨论的保护性电介质层360和保护性聚合物层370相同，并且将省略对其的进一步描述。
当制备电感器400时，可以以第一温度(例如，在200-450℃之间的温度)形成电介质跨接件450。可以在电介质跨接件450和第二金属迹线440上形成保护性电介质层460。可以以小于第一温度的第二温度形成保护性电介质层460，以防止材料从电介质跨接件450或装置的其它下面层放气。在一些实施例中，第二温度可以在180-400℃之间，同时也小于第一温度。可以以小于第二温度的第三温度在保护性电介质层460上形成保护性聚合物层470，以防止来自下面层的放气。在一些实施例中，第三温度可以在150-240℃之间，同时也小于第一温度和第二温度两者。在一些实施例中，保护性聚合物层470可以被固化使得聚合物交联，或者可以被部分地固化。保护性聚合物层470可以包括例如含碳材料。在一些实施例中，保护性聚合物层470可以旋涂到芯片上。将意识到的是，以上参考图3的实施例讨论的第一、第二和第三温度的附加范围同样适用于本实施例。
在一些实施例中，保护性聚合物层470可以被毯覆沉积以覆盖整个芯片。在其它实施例中，保护性聚合物层470可以被毯覆沉积并且然后被选择性地去除(例如，经由蚀刻或光刻)，或者可替代地可以被选择性地沉积，使得保护性聚合物层470仅覆盖芯片的部分(包括具有电介质跨接件450的部分)。例如，在一些实施例中，保护性聚合物层470可以不覆盖芯片上包括的一些或全部晶体管。从晶体管上省略(或去除)保护性聚合物层470可以改善晶体管的性能，特别是在高频(例如，RF)应用中。在晶体管上方省略保护性聚合物层470还可以有助于允许在装置操作期间在晶体管中生成的热从芯片消散。
依据本发明的又进一步的实施例，提供了具有湿气包封的功率放大器集成电路芯片。这些集成电路芯片可以包括多个单位单元晶体管。在一些实施例中，晶体管可以包括栅极跳线，该栅极跳线在栅极电极或栅极焊盘与多个分段的栅极指的相应部分之间提供较低的电阻连接。可以在装置的栅极跳线和诸如晶体管的源极区域之类的下面的导电部分之间提供电介质跨接件。根据本发明的实施例的湿气包封技术可以用于包封这些电介质跨接件，从而减少或防止湿气在各个电介质跨接件的附近的进入。
图6A-图6C是根据本发明的实施例的包括湿气包封的功率放大器集成电路芯片500的一部分的示意性平面图和一对示意性截面图。在图6A中，仅示出了装置的金属部分以更好地图示装置结构。
如图6A-图6C中所示，功率放大器500包括半导体结构520，该半导体结构520包括一层或多层，这些层包括例如基板501、沟道层502和阻挡层504。半导体结构520中可以包括其它层(未示出)。为了便于理解，图6A的平面图被简化，并且包括连接到栅极总线514的栅极焊盘512和连接到漏极总线534的漏极焊盘532。为了简化附图，图6A中省略了源极焊盘和源极总线，但是将理解的是，可以提供电连接到图6A中所示的每个源极触件的源极焊盘和源极总线中的一者或两者。
如图6A-图6C中所示，多个栅极指516连接到栅极总线514并在y方向上延伸。在所描绘的实施例中，每个栅极指516在y方向上被分成三个栅极指段516a、516b和516c，这三个栅极指段通过间隙彼此分开。将意识到的是，在其它实施例中，可以不以这种方式分段栅极指516，而是每个栅极指516可以包括单个整体式栅极指。多个漏极触件536连接到漏极总线534，并且与相应的栅极指516平行并相邻地延伸。还提供了源极触件562，并且源极触件562在y方向上与相邻的栅极指516平行地延伸。源极触件562也在y方向上被分成相应的源极触件段562a、562b和562c，它们通过间隙彼此分开。源极触件段562a、562b、562c可以通过例如源极接触插塞(未示出)彼此电连接，该源极接触插塞将每个源极触件段562a、562b、562c电连接到用作源极总线的公共导电层。
栅极指516与源极触件562平行地延伸。由于栅极指516和源极触件562是分段的，所以沿着每个栅极指516限定了多个单位单元。功率放大器500进一步包括沿着y方向与栅极指516平行地延伸的多个栅极跳线572。栅极跳线572可以在与源极触件段562、栅极指516和栅极总线514的水平不同的水平处形成。栅极跳线572可以形成在源极触件562之上，并且可以通过例如电介质跨接件550与源极触件562绝缘。栅极跳线572电连接到栅极总线514。栅极跳线572可以将一些或全部栅极指段516a-516c电连接到栅极总线514。
图6B是沿着图6A的线6B-6B′截取的截面。图6C是沿着图6A的线6C-6C'截取的截面。如在图6B和图6C中可以看到的，每个栅极跳线572可以经由栅极信号分配条574和垂直接触插塞576电连接到栅极指段516b、516c，以便将每个栅极指段516b-516c电连接到栅极总线514。栅信号分配条574可以形成在装置中比栅极指516高的金属层处。垂直接触插塞576可以将栅极信号分配条574连接到栅极指段516b、516c。
栅极跳线572可以比栅极指段516a-516c宽和/或厚。施加到栅极总线514的信号通过栅极跳线574被承载到栅极指段516b、516c。与栅极指516相比，栅极跳线572的较大截面积可以更好地处理更高的电流密度，而没有诸如电迁移和高频增益性能降低之类的通常与栅极宽度增加相关联的问题。
电介质跨接件550可以用于将源极触件段562a-562c与每个相应的栅极跳线572电隔离。如在图6B和图6C中可以看到的，在栅极跳线572和电介质跨接件550上形成保护性电介质层560和保护性聚合物层570。电介质层560可以与上述电介质层360、460相同，并且保护性聚合物层570可以与上述保护性聚合物层370、470相同。
依据本发明的进一步实施例，提供了MMIC功率放大器，当在潮湿环境中操作时，MMIC功率放大器可以表现出改善的可靠性。这些MMIC功率放大器可以包括上述防潮包封，该防潮包封包括保护性电介质层和保护性聚合物层，该保护性电介质层和保护性聚合物层可以形成在由电介质跨接件分开的一对金属层上。另外，这些MMIC功率放大器中包括的电容器的电极的连接可以以减少偏置湿度故障的可能性的方式定向。
特别是，已经发现电容器的极性可能是MMIC功率放大器的偏置湿度故障的导致机制。如上所讨论的，电容器通常包括在MMIC功率放大器上作为阻抗匹配电路的部分，该阻抗匹配电路用于改善阻抗匹配并且从而改善装置的回波损耗性能。这些电容器通常电连接在晶体管的栅极电极和地之间(其中源极电极或漏极电极也耦接到地)。电容器通常如以上参考图2和图3所示地实现，作为使用由电容器电介质层分开的两个金属层形成的平板电容器。
离子进入可能会通过任何钝化层或防潮包封发生并进入电介质跨接件。如上所述，电容器的一个电极可以耦接到地，而另一电极可以耦接到栅极电极，因此可以具有施加到其上的显著的负偏置电压。如果电容器的上电极耦接到栅极电极，则通过包封进入并进入电介质跨接件中的任何离子都可能经受高电场。如果发生这种情况，离子可能变得可移动，并可能充当电容器附近氢氧化物形成和后续离子反应的催化剂。这些反应可能导致发生短路，这通常会导致装置故障。
依据本发明的实施例，MMIC功率放大器中每个电容器的耦接到晶体管的栅极指的电极可以是下电极，因为下电极与防潮包封更远地间隔开。这种设计使电容器的负偏置电极更远离离子源，从而可以大大降低MMIC功率放大器的偏置湿度故障率。
图7是根据本发明的一些实施例的制备封装电子电路的方法的流程图。如图7中所示，操作可以从在基板上形成第一金属层开始(框600)。然后可以以第一温度在第一金属层的至少一部分的顶表面上形成第一聚合物层(框610)。然后与第一金属层相反地在第一聚合物层的顶表面上形成第二金属层(框620)。然后以第二温度在第二金属层的顶表面上和第一聚合物层的顶表面上形成电介质层(框630)。第二温度可以小于第一温度。最终，以第三温度在电介质层的顶表面上形成第二聚合物层(框640)。第三温度可以小于第二温度。
将理解的是，尽管本文可以使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件和另一元件。例如，在不脱离本发明的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。
本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。将进一步理解的是，当在本文中使用时，术语“包括”、“包括有”、“包含”和/或“包含有”指定存在所述特征、整数、步骤、操作、元件和/或组件，但是不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
除非另有定义，否则本文中使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常所理解的相同含义。将进一步理解的是，除非在此明确地定义，否则本文中使用的术语应被解释为具有与本说明书和相关领域的上下文中的含义一致的含义，并且将不以理想化或过度正式的意义来解释。
将理解的是，当诸如层、区域或基板的元件被称为在另一元件“上”或在另一元件“上”延伸时，其可以直接在另一元件上或直接在另一元件上延伸，或者也可以存在中间元件。相反，当一个元件被称为“直接在另一元件上”或“直接在另一元件上延伸”时，则不存在中间元件。还将理解的是，当一个元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到另一元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，则不存在中间元件。
本文中可以使用诸如“下方”或“上方”或“上部”或“下部”或“水平”或“横向”或“垂直”之类的相对术语，来描述如图中所示的一个元件、层或区域与另一元件、层或区域的关系。将理解的是，这些术语除了附图中描绘的取向之外还旨在涵盖装置的不同取向。
本文参考截面图示描述了本发明的实施例，这些截面图示是本发明的理想实施例(和中间结构)的示意图示。为了清楚起见，附图中的层和区域的厚度可能被放大。另外，由于例如制造技术和/或公差，可以预期图示形状的变化。因此，本发明的实施例不应被解释为限于本文图示的区域的特定形状，而应包括例如由制造引起的形状偏差。
在附图和说明书中，已经公开了本发明的典型实施例，并且尽管采用了特定术语，但是它们仅在一般和描述性意义上使用，而不是出于限制的目的，本发明的范围在所附权利要求中阐明。

Claims (46)

1.一种制备电子电路的方法，所述方法包括：
以第一温度在第一金属层的一部分上形成第一聚合物层；
与所述第一金属层相反地在所述第一聚合物层上形成第二金属层；
以第二温度在所述第二金属层上和所述第一聚合物层上形成电介质层，所述第二温度小于所述第一温度；和
以第三温度在所述电介质层上的形成第二聚合物层，所述第三温度小于所述第二温度。
2.根据权利要求1所述的方法，其中，所述电介质层包括第二电介质层，所述方法进一步包括：在形成所述第二金属层之前，在所述第一金属层上形成第一电介质层，其中，所述第一金属层、所述第一电介质层和所述第二金属层形成电容器。
3.根据权利要求2所述的方法，其中，所述第一金属层形成在基板上，其中所述第一聚合物层形成在所述第二金属层的外围与所述第一金属层之间，并且其中所述第一聚合物层在垂直于所述基板的上表面的方向上的厚度大于所述第一电介质层的厚度。
4.根据权利要求3所述的方法，其中，所述第二金属层的外围比所述第二金属层的中心在所述第一金属层的上方更远地间隔开。
5.根据权利要求4所述的方法，其中，所述第一金属层耦接到晶体管的栅极。
6.根据权利要求3所述的方法，其中，所述第一聚合物层不在所述第二金属层的中心与所述第一金属层之间。
7.根据权利要求2所述的方法，其中，所述第一电介质层形成在所述第一金属层的顶表面上，所述第一聚合物层形成在所述第一金属层和所述第一电介质层中的至少一个的顶表面上，所述第二金属层形成在所述第一电介质层的顶表面上，所述第二电介质层形成在所述第一聚合物层的顶表面上，并且所述第二聚合物层形成在所述第二电介质层的顶表面上。
8.根据权利要求1-7中的任一项所述的方法，其中，所述电介质层包括氧或氮中的至少一种以及硅，并且其中，所述第一聚合物层和第二聚合物层均是基于碳的层。
9.根据权利要求1-8中的任一项所述的方法，其中，所述电介质层和所述第二聚合物层形成在晶片上，所述方法进一步包括：在形成所述电介质层和所述第二聚合物层之后，将所述晶片切成单独的芯片。
10.根据权利要求1-9中的任一项所述的方法，其中，所述第二金属层包括耦接在晶体管的栅极电极和栅极指之间的栅极跳线。
11.根据权利要求1-10中的任一项所述的方法，其中，所述第一金属层包括金属迹线，所述金属迹线包括具有基本相同的瞬时电流方向的自耦接部分。
12.根据权利要求1-11中的任一项所述的方法，其中，所述电子电路是封装的单片微波集成电路。
13.根据权利要求1-12中的任一项所述的方法，其中，所述第一金属层形成在基板上，所述方法进一步包括：在所述基板上形成多个晶体管，其中所述电介质层形成在所述晶体管的上表面上，并且所述第二聚合物层不形成在所述晶体管的上表面上。
14.根据权利要求1-13中的任一项所述的方法，其中，所述第一金属层形成在基板上，并且其中，所述第一聚合物层和所述第二聚合物层在垂直于所述基板的上表面的方向上比所述第一电介质层厚。
15.一种制备电子电路的方法，所述方法包括：
在第一金属层的上表面上形成第一电介质层；
在所述第一金属层的上表面上形成第一聚合物层，所述第一聚合物层在垂直于基板的上表面的方向上的厚度大于所述第一电介质层的厚度；
与所述第一金属层相反地在所述第一电介质层上形成第二金属层，其中所述第二金属层延伸到所述第一聚合物层上；
在所述第二金属层上和所述第一聚合物层上形成第二电介质层；和
在所述第二电介质层上形成第二聚合物层，
其中，所述第一聚合物层形成在所述第二金属层的外围与所述第一金属层之间，和
其中，所述第一金属层、所述第一电介质层和所述第二金属层形成电容器。
16.根据权利要求15所述的方法，其中，以第一温度形成所述第一聚合物层，并且以低于所述第一温度的第二温度形成所述第二电介质层。
17.根据权利要求16所述的方法，其中，以低于所述第二温度的第三温度形成所述第二聚合物层。
18.根据权利要求15-17中的任一项所述的方法，进一步包括在基板上形成多个晶体管，其中，所述电介质层形成在所述晶体管的上表面上，并且所述第二聚合物层不形成在所述晶体管的上表面上。
19.根据权利要求15-18中的任一项所述的方法，其中，所述第二电介质层和所述第二聚合物层形成在晶片上，所述方法进一步包括：在形成所述第二电介质层和所述第二聚合物层之后，将所述晶片切成单独的芯片。
20.一种制备电子电路的方法，所述方法包括：
在基板上形成第一金属迹线，所述第一金属迹线包括具有基本相同的瞬时电流方向的并排自耦接部分；
在所述第一金属迹线上形成第一聚合物层；
与所述第一金属迹线相反地在所述第一聚合物层上形成第二金属层；
在所述第二金属层上和所述第一聚合物层上形成电介质层；和
在所述电介质层上形成第二聚合物层。
21.一种电子电路，包括：
具有上表面的基板；
在所述基板的上表面上的第一金属层；
与所述基板相反地在所述第一金属层上的第一聚合物层；
与所述第一金属层相反地在所述第一聚合物层上的第二金属层；
在所述第二金属层的至少一部分和所述第一聚合物层上的电介质层；和
在所述电介质层上的第二聚合物层。
22.根据权利要求21所述的电子电路，其中，所述第二金属层包括电容器电极、螺旋电感器的一部分以及栅极旁路跳线中的一个。
23.根据权利要求21-22中的任一项所述的电子电路，其中，所述电介质层包括第二电介质层，并且其中，所述电子电路进一步包括在所述第一金属层和所述第二金属层之间的第一电介质层，使得所述第一金属层、所述第一电介质层和所述第二金属层形成电容器。
24.根据权利要求21-23中的任一项所述的电子电路，其中，所述第一聚合物层在所述第二金属层的外围与所述第一金属层之间，并且其中，所述第一聚合物层在垂直于所述基板的上表面的方向上的厚度大于所述第一电介质层的厚度。
25.根据权利要求21-24中的任一项所述的电子电路，其中，所述第二金属层的外围比所述第二金属层的中心在所述第一金属层的上方更远地间隔开。
26.根据权利要求21-25中的任一项所述的电子电路，其中所述第一聚合物层不在所述第二金属层的中心与所述第一金属层之间。
27.根据权利要求21-26中的任一项所述的电子电路，其中，所述第一金属层耦接到晶体管的栅极。
28.根据权利要求21-27中的任一项所述的电子电路，其中，所述第二金属层包括耦接在晶体管的栅极电极和栅极指之间的栅极跳线。
29.根据权利要求21-28中的任一项所述的电子电路，其中，所述第一金属层包括金属迹线，所述金属迹线包括具有基本相同的瞬时电流方向的自耦接部分。
30.根据权利要求21-29中的任一项所述的电子电路，其中，所述电子电路是封装的单片微波集成电路，并且其中，在所述基板上提供有多个晶体管，并且其中，所述电介质层形成在所述晶体管的上表面上，并且所述第二聚合物层不形成在所述晶体管的上表面上。
31.根据权利要求1-14中的任一项所述的方法，其中，所述第一温度在200-450℃之间，所述第二温度在180-400℃之间，并且所述第三温度在150-240℃之间。
32.根据权利要求10所述的方法，其中，所述电子电路包括功率放大器集成电路芯片，所述功率放大器集成电路芯片具有包括沟道层和阻挡层的单位单元晶体管。
33.根据权利要求32所述的方法，其中，所述第一金属层包括源极触件。
34.根据权利要求1-14中的任一项所述的方法，其中，所述电子电路是内部匹配的场效应晶体管。
35.根据权利要求1-14中的任一项所述的方法，其中，所述电子电路是封装电子电路。
36.根据权利要求1-14中的任一项所述的方法，其中，所述电子电路是在其上形成有电容器和/或电感器的印刷电路板或陶瓷基板。
37.根据权利要求15-19中的任一项所述的方法，其中，所述电子电路包括功率放大器集成电路芯片，所述功率放大器集成电路芯片具有包括沟道层和阻挡层的单位单元晶体管，其中，所述第一金属层包括源极触件，并且其中，所述第二金属层包括耦接在晶体管的栅极电极和栅极指之间的栅极跳线。
38.根据权利要求15-19中的任一项所述的方法，其中，所述电子电路是单片微波集成电路。
39.根据权利要求15-19中的任一项所述的方法，其中，所述电子电路是内部匹配的场效应晶体管。
40.根据权利要求15-19中的任一项所述的方法，其中，所述电子电路是封装电子电路。
41.根据权利要求20所述的方法，其中，所述电子电路是单片微波集成电路。
42.根据权利要求20所述的方法，其中，所述电子电路是陶瓷基板或印刷电路板。
43.根据权利要求21-29中的任一项所述的电子电路，其中，所述电子电路包括功率放大器集成电路芯片，所述功率放大器集成电路芯片具有包括沟道层和阻挡层的单位单元晶体管，其中，所述第一金属层包括源极触件，并且其中所述第二金属层包括耦接在晶体管的栅极电极和栅极指之间的栅极跳线。
44.根据权利要求21-29中的任一项所述的电子电路，其中，所述电子电路是内部匹配的场效应晶体管。
45.根据权利要求21-29中的任一项所述的电子电路，其中，所述电子电路是封装电子电路。
46.根据权利要求21-29中的任一项所述的电子电路，其中，所述基板是其上形成有电容器和/或电感器的印刷电路板或陶瓷基板。
CN201980031399.0A 2018-04-24 2019-04-11 具有防潮包封的封装电子电路及其形成方法 Pending CN112106188A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/960,693 2018-04-24
US15/960,693 US10811370B2 (en) 2018-04-24 2018-04-24 Packaged electronic circuits having moisture protection encapsulation and methods of forming same
PCT/US2019/026885 WO2019209543A1 (en) 2018-04-24 2019-04-11 Packaged electronic circuits having moisture protection encapsulation and methods of forming same

Publications (1)

Publication Number Publication Date
CN112106188A true CN112106188A (zh) 2020-12-18

Family

ID=66287034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980031399.0A Pending CN112106188A (zh) 2018-04-24 2019-04-11 具有防潮包封的封装电子电路及其形成方法

Country Status (6)

Country Link
US (2) US10811370B2 (zh)
EP (1) EP3785295A1 (zh)
JP (3) JP7021369B2 (zh)
KR (3) KR102607843B1 (zh)
CN (1) CN112106188A (zh)
WO (1) WO2019209543A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210175138A1 (en) * 2019-12-05 2021-06-10 Cree, Inc. Semiconductors Having Die Pads with Environmental Protection and Process of Making Semiconductors Having Die Pads with Environmental Protection

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040099283A1 (en) * 2002-11-26 2004-05-27 Axcelis Technologies, Inc. Drying process for low-k dielectric films
US20110049705A1 (en) * 2009-09-01 2011-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
CN102157514A (zh) * 2010-01-07 2011-08-17 三星电机株式会社 Rf半导体器件及其制造方法
US20140068962A1 (en) * 2012-09-07 2014-03-13 Applied Materials, Inc. Integrated processing of porous dielectric, polymer-coated substrates and epoxy within a multi-chamber vacuum system confirmation
CN105408999A (zh) * 2013-08-06 2016-03-16 德州仪器公司 高电压混合聚合陶瓷电介质电容器
US20170077079A1 (en) * 2015-09-14 2017-03-16 Qualcomm Incorporated Passive-on-glass (pog) device and method
US20170207147A1 (en) * 2009-11-10 2017-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US20170271497A1 (en) * 2016-03-17 2017-09-21 Cree, Inc. Bypassed gate transistors having improved stability

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
JP2000174213A (ja) 1998-12-10 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2000216294A (ja) 1999-01-25 2000-08-04 Sanyo Electric Co Ltd 半導体装置
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP4256575B2 (ja) 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
JP4827299B2 (ja) 2001-01-26 2011-11-30 富士通株式会社 キャパシタ及び半導体装置
JP2003197878A (ja) 2001-10-15 2003-07-11 Hitachi Ltd メモリ半導体装置およびその製造方法
JP2008091631A (ja) 2006-10-02 2008-04-17 Fujikura Ltd 半導体装置
JP2009043835A (ja) 2007-08-07 2009-02-26 Fujikura Ltd 電気回路素子およびその製造方法
JP2010192500A (ja) 2009-02-16 2010-09-02 Seiko Epson Corp 半導体装置
JP5387677B2 (ja) 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
KR101597952B1 (ko) 2014-04-01 2016-02-25 양수정 손가락 빨기 교정기
US9761439B2 (en) 2014-12-12 2017-09-12 Cree, Inc. PECVD protective layers for semiconductor devices
CN207149541U (zh) 2015-02-27 2018-03-27 株式会社村田制作所 电容器以及电子设备
US10204886B2 (en) 2016-01-29 2019-02-12 Mitsubishi Electric Corporation Semiconductor device
US9947616B2 (en) * 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US10595380B2 (en) 2016-09-27 2020-03-17 Ideal Industries Lighting Llc Lighting wall control with virtual assistant
US9998109B1 (en) 2017-05-15 2018-06-12 Cree, Inc. Power module with improved reliability

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040099283A1 (en) * 2002-11-26 2004-05-27 Axcelis Technologies, Inc. Drying process for low-k dielectric films
US20110049705A1 (en) * 2009-09-01 2011-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US20170207147A1 (en) * 2009-11-10 2017-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
CN102157514A (zh) * 2010-01-07 2011-08-17 三星电机株式会社 Rf半导体器件及其制造方法
US20140068962A1 (en) * 2012-09-07 2014-03-13 Applied Materials, Inc. Integrated processing of porous dielectric, polymer-coated substrates and epoxy within a multi-chamber vacuum system confirmation
CN105408999A (zh) * 2013-08-06 2016-03-16 德州仪器公司 高电压混合聚合陶瓷电介质电容器
US20170077079A1 (en) * 2015-09-14 2017-03-16 Qualcomm Incorporated Passive-on-glass (pog) device and method
US20170271497A1 (en) * 2016-03-17 2017-09-21 Cree, Inc. Bypassed gate transistors having improved stability

Also Published As

Publication number Publication date
JP7375060B2 (ja) 2023-11-07
US10811370B2 (en) 2020-10-20
EP3785295A1 (en) 2021-03-03
JP2024010101A (ja) 2024-01-23
KR20230164246A (ko) 2023-12-01
KR20220126799A (ko) 2022-09-16
JP2022058877A (ja) 2022-04-12
KR102607843B1 (ko) 2023-11-30
WO2019209543A1 (en) 2019-10-31
US11682634B2 (en) 2023-06-20
KR102440804B1 (ko) 2022-09-07
JP2021521649A (ja) 2021-08-26
US20190326230A1 (en) 2019-10-24
KR20200142030A (ko) 2020-12-21
US20210028127A1 (en) 2021-01-28
JP7021369B2 (ja) 2022-02-16

Similar Documents

Publication Publication Date Title
US10930599B2 (en) Semiconductor device and manufacturing method thereof
KR100710775B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US6777277B2 (en) Manufacturing method of Schottky barrier diode
TWI819195B (zh) 場效電晶體及半導體裝置
CN102037370A (zh) 制造和测试集成电路的方法
JP2024010101A (ja) 湿気保護封止を有するパッケージ化された電子回路とその形成方法
US11462516B2 (en) Method of manufacturing semiconductor device
US20190181831A1 (en) Communication filter for lte band 41
US10256786B1 (en) Communication filter using single crystal acoustic resonator devices
US8859318B2 (en) Method for integrating MEMS microswitches on GaN substrates comprising electronic power components
KR100621502B1 (ko) 화합물 반도체 장치의 제조 방법
CN110620055B (zh) 一种rf射频装置的键合方法
US20080012116A1 (en) Semiconductor device and method of forming the same
US7825005B1 (en) Multiple substrate electrical circuit device
CN114743934A (zh) 射频芯片、射频芯片保护环布置结构及布置方法
CN118339655A (zh) 绝缘芯片及信号传递装置
US8493744B2 (en) Surface mount devices with minimum lead inductance and methods of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: North Carolina USA

Applicant after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Applicant before: CREE, Inc.

CB02 Change of applicant information