CN102157514A - Rf半导体器件及其制造方法 - Google Patents

Rf半导体器件及其制造方法 Download PDF

Info

Publication number
CN102157514A
CN102157514A CN2011100057434A CN201110005743A CN102157514A CN 102157514 A CN102157514 A CN 102157514A CN 2011100057434 A CN2011100057434 A CN 2011100057434A CN 201110005743 A CN201110005743 A CN 201110005743A CN 102157514 A CN102157514 A CN 102157514A
Authority
CN
China
Prior art keywords
metal layer
layer
hole
metal level
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100057434A
Other languages
English (en)
Inventor
金基仲
金镇硕
金广植
金胤锡
姜英植
朴泰俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102157514A publication Critical patent/CN102157514A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种RF半导体器件及其制造方法。该射频(RF)半导体器件包括：半导体衬底；电阻器膜，其形成在所述半导体衬底的一个区域处；第一金属层，其形成在所述半导体衬底上；电介质层，其至少形成在所述下电极膜上；第二金属层，其形成在所述电介质层上；第一绝缘层，其具有与所述第一金属层相连接的第一焊盘通孔、与所述第二金属层相连接的电容器通孔以及与所述第一或第二金属层相连接的电感器通孔。第三金属层包括分别填充所述电容器通孔和所述电感器通孔的填充部分以及第二电路线。第二绝缘层形成在所述第一绝缘层上，以具有与所述第一焊盘通孔相连接的第二焊盘通孔。在所述第一和第二焊盘通孔处形成接合焊盘。

Description

RF半导体器件及其制造方法
相关申请的交叉引用
本申请要求2010年1月7日在韩国知识产权局提交的韩国专利申请No.10-2010-0001275的优先权，其公开内容通过引用结合于此。
技术领域
本发明涉及一种射频(RF)半导体器件，并且更具体而言，涉及一种能够作为集成无源器件(IPD)提供的RF半导体器件及其制造方法，该集成无源器件(IPD)被设计和设置成用于RF功率元件。
背景技术
近来，对于具有高集成度和高操作速度的半导体器件的需求正在增大。然而，在具有单层布线的现有技术的半导体集成电路的情况下，在半导体器件中的高集成度导致随着占用面积减小而来的金属布线宽度的减小，这导致布线的电气电阻和功耗的增大。
因此，已经提出了多层布线，以改善其操作速度，同时根据高集成度将布线的电气电阻的增大抑制到其最大水平。
诸如移动电话的移动通信终端的发射级使用功率放大器(PA)，以便放大发射信号的功率。假定功率放大器将发射信号放大以具有适当的功率。已经继续研究，以有效地实现用于控制这样的功率放大的输出的变压器；然而，这样的变压器的实现在输出信号的谐波分量的产生上触发了问题。
通常，在发射/接收电路中有必要使用上面的功率放大器和功率组合电路，使得它们被集成在单个衬底上，并且在该情况下，可以通过互补金属氧化物半导体(CMOS)工艺来形成功率放大器，并且，可以通过集成无源器件(IPD)工艺来形成功率组合电路。
然而，其中在功率组合器件上形成外部驱动电源的电源线的结构使得谐波特性、特别是二次谐波特性变差，由此不能满足消费者需求。
使用现有技术的CMOS工艺技术的集成无源器件在考虑其特性来构造每一个无源器件上具有限制。例如，在电感器元件的情况下，其RF性能由于空气桥导致变差，而在电容器的情况下，因为通过上传导丝线来确定电容器区域，所以需要执行精细的沉积工艺，因此提高了传导丝线电阻。此外，因为在形成焊盘的过程中氧化了铜(Cu)传导丝线，所以难以在其上镀覆金(Au)。
发明内容
本发明的一个方面提供一种射频(RF)半导体器件，所述RF半导体器件能够通过使用半导体工艺来在最小化处理偏差的同时精确地控制线宽度和高度，并且实现集成无源器件以适应于RF性能。
本发明的另一方面提供一种用于制造RF半导体器件的方法。
根据本发明的一个方面，提供一种RF半导体器件，包括：半导体衬底；电阻器膜，所述电阻器膜被形成在半导体衬底的一个区域处，并且被提供为电阻器元件；第一金属层，所述第一金属层被形成在半导体衬底上，并且被提供为用于与电阻器膜相连接的第一电路线且用于电容器的下电极膜；电介质层，所述电介质层被至少形成在下电极膜上；第二金属层，所述第二金属层被形成在电介质层上，并且被提供为用于与第一金属层相连接的部分且用于电容器的上电极膜；第一绝缘层，所述第一绝缘层具有与第一金属层相连接的第一焊盘通孔、与第二金属层相连接的电容器通孔以及与第一或第二金属层相连接的电感器通孔；第三金属层，所述第三金属层包括分别填充电容器通孔和电感器通孔的填充部分，并且提供第二电路线和电感器线，所述第二电路线被形成在第一绝缘层上并且与电容器通孔的填充部分相连接，所述电感器线与电感器通孔的填充部分相连接；第二绝缘层，所述第二绝缘层被形成在第一绝缘层上，使得第二绝缘层覆盖第三金属层，并且所述第二绝缘层具有与第一焊盘通孔相连接的第二焊盘通孔；以及接合焊盘，所述接合焊盘被形成在第一和第二焊盘通孔处，使得接合焊盘与第一金属层相连接。
半导体衬底可以是GaAs衬底或高电阻硅衬底。电介质层可以包括硅氮化物膜。
第一金属层可以包括在半导体衬底上形成的钛(Ti)层以及在Ti层上形成的铜(Cu)层。
第二和第三金属层中的至少一个可以包括种子金属层和在种子金属层上形成的镀覆层。在该情况下，种子金属层可以由Ti/Cu制成，并且镀覆层可以由Cu制成。
电感器通孔可以被形成在与第一金属层相连接的第二金属层的一部分处。
电介质层可以形成在半导体层上，使得与第一焊盘通孔相对应的第一金属层的区域以及与第二金属层相连接的第一金属层的区域被暴露。
第一和第二绝缘层中的至少一个可以包括苯并环丁烯(BCB)。接合焊盘可以包括镍(Ni)/金(Au)。
RF半导体器件可以进一步包括屏蔽层，所述屏蔽层被形成在与电感器线或第二电路线相对应的第二绝缘层的上表面上。在该情况下，屏蔽层可以与接合焊盘相连接，以便接地。
根据本发明的另一方面，提供一种用于制造RF半导体器件的方法，包括：制备半导体衬底；在半导体衬底的一个区域上形成电阻器膜，所述电阻器膜被提供为电阻器元件；在半导体衬底上形成第一金属层，所述第一金属层被提供为用于与电阻器膜相连接的第一电路线且用于电容器的下电极膜；在半导体衬底上形成电介质层，使得从一个区域暴露第一金属层；在电介质层上形成第二金属层，所述第二金属层被提供为用于与第一金属层相连接的部分且用于电容器的上电极膜；形成第一绝缘层，所述第一绝缘层具有暴露第一金属层的第一焊盘通孔、暴露上电极膜的通孔和暴露第二金属层的电感器通孔；在第一绝缘层上形成第三金属层，所述第三金属层包括分别填充电容器通孔和电感器通孔的填充部分，并且提供第二电路线和电感器线，所述第二电路线与电容器通孔的填充部分相连接，所述电感器线与电感器通孔的填充部分相连接；在第一绝缘层上形成第二绝缘层，以覆盖第三金属层，所述第二绝缘层具有与第一焊盘通孔相连接的第二焊盘通孔；以及，在第一和第二焊盘通孔处形成接合焊盘，使得接合焊盘与第一金属层相连接。
附图说明
通过下面结合附图进行的详细说明，可以更清楚地理解本发明的上面和其他方面、特征和其他优点，在附图中：
图1是根据本发明的一个示例性实施例的射频(RF)半导体器件的侧截面图；
图2至8是顺序地示出用于制造在图1中图示的RF半导体器件的工艺的截面图；以及
图9是示出根据本发明的另一示例性实施例的射频(RF)半导体器件的侧截面图。
具体实施方式
现在将参考附图来详细描述本发明的示例性实施例。然而，本发明可以以许多不同的形式来实现，并且不应当解释为限于在此阐述的实施例。而是，这些实施例被提供成使得本公开是彻底和完整的，并且将向本领域内的技术人员全面地传达本发明的范围。在附图中，为了清楚，可能夸大形状和尺寸，并且在各处使用相同的附图标记以指定相同或类似的组件。
图1是根据本发明的一个示例性实施例的射频(RF)半导体器件的侧截面图。
如图1中所示，RF半导体器件10包括半导体衬底11以及在半导体衬底11上形成的电感器元件(L)、电容器元件(C)和电阻器元件(R)。
高电阻半导体衬底可以被用作半导体衬底11，以便最小化由所述衬底引起的损耗。例如，半导体衬底11可以是GaAs衬底或高电阻硅衬底。作为电阻器元件(R)提供的电阻器膜12被形成在半导体衬底11的一个区域处。电阻器膜12可以由Ni-Cr制成。
第一金属层14被形成在半导体衬底11上。第一金属层可以通过传统的沉积工艺来形成，并且可以是双层，所述双层包括用于加强接合的钛(Ti)层和具有良好的导电性的铜(Cu)层。
第一金属层14的一部分14a被提供为用于与电阻器膜12相连接的第一电路线且用于电容器(C)的下电极膜。第一金属层14的另一部分14b可以被提供为与电感器元件(L)相连接的一部分。
电介质层15形成在下电极膜14a上。电介质层15可以是硅氮化物膜。电介质层15可以被提供到除了要与不同级的电路相连接的部分之外的区域。例如，如图1中所示，电介质层15可以被形成为暴露第一金属层14a的与第一焊盘通孔相对应的区域以及与第二金属层16b相连接的区域。
在本示例性实施例中，第二金属层16形成在电介质层15上。第二金属层16包括与第一金属层14b相连接的部分16b和用于电容器(C)的上电极膜16a。
第一绝缘层17a形成在第二金属层16上。第一绝缘层17a形成第三金属层18或用于焊盘(P)的通孔。第一绝缘层17a包括与第一金属层14相连接的第一焊盘通孔、与第二金属层相连接的电容器通孔以及与第一或第二金属层14或16相连接的电感器通孔。如图1中所示，可以在第二金属层16的与第一金属层相连接的部分16b上形成电感器通孔。
优选地，第一绝缘层17a可以包含苯并环丁烯(BCB)。在该情况下，BCB具有低电容率(或介电常数)，从而增强电感器元件(L)的可靠性。
第三金属层18形成在第一绝缘层17a上，并且提供填充电容器通孔和电感器通孔的填充部分。第三金属层18包括第二电路线18a和电感器线18b。
第二电路线18a与在第一绝缘层17a上的电容器通孔的填充部分相连接，所述电感器线18b与在所述第一绝缘层17a上的电感器通孔的填充部分相连接。
在本示例性实施例中，虽然未示出，但是RF半导体器件可以包括共面波导(CPW)传输线，并且可以在形成第三金属层18时实现RF半导体器件。
优选地，第三金属层18可以包括种子金属层(S)以及在种子金属层上形成的镀覆层。在该情况下，种子金属层可以由钛(Ti)/铜(Cu)制成，镀覆层可以由铜(Cu)制成。通过使用镀覆工艺，镀覆层可以被形成为在通孔区域处具有10μm或更大的厚度。
第二金属层16也可以以类似的方式具有种子金属层/镀覆层的结构。优选地，提供上电极膜的第二金属层16可以具有厚度为大约2μm或更大的镀覆层，以便减小传导丝线电阻。
在本示例性实施例中，第二绝缘层17b形成在第一绝缘层17a上，以覆盖第三金属层18。此外，第二绝缘层17b包括与第一焊盘通孔相连接的第二焊盘通孔。接合焊盘(P)形成在第一和第二焊盘通孔处，使得接合焊盘(P)与第一金属层14a相连接。接合焊盘(P)可以包括镍(Ni)和金(Au)。
根据本示例性实施例的RF半导体器件，即集成无源器件，提供许多优点。例如，在电感器的情况下，其被实现为第一和第三金属层，以及被形成在其间插入的第二绝缘层17b上。因为电感器元件(L)被形成在诸如BCB的低电容率的层上，而在电感器线的相交处没有空气桥，所以可以大大地改善电感器元件(L)的可靠性。
此外，在电容器元件(C)处，也通过沉积诸如铜(Cu)的具有高导电率的金属来形成下电极膜，并且可以将上电极膜形成为铜镀覆层。通常，上电极膜确定电容器区域(C)，因此，对于该区域执行精细的沉积工艺，但是在本示例性实施例中，通过使用诸如铜(Cu)的具有良好的导电率的金属的工艺来形成上电极膜，以便减小传导丝线电阻。
焊盘(P)形成为诸如铜(Cu)的金属的镀覆层。在该情况下，为了解决铜氧化和难以镀金(Au)及其可靠性的问题，通过在第一和第二绝缘层17a和17b处制备焊盘通孔，通过使用金(Au)的金属镀覆，焊盘(P)可以直接地形成在第一金属层14上。另外，可以通过使用诸如BCB的绝缘层来形成保护层，以显著地改善RF性能。
图2至8是顺序地示出制造在图1中图示的RF半导体器件的工艺的截面图。
如图2中所示，制备半导体衬底11，并且在半导体衬底11的一个区域上形成被提供为电阻器元件的电阻器膜12。
半导体衬底11可以是GaAs衬底或高电阻硅衬底。在半导体衬底11的一个区域上形成被提供为电阻器元件(R)的电阻器膜12。
参考电阻器膜12的形成，在形成暴露其中要形成电阻器膜12的区域的光致抗蚀剂图案后，沉积电阻材料，然后剥离光致抗蚀剂，由此形成电阻器膜12。电阻器膜12可以由镍(Ni)和铬(Cr)制成，并且可以具有范围从
Figure BSA00000418228900081
至
Figure BSA00000418228900082
的厚度。优选地，电阻器膜12具有大约
Figure BSA00000418228900083
的厚度。
如图3中所示，第一金属层14形成在半导体衬底11上。
第一金属层14可以提供区域14a和与电感器相连接的区域14b，所述区域14a被提供为用于与电阻器膜12相连接的第一电路线且用于电容器的下电极膜。
对于第一金属层14的形成，形成用于暴露其中要形成第一金属层14的区域的光致抗蚀剂图案，沉积金属材料，然后剥离光致抗蚀剂图案，由此形成第一金属层14。用于形成第一金属层14的材料可以是Ti/Cu，并且优选地，可以是Ti/Cu/Ni/Au。第一金属层14可以被形成为整体具有大约1μm的厚度。
然后，如图4中所示，在半导体衬底11上形成电介质层15。
可以形成电介质层15，使得暴露第一金属层14a的与第一焊盘相对应的区域OP以及与第二金属层16b相连接的区域OI。
关于电介质层15的形成，形成暴露其中要形成电介质层15的区域的光致抗蚀剂图案，沉积电介质材料，然后剥离光致抗蚀剂图案，由此形成电介质层15。电介质层15可以是硅氮化物膜。电介质层15可以根据其位置而具有在厚度上的差别，但是其可以具有范围从
Figure BSA00000418228900091
至
Figure BSA00000418228900092
的厚度。
随后，如图5中所示，形成第二金属层16。
第二金属层16提供与第一金属层14b相连接的部分16b以及在用于电容器的、在电介质层15上形成的上电极膜16a。因为第二金属层16提供电容器C的上电极膜16b并且与第一金属层14一起提供电感器(I)的功率馈送部分，所以可以减小接触电阻，并且可以提高电流调节能力。
关于第二金属层16的形成，形成用于暴露其中要形成第二金属层16的区域的光致抗蚀剂图案，沉积种子金属(例如，Ni)，并且使用例如铜(Cu)来镀覆，然后剥离光致抗蚀剂图案，由此形成第二金属层。
通过这个工艺，可以提供电容器区域(C)。第二金属层16可以包括Ti或Ti/Cu种子金属层以及在种子金属层上形成的Cu镀覆层。Cu镀覆层可以具有大约2μm或更大的厚度。优选地，Cu镀覆层可以具有3μm或更大的厚度。
然后，如图6中所示，第一绝缘层17a形成在第二金属层16上。
第一绝缘层17a包括暴露第一金属层14的第一焊盘通孔VP1、暴露上电极膜16a的通孔VC以及暴露第二金属层16的电感器通孔VI。
第一绝缘层17a可以由具有低电容率的BCB材料制成。第一绝缘层17a可以使用光敏BCB来形成通孔区域VP1、VC和VI。由BCB制成的第一绝缘层17a可以具有范围从3μm到15μm的厚度，并且优选地，它具有大约5μm或更大的厚度。第一焊盘通孔VP1的大小可以是大约25μm×25μm。
其后，如图7中所示，形成第三金属层18。第三金属层18形成在第一绝缘层17a上，并且提供填充电容器通孔和电感器通孔的填充部分。
此外，第三金属层18提供第二电路线18a和电感器线18b。在形成第三金属层18的工艺中，也可以一起形成共面波导(CPW)传输线。
关于第三金属层18的形成，形成暴露其中要形成第三金属层18的区域的光致抗蚀剂图案，沉积种子金属(例如，Ni)，并且使用例如铜(Cu)来镀覆，然后剥离光致抗蚀剂图案，由此形成第三金属层。
像第二金属层16那样，第三金属层18可以包括Ti或Ti/Cu种子金属层以及在种子金属层上形成的Cu镀覆层。Cu镀覆层可以具有大约5μm或更大的厚度。优选地，Cu镀覆层可以具有10μm或更大的厚度。
如图8中所示，第二绝缘层17b被形成为覆盖第三金属层18。随后，接合焊盘19被形成在第一和第二焊盘通孔VP1和VP2处，使得接合焊盘19与第一金属层14相连接。
第二绝缘层17b被形成为具有与在第一绝缘层17a上的第一焊盘通孔相连接的第二焊盘通孔。第二绝缘层17b可以利用光敏BCB来形成期望的通孔区域VP2I。第二绝缘层17b可以具有范围从3μm至15μm的厚度，并且优选地，其具有大约5μm或更大的厚度。第一焊盘通孔VP1的大小可以是大约25μm×25μm。接合焊盘19可以包括Ti或Ti/Cu种子金属层以及在种子金属层上形成的Ni/Au镀覆层。
图9是示出根据本发明的另一示例性实施例的射频(RF)半导体器件的侧截面图。
参考图9，RF半导体器件30是集成无源器件，该集成无源器件包括半导体衬底31以及在半导体衬底上形成的电感器元件(L)、电容器元件(C)和电阻器元件(R)。
半导体衬底31可以是高电阻半导体衬底，以便最小化由于衬底导致的损耗。在半导体衬底31的区域上形成被提供为电阻器元件(R)的电阻器膜32。电阻器膜32可以由镍(Ni)和铬(Cr)制成。
第一金属层34形成在半导体衬底31上。第一金属层34的一部分34a被提供为用于与电阻器膜32相连接的第一电路线且用于电容器(C)的下电极膜。第一金属层34的另一部分34b可以被提供为与电感器元件(L)相连接的部分。
在本示例性实施例中，电介质层35可以是硅氮化物膜。电介质层35可以形成为使得暴露第一金属层34a的与第一焊盘通孔相对应的区域以及与第二金属层36b相连接的区域。
如图9中所示，在电介质层35上形成第二金属层36。第二金属层36包括与第一金属层34b相连接的部分36b和用于电容器(C)的上电极膜36a。
在本示例性实施例中，第一绝缘层37a包括与第一金属层34相连接的第一焊盘通孔、与第二金属层36相连接的电容器通孔以及与第一或第二金属层34或36相连接的电感器通孔。
第三金属层38形成在第一绝缘层37a上，并且包括填充电容器通孔和电感器通孔的填充部分。第三金属层38提供第二电路线38a和电感器线38b。
第二电路线38a与在第一绝缘层37a上的电容器通孔的填充部分相连接，并且电感器线38b与在第一绝缘层37a上的电感器通孔的填充部分相连接。
在本示例性实施例中，第二绝缘层37b被形成在第一绝缘层37a上，以覆盖第三金属层38。第二绝缘层37b包括与第一焊盘通孔相连接的第二焊盘通孔。接合焊盘(P)被形成在第一和第二焊盘通孔处，使得其与第一金属层34a相连接。
屏蔽层40可以形成在与其中设置电感器线或第二电路线的区域相对应的第二绝缘层37b的上表面的区域上。与在本示例性实施例的一样，屏蔽层40可以与接合焊盘39a和39b相连接，以便接地。
如上所述，根据本发明的示例性实施例，可以提供适合于RF功率器件的无源器件集成电路(IC)元件，该RF功率器件引起较小的处理偏差并且最大化RF性能。可以通过使用第三级别传导丝线(第三级)作为传导丝线的线路来实现电感器、电容器和电阻器。
此外，因为在电感器之间使用低电容率材料，所以与执行LTCC工艺的情况相比较，可以最大化RF性能，传导线可以在没有空气桥的情况下通过，并且可以精细地调整传导线的偏差(在0.5μm内)。
另外，可以通过镀覆工艺来形成接合焊盘，以便被引线接合在主传导线上，以及使用诸如BCB的低电容率的材料可以将用于传导线的保护膜形成为具有足够的厚度(17μm或更大)，以便防止氧化以及获得可靠性。
此外，通过适当地使用沉积和镀覆铜(Cu)的工艺，用于每一个无源器件的传导线可以被容易地形成为主要、次要和第三级别线。
虽然结合示例性实施例已经示出和描述了本发明，但是对于本领域内的技术人员明显的是，在不偏离由所附的权利要求限定的本发明的精神和范围的情况下，可以进行修改和改变。

Claims (25)

1.一种射频(RF)半导体器件，包括：
半导体衬底；
电阻器膜，所述电阻器膜被形成在所述半导体衬底的一个区域上，并且被提供为电阻器元件；
第一金属层，所述第一金属层被形成在所述半导体衬底上，并且被提供为用于与所述电阻器膜相连接的第一电路线且用于电容器的下电极膜；
电介质层，所述电介质层被至少形成在所述下电极膜上；
第二金属层，所述第二金属层被形成在所述电介质层上，并且被提供为用于与所述第一金属层相连接的部分且用于所述电容器的上电极膜；
第一绝缘层，所述第一绝缘层具有与所述第一金属层相连接的第一焊盘通孔、与所述第二金属层相连接的电容器通孔以及与所述第一或第二金属层相连接的电感器通孔；
第三金属层，所述第三金属层包括分别填充所述电容器通孔和所述电感器通孔的填充部分，并且提供第二电路线和电感器线，所述第二电路线被形成在所述第一绝缘层上并且与所述电容器通孔的所述填充部分相连接，所述电感器线与所述电感器通孔的所述填充部分相连接；
第二绝缘层，所述第二绝缘层被形成在所述第一绝缘层上，使得所述第二绝缘层覆盖所述第三金属层并且具有与所述第一焊盘通孔相连接的第二焊盘通孔；以及
接合焊盘，所述接合焊盘被形成在所述第一和第二焊盘通孔处，使得所述接合焊盘与所述第一金属层相连接。
2.根据权利要求1所述的器件，其中，所述半导体衬底是GaAs衬底或高电阻硅衬底。
3.根据权利要求1所述的器件，其中，所述第一金属层包括在所述半导体衬底上形成的钛(Ti)层以及在所述Ti层上形成的铜(Cu)层。
4.根据权利要求1所述的器件，其中，所述第二和第三金属层中的至少一个包括种子金属层以及在所述种子金属层上形成的镀覆层。
5.根据权利要求4所述的器件，其中，所述种子金属层由Ti/Cu制成，并且所述镀覆层由Cu制成。
6.根据权利要求1所述的器件，其中，所述电感器通孔被形成在与所述第一金属层相连接的所述第二金属层的一部分处。
7.根据权利要求1所述的器件，其中，所述电介质层被形成在所述半导体层上，使得与所述第一焊盘通孔相对应的所述第一金属层的区域以及与所述第二金属层相连接的所述第一金属层的区域被暴露。
8.根据权利要求1所述的器件，其中，所述电介质层包括硅氮化物膜。
9.根据权利要求1所述的器件，其中，所述第一和第二绝缘层中的至少一个包括苯并环丁烯(BCB)。
10.根据权利要求1所述的器件，其中，所述接合焊盘包括镍(Ni)/金(Au)。
11.根据权利要求1所述的器件，进一步包括屏蔽层，所述屏蔽层被形成在与所述电感器线或所述第二电路线相对应的所述第二绝缘层的上表面上。
12.根据权利要求11所述的器件，其中，所述屏蔽层与所述接合焊盘相连接，以便接地。
13.一种用于制造RF半导体器件的方法，所述方法包括：
制备半导体衬底；
在所述半导体衬底的一个区域处形成电阻器膜，所述电阻器膜被提供为电阻器元件；
在所述半导体衬底上形成第一金属层，所述第一金属层被提供为用于与所述电阻器膜相连接的第一电路线且用于电容器的下电极膜；
在所述半导体衬底上形成电介质层，使得从一个区域暴露所述第一金属层；
在所述电介质层上形成第二金属层，所述第二金属层被提供为用于与所述第一金属层相连接的部分且用于所述电容器的上电极膜；
形成第一绝缘层，所述第一绝缘层具有暴露所述第一金属层的第一焊盘通孔、暴露所述上电极膜的通孔以及暴露所述第二金属层的电感器通孔；
在所述第一绝缘层上形成第三金属层，所述第三金属层包括分别填充电容器通孔和所述电感器通孔的填充部分，并且提供第二电路线和电感器线，所述第二电路线与所述电容器通孔的所述填充部分相连接，所述电感器线与所述电感器通孔的所述填充部分相连接；
在所述第一绝缘层上形成第二绝缘层，以覆盖所述第三金属层，所述第二绝缘层具有与所述第一焊盘通孔相连接的第二焊盘通孔；以及
在所述第一和第二焊盘通孔处形成接合焊盘，使得所述接合焊盘与所述第一金属层相连接。
14.根据权利要求13所述的方法，其中，所述半导体衬底是GaAs衬底或高电阻硅衬底。
15.根据权利要求13所述的方法，其中，通过沉积工艺来进行所述第一金属层的形成。
16.根据权利要求13所述的方法，其中，所述第一金属层包括在所述半导体衬底上形成的钛(Ti)层以及在所述Ti层上形成的铜(Cu)层。
17.根据权利要求13所述的方法，其中，所述第二和第三金属层中的至少一个包括种子金属层以及在所述种子金属层上形成的镀覆层。
18.根据权利要求17所述的方法，其中，所述种子金属层由Ti/Cu制成，以及所述镀覆层由Cu制成。
19.根据权利要求13所述的方法，其中，所述电感器通孔被形成在与所述第一金属层相连接的所述第二金属层的一部分处。
20.根据权利要求13所述的方法，其中，所述电介质层被形成在所述半导体层上，使得与所述第一焊盘通孔相对应的所述第一金属层的区域以及与所述第二金属层相连接的所述第一金属层的区域被暴露。
21.根据权利要求13所述的方法，其中，所述电介质层包括硅氮化物膜。
22.根据权利要求13所述的方法，其中，所述第一和第二绝缘层中的至少一个包括苯并环丁烯(BCB)。
23.根据权利要求13所述的方法，其中，所述接合焊盘包括镍(Ni)/金(Au)。
24.根据权利要求13所述的方法，进一步包括：在与所述电感器线或所述第二电路线相对应的所述第二绝缘层的上表面上形成屏蔽层。
25.根据权利要求24所述的方法，其中，所述屏蔽层与所述接合焊盘相连接，以便接地。
CN2011100057434A 2010-01-07 2011-01-07 Rf半导体器件及其制造方法 Pending CN102157514A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100001275A KR101101686B1 (ko) 2010-01-07 2010-01-07 고주파 반도체 소자 및 그 제조방법
KR10-2010-0001275 2010-01-07

Publications (1)

Publication Number Publication Date
CN102157514A true CN102157514A (zh) 2011-08-17

Family

ID=44224218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100057434A Pending CN102157514A (zh) 2010-01-07 2011-01-07 Rf半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20110163413A1 (zh)
KR (1) KR101101686B1 (zh)
CN (1) CN102157514A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576521A (zh) * 2015-01-27 2015-04-29 华进半导体封装先导技术研发中心有限公司 一种tsv孔制造工艺
CN112106188A (zh) * 2018-04-24 2020-12-18 克里公司 具有防潮包封的封装电子电路及其形成方法
CN112530939A (zh) * 2020-11-19 2021-03-19 偲百创(深圳)科技有限公司 集成电容器及其制造方法，射频电路
WO2023070496A1 (zh) * 2021-10-29 2023-05-04 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2711984A1 (en) * 2012-09-21 2014-03-26 Nxp B.V. Metal-insulator-metal capacitor formed within an interconnect metallisation layer of an integrated circuit and manufacturing method thereof
JP2015103724A (ja) * 2013-11-27 2015-06-04 三菱電機株式会社 半導体装置の製造方法
US10707180B2 (en) * 2018-04-23 2020-07-07 Nxp Usa, Inc. Impedance matching circuit for RF devices and method therefor
US20210035918A1 (en) * 2019-07-31 2021-02-04 Nanya Technology Corporation Semiconductor structure and fabrication method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404138A (zh) * 2001-09-06 2003-03-19 硅芯片公司 集成射频电路
CN1886024A (zh) * 2005-06-22 2006-12-27 三星电机株式会社 具有嵌入rf模块功率级电路的印刷电路板
US20070194876A1 (en) * 2006-02-22 2007-08-23 Samsung Electro-Mechanics Co., Ltd. Multi-layer board with decoupling function
JP2007311649A (ja) * 2006-05-19 2007-11-29 Fuji Electric Systems Co Ltd シリコンインターポーザ基板を用いた高周波回路モジュール装置
CN101211826A (zh) * 2006-12-29 2008-07-02 半导体元件工业有限责任公司 半导体部件及其制造方法
US20080237880A1 (en) * 2007-03-30 2008-10-02 Yaojian Lin Integrated circuit package system with protected conductive layers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849923B2 (en) * 1999-03-12 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP3606785B2 (ja) * 2000-05-26 2005-01-05 日本特殊陶業株式会社 配線基板の製造方法
US6761963B2 (en) * 2000-09-21 2004-07-13 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
US7087977B2 (en) * 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
JP4230334B2 (ja) * 2003-10-31 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7259077B2 (en) * 2004-04-29 2007-08-21 Sychip Inc. Integrated passive devices
US7547969B2 (en) * 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
CN101449362B (zh) * 2006-05-18 2012-03-28 Nxp股份有限公司 提高半导体器件中电感器的品质因子的方法
JP4793125B2 (ja) 2006-06-22 2011-10-12 日本電気株式会社 集積化受動素子及び集積化受動素子内蔵多層配線基板
US7863706B2 (en) * 2007-06-28 2011-01-04 Stats Chippac Ltd. Circuit system with circuit element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404138A (zh) * 2001-09-06 2003-03-19 硅芯片公司 集成射频电路
CN1886024A (zh) * 2005-06-22 2006-12-27 三星电机株式会社 具有嵌入rf模块功率级电路的印刷电路板
US20070194876A1 (en) * 2006-02-22 2007-08-23 Samsung Electro-Mechanics Co., Ltd. Multi-layer board with decoupling function
JP2007311649A (ja) * 2006-05-19 2007-11-29 Fuji Electric Systems Co Ltd シリコンインターポーザ基板を用いた高周波回路モジュール装置
CN101211826A (zh) * 2006-12-29 2008-07-02 半导体元件工业有限责任公司 半导体部件及其制造方法
US20080237880A1 (en) * 2007-03-30 2008-10-02 Yaojian Lin Integrated circuit package system with protected conductive layers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576521A (zh) * 2015-01-27 2015-04-29 华进半导体封装先导技术研发中心有限公司 一种tsv孔制造工艺
CN112106188A (zh) * 2018-04-24 2020-12-18 克里公司 具有防潮包封的封装电子电路及其形成方法
CN112530939A (zh) * 2020-11-19 2021-03-19 偲百创(深圳)科技有限公司 集成电容器及其制造方法，射频电路
CN112530939B (zh) * 2020-11-19 2023-11-07 偲百创(深圳)科技有限公司 集成电容器及其制造方法，射频电路
WO2023070496A1 (zh) * 2021-10-29 2023-05-04 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法

Also Published As

Publication number Publication date
US20110163413A1 (en) 2011-07-07
KR20110080855A (ko) 2011-07-13
KR101101686B1 (ko) 2011-12-30

Similar Documents

Publication Publication Date Title
CN102157514A (zh) Rf半导体器件及其制造方法
US9484334B2 (en) Semiconductor device and method of forming directional RF coupler with IPD for additional RF signal processing
US7790503B2 (en) Semiconductor device and method of forming integrated passive device module
US8710679B2 (en) Electrode structure and its manufacturing method, and semiconductor module
JP5763704B2 (ja) 半導体集積回路
US9704857B2 (en) Semiconductor device and method of forming RF FEM with LC filter and IPD filter over substrate
US7208825B2 (en) Stacked semiconductor packages
US8390391B2 (en) Semiconductor device and method of integrating balun and RF coupler on a common substrate
US20070075767A1 (en) Inductor element containing circuit board and power amplifier module
US8669638B2 (en) High power semiconductor device for wireless applications and method of forming a high power semiconductor device
KR20100032909A (ko) 후면 수동 디바이스 집적을 이용하는 반도체 다이
EP1585174A1 (en) Circuit device and manufacturing method of the same
US20120018892A1 (en) Semiconductor device with inductor and flip-chip
US20120146214A1 (en) Semiconductor device with vias and flip-chip
CN213519943U (zh) 半导体器件组件及堆叠晶体管组件
US7821134B2 (en) Semiconductor device, electronic device and fabrication method of the same
US20230138349A1 (en) Embedded packaging structure
JP3825293B2 (ja) 多層配線基板
US12021044B2 (en) Semiconductor device package and method of manufacturing the same
KR102273299B1 (ko) 열 확산 및 임피던스 정합을 위한 GaN 기반 고출력 트랜지스터 구조체 및 이를 제조하는 방법
JPH0746007A (ja) 電力用基板および高周波用電力増幅器
CN117276242A (zh) 电子装置
JPS60143638A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110817