CN112086404A - 高密度线路芯片封装结构及其制作方法 - Google Patents
高密度线路芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN112086404A CN112086404A CN202010990591.7A CN202010990591A CN112086404A CN 112086404 A CN112086404 A CN 112086404A CN 202010990591 A CN202010990591 A CN 202010990591A CN 112086404 A CN112086404 A CN 112086404A
- Authority
- CN
- China
- Prior art keywords
- fixed
- carrier
- support plate
- installation
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000009434 installation Methods 0.000 claims description 74
- 230000000670 limiting effect Effects 0.000 claims description 17
- 238000003466 welding Methods 0.000 claims description 9
- 238000003825 pressing Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 5
- 238000005538 encapsulation Methods 0.000 abstract 1
- 238000003780 insertion Methods 0.000 description 13
- 230000037431 insertion Effects 0.000 description 13
- 239000012790 adhesive layer Substances 0.000 description 7
- 239000003292 glue Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本申请涉及芯片封装的技术领域，尤其是涉及一种高密度线路芯片封装结构及其制作方法，其包括芯片本体、安装载板以及固定载板，安装载板的一侧开设有与芯片本体外形相适配的安装放置槽，固定载板开设有与与安装放置槽位置相对应的固定放置槽，固定放置槽与芯片本体的外形相适配，安装载板与固定载板粘接固定。本申请具有便于对高密度线路芯片的所在位置稳定限位，进而提高高密度线路芯片封装时的良品率以及使用时的可靠程度的效果。
Description
技术领域
本申请涉及芯片封装的领域，尤其是涉及一种高密度线路芯片封装结构及其制作方法。
背景技术
近年来，随着电子产品的需求朝向高功能化、信号传输高速化及电路组件高密度化，半导体相关产业也日渐发展。以半导体芯片为例，半导体芯片经制成后，需与导电元件共同形成芯片封装结构，方能发挥电路功能，从而应用于电子产品中。另外，芯片封装结构亦可搭配无需能源的无源元件增加其操作效能。
相关技术中对高密度线路芯片一种封装的方式是将芯片粘接固定安装于载板，随后对载板进行拼接组装，进而使得高密度线路芯片通过载板实现与外界的交互，载板的设置有利于增强高密度线路芯片使用时的可靠性。
针对上述中的相关技术，发明人认为高密度线路芯片安装于载板后，载板难以对高密度线路芯片的位置稳定限位，进而容易影响高密度线路芯片封装时的良品率和使用时的可靠程度。
发明内容
为了便于对高密度线路芯片的所在位置稳定限位，进而提高高密度线路芯片封装时的良品率以及使用时的可靠程度，本申请提供一种高密度线路芯片封装结构及其制作方法。
第一方面，本申请提供一种高密度线路芯片封装结构，采用如下的技术方案：
一种高密度线路芯片封装结构，包括芯片本体、安装载板以及固定载板，所述安装载板的一侧开设有与芯片本体外形相适配的安装放置槽，所述固定载板开设有与与安装放置槽位置相对应的固定放置槽，所述固定放置槽与芯片本体的外形相适配，所述安装载板与固定载板粘接固定。
通过采用上述技术方案，使用该高密度线路芯片时，首先通过焊接将芯片本体固定于安装放置槽内，随后将固定载板置于固定放置槽与安装放置槽正对的位置，并通过粘接对固定载板与安装载板进行固定，芯片本体在安装放置槽与固定放置槽的限位作用下不易相对安装载板和固定载板进行移动，即，使得高密度线路芯片的所在位置固定稳固，进而有利于提高高密度线路芯片封装时的良品率以及使用时的可靠程度，同时，安装载板和固定载板相分离的设置便于工作人员对芯片本体进行安装。
可选的，所述安装载板靠近其水平方向的两侧均固定连接有限位块，所述固定载板与安装载板粘接固定时，所述固定载板水平方向的两侧分别抵触于两限位块正对的一侧。
通过采用上述技术方案，限位块起到对固定载板安装时水平方向的限位作用，从而使得固定载板安装后其水平方向的位置不易偏移。
可选的，所述限位块通过铆钉与固定载板相铆接。
通过采用上述技术方案，铆钉对固定载板与限位块进行铆接的设置有利于进一步提升安装载板与固定载板固定后的连接稳定性。
可选的，所述安装载板包括安装载体和固定连接于安装载体一侧的安装连接部，所述安装连接部自安装载体的一侧向远离安装载体的方向延伸，所述固定载板包括固定载体和固定连接于固定载体一侧的固定连接部，所述固定连接部自固定载体的一侧向远离固定载体的方向延伸。
通过采用上述技术方案，安装连接部与固定连接部的设置使得安装载板和固定载板与外部电路相连接时有一个便于焊接的位置，进而便于工作人员将安装载板和固定载板与外部电路相连接。
可选的，所述安装连接部固定连接有插接块，所述固定连接部开设有与插接块插接配合的插接槽。
通过采用上述技术方案，多个芯片相连接时，插接块与插接槽的插接配合起到对相邻两芯片连接时的定位作用，进而便于工作人员对相邻两芯片进行焊接固定。
可选的，所述固定载体的一侧固定连接有定位块，所述安装载体的一侧开设有与定位块位置对应的定位槽，所述定位块与定位槽插接配合，所述固定载板与安装载板相固定时，所述定位块位于定位槽内。
通过采用上述技术方案，定位块与定位槽的配合起到对固定载板和安装载板安装时的定位作用，从而便于工作人员将安装载板和固定载板移动至安装放置槽与固定放置槽正对的位置。
可选的，所述固定放置槽远离槽口的位置固定连接有抵压垫，所述固定载板与安装载板相固定时，所述抵压垫抵紧芯片本体。
通过采用上述技术方案，抵压垫起到对芯片本体的抵紧作用，从而有利于进一步增强芯片本体安装后其所在位置的稳定性，使得芯片本体在安装后不易因受力不均而翘曲。
可选的，所述安装载板与固定载板的棱角处均呈圆弧过渡设置。
通过采用上述技术方案，圆弧过渡的设置使得工作人员不易因与安装载板或固定载板的棱角处相触碰而划伤，从而有利于进一步提高工作人员对芯片进行安装时的安全性。
可选的，所述安装载板开设有安装放置槽的一面设置有呈矩形框状的粘接部，所述固定载板通过粘接部与安装载板粘接固定。
通过采用上述技术方案，粘接部呈矩形框状的设置舒蝶固定载板与安装载板相粘接固定时的受力稳定，从而有利于提升固定载板与安装载板粘接时的稳定性。
第二方面，本申请提供一种高密度线路芯片封装结构的制作方法，采用如下的技术方案。
一种高密度线路芯片封装结构的制作方法，包括具体以下步骤：
S1：将芯片本体通过焊接固定于安装放置槽；
S2：将固定载板的定位块插入安装载板的定位槽，固定载板水平方向的两侧分别抵触于两限位块正对的一侧；
S3：对限位块与固定载板进行铆接固定以形成芯片封装结构；
S4：对安装载板和固定载板的表面进行清理；
S5：取出另一安装载板并重复S1至S4的操作步骤。
通过采用上述技术方案，定位块与定位槽的设置便于工作人员将安装载板和固定载板移动至安装放置槽与固定放置槽正对的位置，从而便于在指定位置对安装载板和固定载板进行固定，同时，对安装载板和固定载板的表面进行清理便于保持芯片封装结构的整洁程度。
综上所述，本申请包括以下至少一种有益技术效果：
芯片本体在安装放置槽与固定放置槽的限位作用下不易相对安装载板和固定载板进行移动，进而有利于提高高密度线路芯片封装时的良品率以及使用时的可靠程度；
限位块起到对固定载板安装时水平方向的限位作用，从而使得固定载板安装后其水平方向的位置不易偏移；
安装连接部与固定连接部的设置使得安装载板和固定载板与外部电路相连接时有一个便于焊接的位置，进而便于工作人员将安装载板和固定载板与外部电路相连接。
附图说明
图1是本申请实施例的整体结构示意图。
图2是本申请实施例整体结构的爆炸示意图。
图3是本申请实施例整体结构另一视角的爆炸示意图；
图4是本申请实施例中粘接部的截面结构示意图。
附图标记说明：1、芯片本体；2、安装载板；201、安装载体；202、安装连接部；3、固定载板；301、固定载体；302、固定连接部；4、安装放置槽；5、固定放置槽；6、抵压垫；7、插接块；8、插接槽；9、粘接部；901、底部胶层；902、中间胶层；903、表面胶层；10、定位块；11、定位槽；12、限位块；13、铆钉。
具体实施方式
以下结合附图1-4对本申请作进一步详细说明。
本申请实施例公开一种高密度线路芯片封装结构。
参照图1和图2，高密度线路芯片封装结构包括芯片本体1、安装载板2以及固定载板3，其中，芯片本体1大致呈矩形板状结构，安装载板2面积较大的一侧开设有安装放置槽4，安装放置槽4与芯片本体1的外形尺寸相适配且安装放置槽4的槽深小于芯片本体1的厚度，固定载板3面积较大的一侧开设有与安装放置槽4位置相对应的固定放置槽5，固定放置槽5也与芯片本体1的外形相适配，且固定放置槽5与安装放置槽4对应设置，以使得芯片本体1安装于固定放置槽5与安装放置槽4之间。
参照图2和图3，为增强芯片本体1位于固定放置槽5与安装放置槽4之间时的稳定性，使得芯片本体1安装时不易翘曲，固定放置槽5远离其槽口的位置固定连接有抵压垫6，抵压垫6的材质为橡胶，且抵压垫6大致呈矩形排布，固定载板3与安装载板2相固定时，抵压垫6抵紧芯片本体1。
参照图1和图2，安装载板2包括安装载体201和安装连接部202，安装放置槽4开设于安装载体201，安装连接部202固定连接于安装载体201一侧且安装连接部202自安装载体201的一侧向远离安装载体201的方向延伸，安装连接部202的设置便于工作人员通过焊接对安装载板2与外部电路相连接，固定载板3包括固定载体301和固定连接部302，固定放置槽5开设于固定载体301，固定连接部302固定连接于固定载体301一侧且固定连接部302自固定载体301的一侧相远离固定载体301的方向延伸，固定连接部302的设置便于工作人员通过焊接对固定载板3与外部电路相连接。
参照图2和图3，为便于工作人员对相邻两安装载板2和固定载板3进行焊接固定，安装连接部202的底部固定连接有插接块7，固定连接部302的顶部开设有插接槽8，插接块7与插接槽8的位置对应且插接块7与插接槽8插接配合，相邻两安装载板2和固定载板3焊接固定时，其中一安装载板2的插接块7插入另一固定载板3的插接槽8内。
参照图2和图4，安装载体201开设有安装放置槽4的一面固定设置有大致呈矩形框状的粘接部9，粘接部9包括依次层叠设置的底部胶层901、中间胶层902和表面胶层903，其中，底部胶层901与安装载体201相粘接，表面胶层903与固定载体301粘接，以对安装载体201和固定载体301的位置进行固定。表面胶层903与底部胶层901均采用热固性材料，本实施例选为环氧树脂；中间胶层902采用热塑性材料，本实施例选为聚乙烯，三个胶层的设置可以实现较好的缓冲作用，从而便于对芯片本体1进行保护，热固性材料可以起到较好的粘接作用，从而保证安装载体201与固定载体301间的粘接稳定性。
参照图2，安装载体201与固定载体301通过粘接部9相固定时，安装连接部202抵触于固定载体301远离固定连接部302的一侧，固定连接部302抵触于安装载体201远离安装连接部202的一侧，且安装载体201与固定连接部302、固定载体301与安装连接部202相抵触的一侧均呈倾斜设置，以起到对安装载体201和固定载体301安装时的斜面导向作用，进而便于工作人员将安装载板2和固定载板3安装至安装放置槽4与固定放置槽5正对的位置。
参照图2和图3，固定载体301开设有固定放置槽5的一面固定连接有三个沿水平方向均匀分布的定位块10，安装载体201开设有安装放置槽4的一面开设有与三个定位块10位置一一对应的定位槽11，各定位块10与定位槽11插接配合，定位块10远离固定载体301的一面呈斜面设置，且定位块10的斜面和安装载体201与固定连接部302相抵触的一侧斜度相同，以进一步对安装载体201与固定载体301的安装进行导向定位，为使工作人员对安装载板2与固定载板3进行安装时不易因与安装载板2或固定载板3的棱角处相触碰而划伤，安装载板2与固定载板3的棱角处均呈圆弧过渡设置。
参照图1和图2，为对安装后固定载板3的位置进行水平方向的限位，安装载体201开设有安装放置槽4的一面固定连接有两块正对设置的限位块12，两限位块12分别靠近其所在面水平方向的两侧设置，安装载体201与固定载体301相固定时，固定载体301水平方向的两侧分别抵触于两限位块12正对的一侧，限位块12上均设置有两颗沿其长度方向均匀分布的铆钉13，两限位块12均通过铆钉13与固定载体301相铆接固定，以进一步提升固定载板3与安装载板2相固定后的稳定性。
本申请实施例一种高密度线路芯片封装结构的实施原理为：使用该高密度线路芯片时，首先通过焊接将芯片本体1固定于安装放置槽4内，随后将定位块10对准定位槽11插入，以使得固定载板3位于固定放置槽5与安装放置槽4正对的位置，此时，固定载板3与安装载板2通过粘接部9进行固定，且固定载体301水平方向的两侧分别抵触于两限位块12正对的一侧，通过铆钉13对固定载板3与安装载板2的位置进一步稳固固定，固定载板3与安装载板2相固定后，芯片本体1在安装放置槽4与固定放置槽5的限位作用下不易相对安装载板2和固定载板3进行移动，即，使得高密度线路芯片的所在位置固定稳固，进而有利于提高高密度线路芯片封装时的良品率以及使用时的可靠程度，同时，安装载板2和固定载板3相分离的设置便于工作人员对芯片本体1进行安装。
本申请实施例还公开一种高密度线路芯片封装结构的制作方法。高密度线路芯片封装结构的制作方法包括具体以下步骤：
S1：将芯片本体1通过焊接固定于安装放置槽4，此时，芯片本体1远离安装放置槽4槽底的端面穿出安装放置槽4槽外；
S2：将固定载板3的定位块10插入安装载板2的定位槽11，此时，固定载板3水平方向的两侧分别抵触于两限位块12正对的一侧，且固定放置槽5内的抵压垫6抵紧安装放置槽4内的芯片本体1；
S3：对限位块12与固定载板3进行铆接固定，使得安装载板2与固定载板3间的固定进一步稳固，进而形成芯片封装结构；
S4：对安装载板2和固定载板3的表面进行清理，从而保证安装载板2和固定载板3表面的清洁程度；
S5：取出另一安装载板2并重复S1至S4的操作步骤。
对相邻两成型后的芯片封装结构进行安装时，将其中一安装载板2的插接块7插入另一固定载板3的插接槽8内随后再进行焊接即可，插接块7与插接槽8之间的插接配合有利于增强安装载板2与固定载板3焊接时的稳定性。
以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，故：凡依本申请的结构、形状、原理所做的等效变化，均应涵盖于本申请的保护范围之内。
Claims (10)
1.高密度线路芯片封装结构，其特征在于：包括芯片本体(1)、安装载板(2)以及固定载板(3)，所述安装载板(2)的一侧开设有与芯片本体(1)外形相适配的安装放置槽(4)，所述固定载板(3)开设有与与安装放置槽(4)位置相对应的固定放置槽(5)，所述固定放置槽(5)与芯片本体(1)的外形相适配，所述安装载板(2)与固定载板(3)粘接固定。
2.根据权利要求1所述的高密度线路芯片封装结构，其特征在于：所述安装载板(2)靠近其水平方向的两侧均固定连接有限位块(12)，所述固定载板(3)与安装载板(2)粘接固定时，所述固定载板(3)水平方向的两侧分别抵触于两限位块(12)正对的一侧。
3.根据权利要求2所述的高密度线路芯片封装结构，其特征在于：所述限位块(12)通过铆钉(13)与固定载板(3)相铆接。
4.根据权利要求1所述的高密度线路芯片封装结构，其特征在于：所述安装载板(2)包括安装载体(201)和固定连接于安装载体(201)一侧的安装连接部(202)，所述安装连接部(202)自安装载体(201)的一侧向远离安装载体(201)的方向延伸，所述固定载板(3)包括固定载体(301)和固定连接于固定载体(301)一侧的固定连接部(302)，所述固定连接部(302)自固定载体(301)的一侧向远离固定载体(301)的方向延伸。
5.根据权利要求4所述的高密度线路芯片封装结构，其特征在于：所述安装连接部(202)固定连接有插接块(7)，所述固定连接部(302)开设有与插接块(7)插接配合的插接槽(8)。
6.根据权利要求5所述的高密度线路芯片封装结构，其特征在于：所述固定载体(301)的一侧固定连接有定位块(10)，所述安装载体(201)的一侧开设有与定位块(10)位置对应的定位槽(11)，所述定位块(10)与定位槽(11)插接配合，所述固定载板(3)与安装载板(2)相固定时，所述定位块(10)位于定位槽(11)内。
7.根据权利要求1所述的高密度线路芯片封装结构，其特征在于：所述固定放置槽(5)远离槽口的位置固定连接有抵压垫(6)，所述固定载板(3)与安装载板(2)相固定时，所述抵压垫(6)抵紧芯片本体(1)。
8.根据权利要求1所述的高密度线路芯片封装结构，其特征在于：所述安装载板(2)与固定载板(3)的棱角处均呈圆弧过渡设置。
9.根据权利要求1所述的高密度线路芯片封装结构，其特征在于：所述安装载板(2)开设有安装放置槽(4)的一面设置有呈矩形框状的粘接部(9)，所述固定载板(3)通过粘接部(9)与安装载板(2)粘接固定。
10.高密度线路芯片封装结构的制作方法，其特征在于：包括具体以下步骤：
S1：将芯片本体(1)通过焊接固定于安装放置槽(4)；
S2：将固定载板(3)的定位块(10)插入安装载板(2)的定位槽(11)，固定载板(3)水平方向的两侧分别抵触于两限位块(12)正对的一侧；
S3：对限位块(12)与固定载板(3)进行铆接固定以形成芯片封装结构；
S4：对安装载板(2)和固定载板(3)的表面进行清理；
S5：取出另一安装载板(2)并重复S1至S4的操作步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010990591.7A CN112086404B (zh) | 2020-09-19 | 2020-09-19 | 高密度线路芯片封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010990591.7A CN112086404B (zh) | 2020-09-19 | 2020-09-19 | 高密度线路芯片封装结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112086404A true CN112086404A (zh) | 2020-12-15 |
| CN112086404B CN112086404B (zh) | 2022-07-05 |
Family
ID=73739217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010990591.7A Active CN112086404B (zh) | 2020-09-19 | 2020-09-19 | 高密度线路芯片封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112086404B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008089418A1 (en) * | 2007-01-18 | 2008-07-24 | Miteq, Inc. | Microwave surface mount hermetically sealed package and method of forming the same |
| CN101878527A (zh) * | 2007-11-30 | 2010-11-03 | 斯盖沃克斯瑟路申斯公司 | 使用倒装芯片安装的晶片级封装 |
| CN107039355A (zh) * | 2015-10-29 | 2017-08-11 | 三菱电机株式会社 | 半导体装置 |
| CN109860137A (zh) * | 2018-12-12 | 2019-06-07 | 中国电子科技集团公司第五十五研究所 | 小型化高密度fpga系统级3d封装电路 |
-
2020
- 2020-09-19 CN CN202010990591.7A patent/CN112086404B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008089418A1 (en) * | 2007-01-18 | 2008-07-24 | Miteq, Inc. | Microwave surface mount hermetically sealed package and method of forming the same |
| CN101878527A (zh) * | 2007-11-30 | 2010-11-03 | 斯盖沃克斯瑟路申斯公司 | 使用倒装芯片安装的晶片级封装 |
| CN107039355A (zh) * | 2015-10-29 | 2017-08-11 | 三菱电机株式会社 | 半导体装置 |
| CN109860137A (zh) * | 2018-12-12 | 2019-06-07 | 中国电子科技集团公司第五十五研究所 | 小型化高密度fpga系统级3d封装电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112086404B (zh) | 2022-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100415282B1 (ko) | 반도체 소자용 듀얼 다이 접착 장치 | |
| CN1455455A (zh) | 中心焊点芯片的叠层球栅极阵列封装件及其制造方法 | |
| US10199300B2 (en) | Semiconductor package including a device and lead frame used for the same | |
| CN110729209A (zh) | 用于接合半导体封装件的接合头和方法、半导体封装件 | |
| US8980692B2 (en) | Semiconductor device manufacturing method | |
| JPS63249345A (ja) | フレキシブル搭載基板 | |
| CN106550539B (zh) | 一种软硬结合板的制作方法、软硬结合板及终端 | |
| CN115132642B (zh) | 一种芯片封装装置、方法及封装芯片 | |
| JP5153684B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2907801B2 (ja) | ボトムリード半導体パッケージ及びその製造方法 | |
| US6414397B1 (en) | Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device | |
| CN112086404B (zh) | 高密度线路芯片封装结构及其制作方法 | |
| US20080093724A1 (en) | Stackable Micropackages and Stacked Modules | |
| CN207909831U (zh) | 引线键合工装夹具的吸固结构 | |
| CN107484350A (zh) | 微波器件及其装配方法 | |
| TWI233195B (en) | Method of distributing conducting adhesive to lead frame | |
| JPH09293823A (ja) | 半導体チップへのリード取付方法 | |
| US11264351B2 (en) | Method of manufacturing chip module | |
| JP4246803B2 (ja) | 半導体装置用スペ−サ−の形成方法および半導体装置を含む装置の形成方法ならびに表面実装型フォトカプラ−の形成方法 | |
| CN213005262U (zh) | 一种盘装原件防变形储存工装 | |
| CN207305124U (zh) | 电路板固定装置 | |
| CN114822298B (zh) | 一种基于玻璃基板的显示单元的制造方法及显示单元 | |
| CN204179065U (zh) | 适于半导体器件贴片制程的操作板 | |
| JP3567879B2 (ja) | 電子部品の製造方法 | |
| JP2003109988A (ja) | 装着ツール及びｉｃチップの装着方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |