CN112086366A - Led芯片系统级封装结构及封装方法 - Google Patents

Led芯片系统级封装结构及封装方法 Download PDF

Info

Publication number
CN112086366A
CN112086366A CN202010947512.4A CN202010947512A CN112086366A CN 112086366 A CN112086366 A CN 112086366A CN 202010947512 A CN202010947512 A CN 202010947512A CN 112086366 A CN112086366 A CN 112086366A
Authority
CN
China
Prior art keywords
chip
layer
packaging
package
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010947512.4A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN202010947512.4A priority Critical patent/CN112086366A/zh
Publication of CN112086366A publication Critical patent/CN112086366A/zh
Priority to US17/471,574 priority patent/US11894357B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种LED芯片的系统级封装结构及方法，封装结构包括：热沉结构、第一芯片、第一封装层、第二封装层、重新布线层、LED芯片、PCB板以及第三封装层。本发明采用扇出型系统级封装将多种功能的芯片，包括第一芯片(如ASIC芯片)、LED芯片等整合在一个封装结构中，可实现多种不同的系统功能需求，提高封装系统的性能。通过重新布线层、金属连接柱以及金属引线等，实现了第一芯片、LED芯片及PCB板的电性连接，实现了三维垂直堆叠封装，有效降低封装系统的面积，提高封装系统的集成度。通过第一封装层、第二封装层及第三封装层实现了芯片之间的封装及保护，得到了性能有益、稳定的封装结构。

Description

LED芯片系统级封装结构及封装方法
技术领域
本发明属于芯片封装领域，特别是涉及一种LED芯片系统级封装结构及封装方法。
背景技术
随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速 交互处理的数据量非常巨大，该类芯片通常具有数量巨大的pad引脚(几百甚至上千个)、超 精细的管脚大小和间距(几个微米甚至更小)。另一方面，移动互联网以及物联网方面的需求 越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将多个不同种 类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统， 成为半导体芯片先进封装领域的一大挑战。
目前针对此类高密度芯片的多芯片集成封装，业界通常都是采用硅穿孔(TSV)、硅转接 板(Si interposer)等方式进行，从而把芯片的超精细引脚进行引出和有效互联从而形成一个功 能模块或者系统，但该技术的成本比较高，从而大大局限了它的应用范围。扇出型封装技术 采用重构晶圆和重新布线RDL的方式为实现多芯片的集成封装提供了很好的平台，但是现 有的扇出型封装技术中由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工 序繁多、可靠性不高等诸多问题。另外，现有的LED芯片封装结构一般为COB封装，多采 用芯片级封装结构，该封装方式具有成本低、结构简单的优点，其连接方式容易断裂，随着 芯片尺寸的缩小，难以有效与其他集成电路芯片有效集成。随着对封装组件及功能越来越高 的需求，现有的系统级封装会占用越来越大的面积及厚度，不利于集成度的提高。
因此，有必要提出一种新的系统级LED芯片封装结构及其制备方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LED芯片系统级封装结构 及封装方法，用于解决现有技术中系统级封装体积难以缩小及LED芯片有效封装等问题。
为实现上述目的及其他相关目的，本发明提供一种LED芯片的系统级封装方法，所述 封装方法包括如下步骤：
提供具有相对第一面和第二面的芯片晶圆，所述芯片晶圆包括若干个第一芯片；
于所述芯片晶圆的第一面上形成若干个连接柱结构，以将所述第一芯片电性引出；
于所述芯片晶圆的第一面上形成第一封装层，所述第一封装层包覆所述连接柱结构；
切割所述芯片晶圆，以形成若干个第一芯片初始封装结构，包括所述第一芯片、位于所 述第一芯片上的连接柱结构以及包覆所述连接柱结构的所述第一封装层；
提供支撑衬底，于所述支撑衬底上形成分离层，并将所述第一芯片初始封装结构的第二 面形成在所述分离层上；
于所述分离层上形成第二封装层，所述第二封装层包覆所述第一芯片初始封装结构，并 减薄所述第二封装层，至显露出所述连接柱结构；
于所述第二封装层上制备重新布线层，所述重新布线层与所述连接柱结构电连接；
基于所述分离层剥离所述支撑衬底，显露出所述第一芯片初始封装结构的第二面，并进 行切割，得到第一芯片中间封装结构；
提供LED芯片，并将所述LED芯片形成在所述重新布线层远离所述第一芯片初始封装 结构的一侧，得到芯片组合封装结构；
将所述芯片组合封装结构形成在热沉结构上，并通过金属引线将形成有所述LED芯片 一侧的所述重新布线层与PCB板进行电性连接；以及
至少于所述LED芯片周围形成第三封装层，得到LED芯片系统级封装结构。
可选地，所述封装方法还包括在所述分离层上形成保护层的步骤，其中，所述第一芯片 初始封装结构形成在所述保护层表面，剥离所述支撑衬底之后还包括去除所述保护层的步 骤。
可选地，所述第一封装层的上表面高于所述连接柱结构上表面；所述第二封装层的上表 面高于所述第一封装层上表面。
可选地，所述LED芯片通过若干个金属凸块形成在所述重新布线层上进行电连接，所 述第三封装层还形成在所述LED芯片底部的所述金属凸块之间。
可选地，所述PCB板形成在所述热沉结构上且位于所述芯片组合封装结构侧部，所述第 三封装层还形成在所述PCB板以及所述重新布线层上方并覆盖所述金属引线。
可选地，所述芯片组合封装结构与所述热沉结构之间还形成有热胶层。
可选地，所述第一芯片包括ASIC芯片。
本发明还提供一种LED芯片的系统级封装结构，所述LED芯片系统级封装结构优选采 用本发明的封装方法，当然，还可以采用其他封装方法，所述封装结构包括：
热沉结构；
第一芯片，形成在所述热沉结构上；
连接柱结构，形成在所述第一芯片上，以将所述第一芯片电性引出；
第一封装层，形成在所述第一芯片上，所述第一封装层包覆所述连接柱结构，所述第一 芯片、所述连接柱结构及所述第一封装层构成第一芯片初始封装结构；
第二封装层，形成在所述热沉结构上，包覆所述第一芯片初始封装结构；
重新布线层，形成在所述第二封装层及所述第一芯片初始封装结构上，所述重新布线层 与所述连接柱结构电连接；
LED芯片，形成于所述重新布线层远离所述第一芯片初始封装结构的一侧；
PCB板，所述PCB板通过金属引线与形成有所述LED芯片一侧的所述重新布线层电性 连接；以及
第三封装层，至少形成于所述LED芯片周围。
可选地，所述第一封装层的上表面与所述第二封装层的上表面相平齐并显露出所述连接 柱结构；所述LED芯片与所述重新布线层之间形成有若干个金属凸块，以实现所述LED芯 片与所述重新布线层的电连接，且所述第三封装层还形成在所述LED芯片底部的所述金属 凸块之间。
可选地，所述PCB板形成在所述热沉结构上且位于所述芯片组合封装结构侧部，所述第 三封装层还形成在所述PCB板以及所述重新布线层上方并覆盖所述金属引线。
可选地，所述芯片组合封装结构与所示热沉结构之间还形成有热胶层。
可选地，所述第一芯片包括ASIC芯片。
如上所述，本发明的LED芯片系统级封装结构及封装方法，本发明采用扇出型系统级 封装将多种功能的芯片，例如，包括LED芯片、ASIC芯片等整合在一个封装结构中，可实现多种不同的系统功能需求，提高封装系统的性能。通过重新布线层及金属连接柱，实现了三维垂直堆叠封装，有效降低封装系统的面积，提高封装系统的集成度。通过重新布线层、金属连接柱以及金属引线等，实现了第一芯片(如ASIC芯片)、LED芯片以及PCB板的电 性连接，实现了重新布线层之间的紧密连接，可有效短芯片之间的传导路径，降低封装系统 的功耗。通过第一封装层、第二封装层以及第三封装层实现了芯片之间的封装及保护，得到了性能有益、稳定的封装结构。
附图说明
图1显示为本发明LED芯片系统级封装的制备工艺流程图。
图2-18显示为本发明LED芯片系统级封装制作方法各步骤所呈现的结构示意图。
元件标号说明
100 芯片晶圆
100a 第一芯片
101 连接柱结构
102 第一封装层
103 第一芯片初始封装结构
104 第一芯片上第一封装层
105 支撑衬底
106 分离层
107 保护层
108 芯片粘接膜
109 第二封装层
110 重新布线层
111 LED芯片
112 金属凸块
113 热沉结构
114 热胶层
115 PCB板
116 金属引线
117 第三封装层
S1～S11 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加 以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精 神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部 放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中 应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等 的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到， 这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方 向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存 在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第 二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施 例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示 中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际 实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种LED芯片的系统级封装方法，所述封装方法包括步骤：
首先，如图1中的S1及图2所示，进行步骤S1，提供具有相对第一面和第二面的芯片晶圆100，所述芯片晶圆100包括若干个第一芯片100a。作为示例，所述芯片晶圆100为 ASIC晶圆，所述第一芯片100a可以为ASIC芯片，Application Specific Integrated Circuit。其 中，所述芯片晶圆100的第一面即为所述第一芯片100a的第一面，所述芯片晶圆100的第二 面即为所述第一芯片100a的第二面，这里本领域技术人员可以理解的，后续描述可以基于此 进行对应描述。在一示例中，所述第一芯片的正面为所述第一面，所述第一芯片的背面为所 述第二面。
接着，如图1中的S2及图3所示，进行步骤S2，于所述芯片晶圆100的第一面上形成若干个连接柱结构101，以将所述第一芯片100a电性引出。所述连接柱结构101可以是铜柱。在一示例中，形成所述连接柱结构101之前还包括先形成种子层的步骤。其中，在一示例中，所述连接柱结构101与所述第一芯片100a的焊垫电连接，以将所述第一芯片电性引出。在一示例中，提供一种形成所述铜柱的工艺：可以是在芯片晶圆上形成绝缘层，在绝缘层中形成显露第一芯片焊盘的通孔，然后采用电镀工艺于焊盘或种子层上制作所述连接柱结构101，在电镀的过程中，所述绝缘层可以作为阻挡层，所述连接柱结构仅生长于所述通孔处，另外， 采用电镀工艺制作所述连接柱结构101，可以获得宽度较大的连接柱结构，例如，宽度为50μ m～100μm，如80μm，或者100μm以上，如120μm、150μm，可以大大提高其传导能力。 所述连接柱结构101可以垂直设置，以缩短传导路径，所述连接柱结构101为Au、Ag、Cu、 Al中的一种，在本实施例中，所述连接柱结构101可以为铜，以提高其稳定性和降低阻抗。
接着，如图1中的S3及图4所示，进行步骤S3，于所述芯片晶圆100的第一面上形成第一封装层102，所述第一封装层102包覆所述连接柱结构101。其中，所述第一封装层102的形成方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。所述封装层102的材料包括聚酰亚胺(PI)、硅胶以及环氧树脂中的一种。在一优选示例中，选择为 PI材料层，即，进行PI涂覆(PI Coating)形成所述第一封装层102。在一示例中，该步骤中， 所述第一封装层102的上表面高于所述连接柱结构101的上表面，以利于对芯片的保护。
接着，如图1中的S4及图5-6所示，进行步骤S4，切割所述芯片晶圆100，以形成若干个第一芯片初始封装结构103，包括所述第一芯片100a、位于所述第一芯片上的连接柱结构101以及包覆所述连接柱结构的所述第一封装层，即第一芯片上封装层104。通过该步骤，形成第一芯片初始封装结构103以用于后续的芯片接合(die bonder)。其中，可以采用激光切割的方式进行切割，获得独立的封装结构，以有利于对芯片及封装层的保护及满足切割要求。
接着，如图1中的S5及图7-9所示，进行步骤S5，提供支撑衬底105，于所述支撑衬底上形成分离层106，并将所述第一芯片初始封装结构103的第二面形成在所述分离层106上。
作为示例，所述支撑衬底105包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶 瓷衬底中的一种。在本实施例中，所述支撑衬底105选用为玻璃衬底，所述玻璃衬底成本较 低，容易在其表面形成分离层106，且能降低后续的剥离工艺的难度。
作为示例，所述分离层106包括光热转换层(LTHC)，通过旋涂工艺形成于所述支撑衬 底105上后，通过固化工艺使其固化成型。光热转换层(LTHC)性能稳定，表面较光滑，有利于后续的重新布线层的制作，并且，在后续的剥离工艺中，剥离的难度较低。
另外，将通过前述步骤制备得到的第一芯片初始封装结构103结合形成在所述分离层106 上，所述第一芯片初始封装结构103的数量及布置可以依据实际需求设定。在一示例中，所 述封装方法还包括在所述分离层106上形成保护层107的步骤，其中，所述第一芯片初始封 装结构103形成在所述保护层107表面，剥离所述支撑衬底之后还包括去除所述保护层107 的步骤。其中，所述保护层107的材料可以是PI(聚酰亚胺)、epoxy(环氧树脂)材料，可 以采用旋转涂覆形成。所述保护层107可以对第一芯片进行保护，防止如腐蚀气体、水汽等 对所述系统级芯片以及所述电源管理芯片的损伤。
在一示例中，可以直接采用绝缘胶将所述第一芯片初始封装结构103粘合于所述分离层 或保护层上，如所述第一芯片第二面直接贴合，工艺简单，可以有效降低成本。当然，还可 以采用其他本领域常用的芯片粘接膜(DAF，die attach film)实现第一芯片接合。
接着，如图1中的S6及图10-11所示，进行步骤S6，于所述分离层106上形成第二封装层109(molding)，所述第二封装层109包覆所述第一芯片初始封装结构103，并减薄所 述第二封装层109，至显露出所述连接柱结构101。
其中，所述第二封装层109的形成方法包括压缩成型、传递模塑成型、液封成型、真空 层压及旋涂中的一种，所述第二封装层109的材料包括聚酰亚胺、硅胶以及环氧树脂中的一 种。在一示例中，形成的第二封装层109的上表面高于其所封装的结构中所述第一封装层102 的高度，进一步可选地，在减薄过程中，减薄所述第二封装层109及所述第一封装层102直 至显露出所述连接柱结构101，此时，所述第二封装层109及所述第一封装层102的上表面 相平齐，此时的所述第一芯片100a同时被所述第二封装层109及所述第一封装层102包覆。 需要说明的，本文减薄前后封装层都以相同名称表示，这里本领域就技术人员可以理解的。
接着，如图1中的S7及图12所示，进行步骤S7，于所述第二封装层109上制备重新布线层110，所述重新布线层110与所述连接柱结构101电连接，可以实现所述第一芯片100a的电性引出。其中，所述重新布线层110中具有金属布线层，所述金属布线层与所述连接柱结构101电性连接，所述连接柱结构101与所述第一芯片100a电性连接。
作为示例，制作所述重新布线层110包括步骤：
首先，采用化学气相沉积工艺或物理气相沉积工艺于所述第二封装层及所述第一芯片初 始封装结构表面形成第一介质层，所述第一介质层的材料包括环氧树脂、硅胶、PI、PBO、 BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。优选地，所述第一介质层201 的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
接着，采用溅射工艺于所述第一介质层表面形成第一金属层，并对所述金属层进行刻蚀 形成图形化的第一金属布线层。所述第一金属布线层的材料包括铜、铝、镍、金、银、钛中 的一种或两种以上组合。
接着，采用化学气相沉积工艺或物理气相沉积工艺于所述图形化的第一金属布线层表面 形成第二介质层，并对所述第二介质层进行刻蚀形成具有图形化通孔的第二介质层。所述第 二介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的 一种或两种以上组合。优选地，所述第二介质层的材料选用为PI(聚酰亚胺)，以进一步降 低工艺难度以及工艺成本。
接着，于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层表面形 成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层。所述第二金属布线 层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
最后，可以重复进行上述步骤，以形成具有多层堆叠结构的重新布线层，以实现不同的 布线功能，例如，在本实施例中，所述重新布线层110还包括图形化的第三介质层、图形化 的第三金属布线层、图形化的第四介质层及图形化的第四金属布线层。
接着，如图1中的S8及图13-15所示，进行步骤S8，基于所述分离层106剥离所述支撑衬底105，显露出所述第一芯片初始封装结构103的第二面，并进行切割，得到第一芯片中间封装结构。在本实施例中，采用激光照射所述光热转换层，以使所述光热转换层与所述第二封装层和所述第一芯片初始封装结构与所述支撑衬底105分离，进而剥离所述支撑衬底。
在一示例中，当形成有所述保护层107时，该步骤中，基于所述分离层106分离所述保 护层107和所述支撑衬底105。进一步，在剥离所述支撑衬底105之后，去除所述保护层107。 进一步，当所述第一芯片100a的第二面(该实施例中的背面)还形成有其他材料层时，进行 背面减薄，去除上述材料层，以露出第一芯片背面。在一示例中，所述第一芯片的下表面与 所述第二封装层的下表面相平齐，这里上下可以是指封装中图示的上下。当然，即使芯片背 面不存在其他材料层，也可以在该步进行减薄工艺，以提供平坦表面。
另外，进行减薄之后，还包括对形成的第一芯片中间封装结构进行切割的步骤，以得到 后续与LED芯片封装时需要的第一芯片的结构。切割过程中可以将封装结构贴附在蓝膜上继 续切割，在一示例中，切割完成之后可以将蓝膜去掉。作为示例，进行所述切割之前还包括 步骤：将形成有上述结构置于切割蓝膜上，并将所述切割蓝膜固定于固定环上，如图15所示。
作为示例，所述固定环的材料包括玻璃、金属、半导体、聚合物及陶瓷中的一种。在本 实施例中，所述固定环的材料为玻璃，采用玻璃作为固定环，在后续与所述切割蓝膜分离时， 较容易撕除，提高分离的效率及稳定性。所述固定环的形状可以为圆形、矩形、或者其他所 需的形状，所述切割蓝膜具有粘性的一面粘合固定于所述固定环上，以将所述切割蓝膜固定， 防止其翘曲等现象的发生，提高稳定性。
接着，如图1中的S9及图16所示，进行步骤S9，提供LED芯片111，并将所述LED 芯片111形成在所述重新布线层110远离所述第一芯片初始封装结构103的一侧，所述LED 芯片111与所述重新布线层110电性连接，得到芯片组合封装结构。其中，通过所述重新布 线层110实现了所述LED芯片111与所述第一芯片100a(如ASIC芯片)的电连接。
在一示例中，所述LED芯片111通过若干个金属凸块112形成在所述重新布线层110上 进行电连接。其中，在一示例中，在所述重新布线层110表面形成所述金属凸块112的步骤 可以是：先采用激光在所述重新布线层的上表面的介质层中形成窗口，或是重新在所述重新 布线层表面形成一层介质层，再在这一介质层中形成窗口，所述窗口显露所述重新布线层中 的金属层，然后在所述窗口中制作所述金属凸块。例如，所述金属凸块112可以为锡焊料、 银焊料及金锡合金焊料中的一种。在另一示例中，可以采用植球和回流工艺制作所述连接焊 球(所述金属凸块)，所述连接焊球的材料可以为锡或含锡合金，如可以为纯锡、锡金合金、 锡铅合金等。所述LED芯片的排布与选择可依据实际设定。
接着，如图1中的S10及图17所示，进行步骤S10，将所述芯片组合封装结构形成在热 沉结构113上，并通过金属引线116将形成有所述LED芯片111一侧的所述重新布线层110与PCB板115进行电性连接。该步骤中，通过金属引线116实现所述LED芯片111、所述第 一芯片100a与所述PCB板115之间的电性连接，电性引出方式可基于所述重新布线层实现。 另外，所述金属引线116与所述重新布线层110和所述PCB板之间的连接可采用现有工艺。
作为示例，所述热沉结构(heat sink)113的材料可以是铜，或本领常用其他热沉。
作为示例，所述芯片组合封装结构与所述热沉结构113之间还形成有热胶层114，例如， 可以是反应型热熔胶"Hi-PURSHOT"，俗称PUR，还可以是本领域常用的其他热熔胶。
最后，如图1中的S11及图18所示，进行步骤S11，至少于所述LED芯片111周围形 成第三封装层117，得到LED芯片系统级封装结构。该步骤中，实现所述芯片组合封装结构 的上部封装。其中，所述第三封装层117的形成方法包括压缩成型、传递模塑成型、液封成 型、真空层压及旋涂中的一种，所述第三封装层117的材料包括聚酰亚胺、硅胶以及环氧树 脂中的一种。另外，当形成有所述金属凸块112时，所述第三封装层117还填充满所述LED 芯片111底部所述金属凸块112之间的间隙，提高稳定性。
作为示例，所述PCB板115形成在所述热沉结构113上且位于所述芯片组合封装结构侧 部，所述第三封装层117还形成在所述PCB板115以及所述重新布线层110上方并覆盖所述 金属引线116。在该示例中，所述PCB板115形成在所述芯片组合封装结构的侧部，相当于 所述芯片组合封装结构凹陷在所述PCB板115形成的凹槽中，在一示例中，所述PCB板与所述重新布线层的上表面相平齐。其中，所述第三封装层117同时形成在所述PCB板、所述重新布线层上以及所述LED芯片周围，并覆盖所述金属引线116，实现上部封装。
在一具体的实施过程中，所述扇出型系统级封装结构的整体尺寸(长×宽)可以为13mm ×16mm，总高度为小于等于1mm，可以为0.5mm、0.8mm。本发明采用扇出型系统级封装将多种功能的芯片，包括将第一芯片(如ASIC芯片)、LED芯片等整合在一个封装结构中， 可实现多种不同的系统功能需求，提高封装系统的性能，即构成一种系统式整合，可以把不同功能晶片整合在一起。本发明通过重新布线层、金属连接柱以及金属引线等，实现了第一芯片(如ASIC芯片)、LED芯片以及PCB板的电性连接，实现了三维垂直堆叠封装，有效 降低封装系统的面积，提高封装系统的集成度。本发明通过上述结构实现重新布线层之间的 紧密连接，可有效短芯片之间的传导路径，降低封装系统的功耗。本发明的扇出型系统级封装结构，可以实现1毫米以下的封装厚度，相比于传统的SiP封装结构来说，大大降低了封装系统的整体厚度。本发明通过第一封装层、第二封装层以及第三封装层实现了芯片之间的 封装及保护，得到了性能有益、稳定的封装结构。
如图18所示，并参考图1-17，本发明还提供一种LED芯片的系统级封装结构，所述LED 芯片系统级封装结构优选采用本发明的封装方法，当然，还可以采用其他封装方法。其中， 该封装结构中的部件及相关特征的描述可以参见在封装方法中的对应描述，在此不再赘述。 所述LED芯片的系统级封装结构：
热沉结构113；
第一芯片100a，形成在所述热沉结构113上；
连接柱结构101，形成在所述第一芯片100a上，以将所述第一芯片100a电性引出；
第一封装层104，形成在所述第一芯片100a上，所述第一封装层104包覆所述连接柱结 构101，所述第一芯片、所述连接柱结构及所述第一封装层构成第一芯片初始封装结构；
第二封装层109，形成在所述热沉结构103上，包覆所述第一芯片初始封装结构103；
重新布线层110，形成在所述第二封装层109及所述第一芯片初始封装结构103上，所 述重新布线层110与所述连接柱结构101电连接；
LED芯片111，形成于所述重新布线层110远离所述第一芯片初始封装结构的一侧；
PCB板115，所述PCB板115通过金属引线116与形成有所述LED芯片111一侧的所 述重新布线层110电性连接；以及
第三封装层117，至少形成于所述LED芯片111周围。
作为示例，所述第一封装层102的上表面与所述第二封装层109的上表面相平齐并显露 出所述连接柱结构101；这里结构是减薄后的，本领域技术人员可以基于封装方法知晓。
作为示例，所述LED芯片111与所述重新布线层110之间形成有若干个金属凸块112， 以实现所述LED芯片与所述重新布线层的电连接，且所述第三封装层117还形成在所述LED 芯片111底部的所述金属凸块112之间。
作为示例，所述PCB板115形成在所述热沉结构113上且位于所述芯片组合封装结构侧 部，所述第三封装层117还形成在所述PCB板115以及所述重新布线层110上方并覆盖所述 金属引线116。
作为示例，所述芯片组合封装结构与所示热沉结构113之间还形成有热胶层114。
作为示例，所述第一芯片100a包括ASIC芯片。
综上所述，本发明采用扇出型系统级封装将多种功能的芯片，包括将第一芯片(如ASIC 芯片)、LED芯片等整合在一个封装结构中，可实现多种不同的系统功能需求，提高封装系 统的性能。本发明通过重新布线层、金属连接柱以及金属引线等，实现了第一芯片(如ASIC 芯片)、LED芯片以及PCB板的电性连接，实现了三维垂直堆叠封装，有效降低封装系统的 面积，提高封装系统的集成度。本发明通过上述结构实现重新布线层之间的紧密连接，可有 效短芯片之间的传导路径，降低封装系统的功耗。本发明的扇出型系统级封装结构，可以实 现1毫米以下的封装厚度，相比于传统的SiP封装结构来说，大大降低了封装系统的整体厚 度。本发明通过第一封装层、第二封装层以及第三封装层实现了芯片之间的封装及保护，得 到了性能有益、稳定的封装结构。所以，本发明有效克服了现有技术中的种种缺点而具高度 产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡 所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等 效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种LED芯片的系统级封装方法，其特征在于，所述封装方法包括如下步骤：
提供具有相对第一面和第二面的芯片晶圆，所述芯片晶圆包括若干个第一芯片；
于所述芯片晶圆的第一面上形成若干个连接柱结构，以将所述第一芯片电性引出；
于所述芯片晶圆的第一面上形成第一封装层，所述第一封装层包覆所述连接柱结构；切割所述芯片晶圆，以形成若干个第一芯片初始封装结构，包括所述第一芯片、位于所述第一芯片上的连接柱结构以及包覆所述连接柱结构的所述第一封装层；
提供支撑衬底，于所述支撑衬底上形成分离层，并将所述第一芯片初始封装结构的第二面形成在所述分离层上；
于所述分离层上形成第二封装层，所述第二封装层包覆所述第一芯片初始封装结构，并减薄所述第二封装层，至显露出所述连接柱结构；
于所述第二封装层上制备重新布线层，所述重新布线层与所述连接柱结构电连接；
基于所述分离层剥离所述支撑衬底，显露出所述第一芯片初始封装结构的第二面，并进行切割，得到第一芯片中间封装结构；
提供LED芯片，并将所述LED芯片形成在所述重新布线层远离所述第一芯片初始封装结构的一侧，得到芯片组合封装结构；
将所述芯片组合封装结构形成在热沉结构上，并通过金属引线将形成有所述LED芯片一侧的所述重新布线层与PCB板进行电性连接；以及
至少于所述LED芯片周围形成第三封装层，得到LED芯片系统级封装结构。
2.根据权利要求1所述的LED芯片的系统级封装方法，其特征在于，所述封装方法还包括在所述分离层上形成保护层的步骤，其中，所述第一芯片初始封装结构形成在所述保护层表面，剥离所述支撑衬底之后还包括去除所述保护层的步骤。
3.根据权利要求1所述的LED芯片的系统级封装方法，其特征在于，所述第一封装层的上表面高于所述连接柱结构上表面；所述第二封装层的上表面高于所述第一封装层上表面。
4.根据权利要求1所述的LED芯片的系统级封装方法，其特征在于，所述LED芯片通过若干个金属凸块形成在所述重新布线层上进行电连接，所述第三封装层还形成在所述LED芯片底部的所述金属凸块之间。
5.根据权利要求1-4中任意一项所述的LED芯片的系统级封装方法，其特征在于，所述PCB板形成在所述热沉结构上且位于所述芯片组合封装结构侧部，所述第三封装层还形成在所述PCB板以及所述重新布线层上方并覆盖所述金属引线。
6.根据权利要求5所述的LED芯片的系统级封装方法，其特征在于，所述芯片组合封装结构与所述热沉结构之间还形成有热胶层。
7.根据权利要求5所述的LED芯片的系统级封装方法，其特征在于，所述第一芯片包括ASIC芯片。
8.一种LED芯片的系统级封装结构，其特征在于，所述封装结构包括：
热沉结构；
第一芯片，形成在所述热沉结构上；
连接柱结构，形成在所述第一芯片上，以将所述第一芯片电性引出；
第一封装层，形成在所述第一芯片上，所述第一封装层包覆所述连接柱结构，所述第一芯片、所述连接柱结构及所述第一封装层构成第一芯片初始封装结构；
第二封装层，形成在所述热沉结构上，包覆所述第一芯片初始封装结构；
重新布线层，形成在所述第二封装层及所述第一芯片初始封装结构上，所述重新布线层与所述连接柱结构电连接；
LED芯片，形成于所述重新布线层远离所述第一芯片初始封装结构的一侧；
PCB板，所述PCB板通过金属引线与形成有所述LED芯片一侧的所述重新布线层电性连接；以及
第三封装层，至少形成于所述LED芯片周围。
9.根据权利要求8所述的LED芯片的系统级封装结构，其特征在于，所述第一封装层的上表面与所述第二封装层的上表面相平齐并显露出所述连接柱结构；所述LED芯片与所述重新布线层之间形成有若干个金属凸块，以实现所述LED芯片与所述重新布线层的电连接，且所述第三封装层还形成在所述LED芯片底部的所述金属凸块之间。
10.根据权利要求8-9中任意一项所述的LED芯片的系统级封装结构，其特征在于，所述PCB板形成在所述热沉结构上且位于所述芯片组合封装结构侧部，所述第三封装层还形成在所述PCB板以及所述重新布线层上方并覆盖所述金属引线。
11.根据权利要求10所述的LED芯片的系统级封装结构，其特征在于，所述芯片组合封装结构与所示热沉结构之间还形成有热胶层。
12.根据权利要求10所述的LED芯片的系统级封装结构，其特征在于，所述第一芯片包括ASIC芯片。
CN202010947512.4A 2020-09-10 2020-09-10 Led芯片系统级封装结构及封装方法 Pending CN112086366A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010947512.4A CN112086366A (zh) 2020-09-10 2020-09-10 Led芯片系统级封装结构及封装方法
US17/471,574 US11894357B2 (en) 2020-09-10 2021-09-10 System-level packaging structure and method for LED chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010947512.4A CN112086366A (zh) 2020-09-10 2020-09-10 Led芯片系统级封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN112086366A true CN112086366A (zh) 2020-12-15

Family

ID=73731793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010947512.4A Pending CN112086366A (zh) 2020-09-10 2020-09-10 Led芯片系统级封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112086366A (zh)

Similar Documents

Publication Publication Date Title
US9748216B2 (en) Apparatus and method for a component package
US7242081B1 (en) Stacked package structure
CN111370385A (zh) 扇出型系统级封装结构及其制作方法
KR20080007893A (ko) 적층형 반도체 패키지 및 그의 제조방법
CN107808856A (zh) 半导体封装结构及其制造方法
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
US20230361091A1 (en) Electronic package and manufacturing method thereof
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN112713098A (zh) 天线封装结构及封装方法
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN212084995U (zh) 晶圆级封装结构
CN212303700U (zh) Led芯片系统级封装结构
WO2024051225A1 (zh) 一种扇出型系统级封装结构及制作方法
CN112420641A (zh) 一种功率元件封装结构及其制备方法
CN114188226A (zh) 扇出型封装结构及封装方法
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
CN115132593B (zh) 一种三维封装结构及其制备方法
CN211480019U (zh) 扇出型系统级封装结构
CN217062063U (zh) 堆叠封装体
US7785928B2 (en) Integrated circuit device and method of manufacturing thereof
CN215988753U (zh) 晶圆级芯片封装结构
CN210692485U (zh) 天线封装结构
CN112086366A (zh) Led芯片系统级封装结构及封装方法
CN209929301U (zh) 半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.