CN112053953A - 绝缘栅双极型晶体管及其制造方法 - Google Patents
绝缘栅双极型晶体管及其制造方法 Download PDFInfo
- Publication number
- CN112053953A CN112053953A CN202011056913.7A CN202011056913A CN112053953A CN 112053953 A CN112053953 A CN 112053953A CN 202011056913 A CN202011056913 A CN 202011056913A CN 112053953 A CN112053953 A CN 112053953A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- thermal
- gate dielectric
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 230000003647 oxidation Effects 0.000 claims abstract description 60
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 150000002500 ions Chemical class 0.000 claims abstract description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000009826 distribution Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种绝缘栅双极型晶体管及其制造方法，通过执行离子注入工艺，在暴露的半导体衬底内形成掺杂区；执行热氧化工艺，使所述掺杂区内的离子扩散以形成阱区，并在所述阱区上形成热氧化材料层，所述热氧化材料层包括第一部分和第二部分；接着，去除所述热氧化材料层的第一部分及第二部分中远离所述场氧化层的部分，以形成热氧化层；形成多晶硅层，所述多晶硅层覆盖所述热氧化层并延伸覆盖所述场氧化层中靠近所述热氧化层的部分。通过所述热氧化层可以增加所述多晶硅层与所述半导体衬底之间的整体厚度，避免晶体管在施加反向偏压时，过早的被反向击穿，提高晶体管的反向耐压及高温可靠性。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种绝缘栅双极型晶体管及其制造方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件。绝缘栅双极型晶体管兼有高输入阻抗和低导通压降两方面的优点，因此绝缘栅双极型晶体管作为一种重要的开关器件被广泛应用在各种开关电路结构中，例如统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。如绝缘栅双极型晶体管应用在变频器和逆变器等电路结构中。其中，绝缘栅双极型晶体管的高反向耐压是其主要特性之一，主要涵盖的耐压等级有600V、1200V、3300V、4500V和6500V等。随着绝缘栅双极型晶体管的广泛应用，为满足其高反向耐压的要求，以及在更高温度下(汽车级要求175℃)的反向耐压的可靠性，对绝缘栅双极型晶体管的性能提出了更高的要求，以提高晶体管的耐压性以及高温可靠性，因此，现有的绝缘栅双极型晶体管的性能有待提高。
发明内容
本发明的目的在于提供一种晶体管及其方法，以提高晶体管的反向耐压及其高温可靠性。
为实现上述目的，本发明提供一种绝缘栅双极型晶体管的制造方法，所述绝缘栅双极型晶体管的制造方法包括：
提供一半导体衬底，所述半导体衬底上形成有场氧化层，所述场氧化层覆盖所述半导体衬底的部分区域；
执行离子注入工艺，在暴露的所述半导体衬底内形成掺杂区；
执行热氧化工艺，使所述掺杂区内的离子扩散以形成阱区，并在所述阱区上形成热氧化材料层，所述热氧化材料层包括第一部分和第二部分，所述热氧化材料层的第一部分和第二部分分别形成于所述场氧化层两侧；
去除所述热氧化材料层的第一部分及第二部分中远离所述场氧化层的部分，以形成热氧化层，并暴露出部分所述阱区；
形成多晶硅层，所述多晶硅层覆盖所述热氧化层并延伸覆盖所述场氧化层中靠近所述热氧化层的部分。
可选的，在所述的绝缘栅双极型晶体管中，在执行所述热氧化工艺时，使所述掺杂区内的离子至部分所述场氧化层下方的所述半导体衬底内，并使所述掺杂区内的离子扩散至预定深度以形成所述阱区。热氧化材料层热氧化材料层热氧化材料层热氧化材料层
可选的，在所述的绝缘栅双极型晶体管中，在形成所述热氧化层之后，在形成多晶硅层之前，所述绝缘栅双极型晶体管的制造方法还包括：
在暴露出的所述半导体衬底上形成第一栅介质层和第二栅介质层，所述第一栅介质层形成于所述热氧化层远离所述场氧化层的一侧，所述第二栅介质层形成于所述场氧化层远离所述热氧化层的一侧，所述多晶硅层覆盖所述第一栅介质层中靠近所述热氧化层的部分；
可选的，在所述的绝缘栅双极型晶体管中，所述多晶硅层呈台阶状；所述多晶硅层包括第一级台阶、第二级台阶和第三级台阶；其中，所述第一级台阶位于所述第一栅介质层上，所述第二级台阶位于所述热氧化层上，所述第三级台阶位于所述场氧化层上。
形成隔离层，所述隔离层覆盖所述多晶硅层、暴露的所述热氧化层、暴露的所述第一栅介质层和所述第二栅介质层；以及，
形成金属层，所述金属层覆盖所述隔离层。
可选的，在所述的绝缘栅双极型晶体管中，所述热氧化层的厚度小于所述场氧化层的厚度；所述第一栅介质层和所述第二栅介质层的厚度均小于所述热氧化层的厚度。
可选的，在所述的绝缘栅双极型晶体管中，在执行所述热氧化工艺时，采用的温度为800℃～1200℃，时间为30min～100min。
可选的，在所述的绝缘栅双极型晶体管中，所述热氧化层的材质包括氧化硅。
基于同一发明构思，本发明还提供一种绝缘栅双极型晶体管，所述绝缘栅双极型晶体管包括：
半导体衬底；
场氧化层，覆盖所述半导体衬底的部分区域；
阱区，形成于所述半导体衬底内，并自所述场氧化层外延伸至所述场氧化层下方；
氧化层，形成于所述场氧化层一侧，并覆盖部分所述阱区；
多晶硅层，覆盖所述热氧化层并延伸覆盖所述场氧化层中靠近所述热氧化层的部分。
可选的，在所述的绝缘栅双极型晶体管中，所述绝缘栅双极型晶体管还包括：
第一栅介质层和第二栅介质层，所述第一栅介质层形成于所述热氧化层远离所述场氧化层的一侧，所述第二栅介质层形成于所述场氧化层远离所述热氧化层的一侧，所述多晶硅层覆盖所述第一栅介质层中靠近所述热氧化层的部分；
隔离层，所述隔离层覆盖所述多晶硅层、暴露的所述热氧化层、暴露的所述第一栅介质层和所述第二栅介质层；以及，
金属层，所述金属层覆盖所述隔离层；其中，所述热氧化层的厚度小于所述场氧化层的厚度；所述第一栅介质层和所述第二栅介质层的厚度均小于所述热氧化层的厚度。
在本发明提供的绝缘栅双极型晶体管及其制造方法中，通过执行离子注入工艺，在暴露的所述半导体衬底内形成掺杂区；然后，执行热氧化工艺，使所述掺杂区内的离子扩散以形成阱区，并形成热氧化材料层，所述热氧化材料层包括第一部分和第二部分，所述热氧化材料层的第一部分和第二部分分别形成于所述场氧化层两侧；接着，去除所述热氧化材料层的第一部分及第二部分中远离所述场氧化层的部分，以形成热氧化层，并暴露出部分所述阱区；接着，形成多晶硅层，所述多晶硅层覆盖所述热氧化层并延伸覆盖所述场氧化层中靠近所述热氧化层的部分。通过所述热氧化层可以增加所述多晶硅层与所述半导体衬底之间的整体厚度，可以通过所述热氧化层和所述多晶硅层保护半导体衬底，避免晶体管在施加反向偏压时，过早的被反向击穿，从而提高晶体管的反向耐压及其高温可靠性。
附图说明
图1是本发明实施例提供的绝缘栅双极型晶体管的制造方法的流程示意图；
图2～图9是本发明实施例提供的绝缘栅双极型晶体管的制造方法中形成的绝缘栅双极型晶体管结构示意图；
其中，附图标记说明如下：
100-半导体衬底；110-场氧化层；120-掺杂区；121-阱区；130-热氧化材料层；130a-热氧化材料层的第一部分；130b-热氧化材料层的第二部分；131-热氧化层；140a-第一栅介质层；140b-第二栅介质层；150-多晶硅层；160-隔离层；170-金属层。
具体实施方式
以下结合附图和具体实施例对本发明提出的绝缘栅双极型晶体管及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例提供的绝缘栅双极型晶体管的制造方法的流程示意图。如图1所示，所述绝缘栅双极型晶体管的制造方法包括：
步骤S1：提供一半导体衬底，所述半导体衬底上形成有场氧化层，所述场氧化层覆盖所述半导体衬底的部分区域；
步骤S2：执行离子注入工艺，在暴露的所述半导体衬底内形成掺杂区；
步骤S3：执行热氧化工艺，使所述掺杂内的离子扩散以形成阱区，并在所述阱区上形成热氧化材料层，所述热氧化材料层包括第一部分和第二部分，所述热氧化材料层的第一部分和第二部分分别形成于所述场氧化层两侧；
步骤S4：去除所述热氧化材料层的第一部分及第二部分中远离所述场氧化层的部分，以形成热氧化层，并暴露出部分所述阱区；
步骤S5：形成多晶硅层，所述多晶硅层覆盖所述热氧化层并延伸覆盖所述场氧化层中靠近所述热氧化层的部分。
接下去，将结合附图2～9对以上步骤进行更详细的说明。其中，图2～图9是本发明实施例提供的绝缘栅双极型晶体管的制造方法中形成的绝缘栅双极型晶体管结构示意图。
首先，执行步骤S1：参考图2，提供一半导体衬底100，所述半导体衬底100上形成有场氧化层110，所述场氧化层110覆盖所述半导体衬底100的部分区域。具体的，所述半导体衬底100包括器件区和终端区(或者说耐压环区)，所述终端区环绕器件区，所述场氧化层110位于所述半导体衬底110的终端区，所述器件区的形成属于现有技术，故本实施例中未图示。更具体的，所述半导体衬底100的材质可以为单晶硅(Si)、单晶锗(Ge)或者绝缘体上硅(SOI)，或者还可以为其它的材料，比如，绝缘体上锗(GOI)等。所述场氧化层110的侧壁与底壁呈一锐角。
具体的，形成所述场氧化层110的方法包括：首先，在所半导体衬底100上沉积正硅酸乙酯层，然后对所述正硅酸乙酯层执行高温退火工艺以形成所述场氧化层110，以使后续形成的所述场氧化层110具有较好的隔离性能。所述场氧化层110用于晶体管中的隔离，例如隔离晶体管表面的漏电流。但不限于此，也可以采用本领人员所知的其它方法形成所述场氧化层110，例如，化学气相沉积的方法等。接着，刻蚀所述场氧化层110以使所述场氧化层110的侧壁与底壁之间呈锐角，并暴露出所述场氧化层110两侧的所述半导体衬底100。其中，可以采用湿法刻蚀的方法刻蚀所述场氧化层110。
接着，执行步骤S2：参考图3，执行离子注入工艺，在暴露的所述半导体衬底100内形成掺杂区120，即在未被所述场氧化层110覆盖的所述半导体衬底100内形成掺杂区120；在此，所述离子注入工艺采用P型离子，例如硼离子，所述掺杂区用于形成阱区。优选的，采用无掩膜离子注入，即对所述半导体衬底100的全局表面进行离子注入，在执行所述离子注入工艺的过程中，所述场氧化层110可以阻挡所述离子注入中的离子，可以避免对准所述场氧化层110的所述半导体衬底100中注入离子，从而可以仅在暴露的所述半导体衬底100内注入离子。进一步的，采用无掩膜离子注入，可以节省光罩。更进一步的，所述离子注入工艺优选采用倾斜注入的方式，这是因为在该步骤的离子注入过程中通常采用的是高能量离子注入，若采用垂直注入的方式，部分高能量的注入离子的传输方向与半导体衬底100材料的晶向契合，易导致部分高能量的离子停留在更深区域的半导体衬底100中，进而导致离子分布不均匀。若采用倾斜离子注入工艺，可缩减高能量离子在半导体衬底100中的停留深度的差异，改善后续所形成的阱区中离子的分布均匀性。
接着，执行步骤S3：参考图4，执行热氧化工艺，使所述掺杂区120内的离子扩散，以形成阱区121，并在所述阱区121上形成热氧化材料层130，所述热氧化材料层130包括第一部分130a和第二部分130a，所述热氧化材料层130的第一部分130a和第二部分130a分别形成于所述场氧化层110两侧。具体的，使所述掺杂区120的离子发生横向扩散及纵向扩散，所述横向扩散主要是使所述掺杂区120的离子扩散至部分所述场氧化层110下方的所述半导体衬底100内，即使所述掺杂区120的离子自所述场氧化层110外扩散至部分所述场氧化层110下方，纵向扩散主要是使所述掺杂区120内的离子扩散至预定深度，即自所述半导体衬底100表面向所述半导体衬底100内的深度方向扩散，以形成所述阱区121。进一步的，形成的所述阱区121为P型阱区(P-well),即所述阱区121的导电类型为P型。其中，所述热氧化材料层130覆盖所述阱区120，此外，所述热氧化材料层13还覆盖所述场氧化层110的部分侧壁。其中，在执行所述热氧化工艺时，采用的温度为800℃～1200℃，时间为30min～100min。
其中，在执行所述热氧化工艺时，可以将半导体衬底100放置于热氧化炉的工艺腔内，并在热氧化炉的工艺腔内通入反应气体，所述反应气体例如为氧气，从而在所述半导体衬底100上形成所述热氧化材料层130。在执行所述热氧化工艺时，可以使得注入的离子激活并使注入的离子发生扩散，即使所述掺杂区120内的离子自所述场氧化层100外扩散至部分所述场氧化层110下方。此外，还可使掺杂区120内的离子在半导体衬底100内发生纵向扩散(或者说向远离所述场氧化层110的所述半导体衬底100内扩散)，从而可以形成离子分布均匀的阱区121。
此外，通过所述热氧化工艺可使所述掺杂区120内的离子扩散以形成所述阱区121并可以形成所述热氧化材料层130，由此，可以简化绝缘栅双极晶体管的工艺流程及工艺步骤，例如可省去离子注入后的退火工艺，从而节约工艺时间以及成本。
接着，执行步骤S4：参考图5，去除热氧化材料层130的第一部分131a及第二部分131b中远离所述场氧化层110的部分，以形成所述热氧化层131，即将所述热氧化材料层130的第一部分131a全部去掉，保留所述热氧化材料层130的第二部分131b中靠近所述场氧化层110的部分，并暴露出部分所述阱区121，即暴露出所述场氧化层110远离所述热氧化层131一侧的所述阱区121，以及暴露出所述热氧化层131远离所述场氧化层110一侧的所述阱区121。其中，可以通过干法刻蚀工艺或者湿法刻蚀工艺或者其两者的结合，去除所述热氧化材料层130的第一部分131a及第二部分131b中远离所述场氧化层110的部分。所述热氧化层131可以增加所述半导体衬底100上的工艺层的厚度，以进一步保护所述半导体衬底100，从而增加晶体管的反向耐压以及高温可靠性。其中，所述热氧化层131的材质包括氧化硅。
较佳的，所述热氧化层131的厚度小于所述场氧化层110的厚度，也就是说，所述热氧化层131的表面低于所述场氧化层110的表面，以通过所述热氧化层131和所述场氧化层110的高度差在后续的工艺中形成台阶。
接着，参考图6，在暴露出的阱区121上形成第一栅介质层140a和第二栅介质层140b，所述第一栅介质层140a形成于所述热氧化层131远离所述场氧化层110的一侧，所述第二栅介质层140b形成于所述场氧化层110远离所述热氧化层131的一侧。其中，所述第一栅介质层140a和所述第二栅介质层140b可以通过沉积的方法形成，所述第一栅介质层140a和所述第二栅介质层140b的材质均为氧化硅，其用于后续形成的多晶硅层150与所述半导体衬底100之间的隔离。
接着，执行步骤S5：参考图7，形成多晶硅层150，所述多晶硅层150覆盖所述热氧化层131并延伸覆盖所述场氧化层110中靠近所述热氧化层131的部分。所述多晶硅层150还覆盖所述第一栅介质层140a中靠近所述热氧化层131的部分，所述多晶硅层150用于形成场板。具体的，所述多晶硅层150呈台阶状。所述多晶硅层150包括第一级台阶、第二级台阶和第三级台阶；其中，所述第一级台阶位于所述第一栅介质层140a上，所述第二级台阶位于所述热氧化层131上，所述第三级台阶位于所述场氧化层110上。由于，所述热氧化层131的厚度小于所述场氧化层110的厚度，所述热氧化层131的厚度小于所述第一栅介质层140a的厚度，因此可以使得，所述多晶硅层150呈台阶状，由此可以增加所述半导体衬底100上的工艺层的厚度，从而避免晶体管在施加反向偏压时，晶体管过早的被反向击穿，进而提高晶体管的反向耐压及其高温可靠性。
接着，参考图8，形成隔离层160，所述隔离层覆盖所述多晶硅层150、暴露的所述热氧化层131(或者说所述热氧化层中未被所述多晶硅层覆盖的部分)、暴露的所述第一栅介质层140a(或者说所述第一栅介质层中未被所述多晶硅层覆盖的部分)和所述第二栅介质层140b；所述隔离层150的材质可以为绝缘材质，比如氧化硅等。接着，参考图9，形成金属层170，所述金属层170覆盖所述隔离层160。其中，所述金属层170的材质可以为铜。
基于同一发明构思，本发明还提供一种绝缘栅双极型晶体管，继续参考图9，所述绝缘栅双极型晶体管包括：半导体衬底100；场氧化层110，覆盖所述半导体衬底100的部分区域；阱区120，形成于所述半导体衬底100内，并自所述场氧化层110外延伸至所述场氧化层110下方；热氧化层131，形成于所述场氧化层110一侧，并覆盖部分所述阱区120；多晶硅层150，覆盖所述热氧化层131并延伸覆盖所述场氧化层110中靠近所述热氧化层131的部分。
所述绝缘栅双极型晶体管还包括：第一栅介质层140a和第二栅介质层140b，所述第一栅介质层140a形成于所述热氧化层131远离所述场氧化层110的一侧，所述第二栅介质层140b形成于所述场氧化层110远离所述热氧化层131的一侧，所述多晶硅层150覆盖所述第一栅介质层140a中靠近所述热氧化层131的部分；隔离层160，所述隔离层160覆盖所述多晶硅层150、暴露的所述热氧化层131、暴露的所述第一栅介质层140a和所述第二栅介质层140b；以及，金属层170，所述金属层170覆盖部分所述隔离层160；其中，所述热氧化层131的厚度小于所述场氧化层110的厚度；所述第一栅介质层140a和所述第二栅介质层140b的厚度均小于所述热氧化层131的厚度。也就是说，所述热氧化层131的顶面低于所述场氧化层的顶面，所述第一栅介质层140a和所述第二栅介质层140b的顶面均低于所述热氧化层131的顶面，从而可以使所述多晶硅层150呈台阶状，并可通过所述热氧化层131增加与所述多晶硅层150之间的整体厚度，从而通过所述多晶硅层150和所述热氧化层保护所述半导体衬底100，避免晶体管在施加反向偏压时，晶体管过早的被反向击穿，从而提高晶体管的反向耐压及其高温可靠性。
综上可见，在本发明提供的绝缘栅双极型晶体管及其制造方法中，通过执行离子注入工艺，在暴露的所述半导体衬底内形成掺杂区；然后，执行热氧化工艺，使所述掺杂区内的离子扩散以形成阱区，并形成热氧化材料层，所述热氧化材料层包括第一部分和第二部分，所述热氧化材料层的第一部分和第二部分分别形成于所述场氧化层两侧；接着，去除所述热氧化材料层的第一部分及第二部分中远离所述场氧化层的部分，以形成热氧化层，并暴露出部分所述阱区；接着，形成多晶硅层，所述多晶硅层覆盖所述热氧化层并延伸覆盖所述场氧化层中靠近所述热氧化层的部分。通过所述热氧化层可以增加所述多晶硅层与所述半导体衬底之间的整体厚度，可以通过所述热氧化层和所述多晶硅层保护半导体衬底，避免晶体管在施加反向偏压时，过早的被反向击穿，从而提高晶体管的反向耐压及其高温可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种绝缘栅双极型晶体管的制造方法，其特征在于，所述绝缘栅双极型晶体管的制造方法包括：
提供一半导体衬底，所述半导体衬底上形成有场氧化层，所述场氧化层覆盖所述半导体衬底的部分区域；
执行离子注入工艺，在暴露的所述半导体衬底内形成掺杂区；
执行热氧化工艺，使所述掺杂区内的离子扩散以形成阱区，并在所述阱区上形成热氧化材料层，所述热氧化材料层包括第一部分和第二部分，所述热氧化材料层的第一部分和第二部分分别形成于所述场氧化层两侧；
去除所述热氧化材料层的第一部分及第二部分中远离所述场氧化层的部分，以形成热氧化层，并暴露出部分所述阱区；
形成多晶硅层，所述多晶硅层覆盖所述热氧化层并延伸覆盖所述场氧化层中靠近所述热氧化层的部分。
2.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，在执行热氧化工艺时，使所述掺杂区内的离子扩散至部分所述场氧化层下方的所述半导体衬底内，并使所述掺杂区内的离子扩散至预定深度，以形成所述阱区。
3.如权利要求2所述的绝缘栅双极型晶体管的制造方法，其特征在于，在形成所述热氧化层之后，在形成多晶硅层之前，所述绝缘栅双极型晶体管的制造方法还包括：
在暴露出的所述阱区上形成第一栅介质层和第二栅介质层，所述第一栅介质层形成于所述热氧化层远离所述场氧化层的一侧，所述第二栅介质层形成于所述场氧化层远离所述热氧化层的一侧，所述多晶硅层覆盖所述第一栅介质层中靠近所述热氧化层的部分。
4.如权利要求3所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述多晶硅层呈台阶状；所述多晶硅层包括第一级台阶、第二级台阶和第三级台阶；其中，所述第一级台阶位于所述第一栅介质层上，所述第二级台阶位于所述热氧化层上，所述第三级台阶位于所述场氧化层上。
5.如权利要求3所述的绝缘栅双极型晶体管的制造方法，其特征在于，形成多晶硅层之后，所述绝缘栅双极型晶体管的制造方法还包括：
形成隔离层，所述隔离层覆盖所述多晶硅层、暴露的所述热氧化层、暴露的所述第一栅介质层和所述第二栅介质层；以及，
形成金属层，所述金属层形成于所述隔离层上。
6.如权利要求3所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述热氧化层的厚度小于所述场氧化层的厚度；所述第一栅介质层和所述第二栅介质层的厚度均小于所述热氧化层的厚度。
7.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，在执行所述热氧化工艺时，采用的温度为800℃～1200℃，时间为30min～100min。
8.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述热氧化层的材质包括氧化硅。
9.一种绝缘栅双极型晶体管，其特征在于，所述绝缘栅双极型晶体管包括：
半导体衬底；
场氧化层，覆盖所述半导体衬底的部分区域；
阱区，形成于所述半导体衬底内，并自所述场氧化层外延伸至所述场氧化层下方；
热氧化层，形成于所述场氧化层一侧，并覆盖部分所述阱区；
多晶硅层，覆盖所述热氧化层并延伸覆盖所述场氧化层中靠近所述热氧化层的部分。
10.如权利要求9所述的绝缘栅双极型晶体管，其特征在于，所述绝缘栅双极型晶体管还包括：
第一栅介质层和第二栅介质层，所述第一栅介质层形成于所述热氧化层远离所述场氧化层的一侧，所述第二栅介质层形成于所述场氧化层远离所述热氧化层的一侧，所述多晶硅层覆盖所述第一栅介质层中靠近所述热氧化层的部分；
隔离层，所述隔离层覆盖所述多晶硅层、暴露的所述热氧化层、暴露的所述第一栅介质层和所述第二栅介质层；以及，
金属层，所述金属层位于所述隔离层；其中，所述热氧化层的厚度小于所述场氧化层的厚度；所述第一栅介质层和所述第二栅介质层的厚度均小于所述热氧化层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011056913.7A CN112053953B (zh) | 2020-09-29 | 2020-09-29 | 绝缘栅双极型晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011056913.7A CN112053953B (zh) | 2020-09-29 | 2020-09-29 | 绝缘栅双极型晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112053953A true CN112053953A (zh) | 2020-12-08 |
| CN112053953B CN112053953B (zh) | 2024-03-22 |
Family
ID=73605517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011056913.7A Active CN112053953B (zh) | 2020-09-29 | 2020-09-29 | 绝缘栅双极型晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112053953B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980048775A (ko) * | 1996-12-18 | 1998-09-15 | 김광호 | 반도체 메모리 장치의 트윈 우물영역 제조 방법 |
| US20050017297A1 (en) * | 2003-07-25 | 2005-01-27 | Akira Shimizu | Semiconductor device, method for manufacturing the semiconductor device, and integrated circuit including the semiconductor device |
| CN101764150A (zh) * | 2009-11-09 | 2010-06-30 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 |
| CN102347366A (zh) * | 2010-08-02 | 2012-02-08 | 富士电机株式会社 | Mos型半导体器件及其制造方法 |
| CN103236437A (zh) * | 2013-04-25 | 2013-08-07 | 东南大学 | 一种高可靠性的n型横向绝缘栅双极型器件及其制备工艺 |
| WO2015010610A1 (zh) * | 2013-07-22 | 2015-01-29 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN105810583A (zh) * | 2014-12-30 | 2016-07-27 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管的制造方法 |
| CN106158956A (zh) * | 2015-04-08 | 2016-11-23 | 无锡华润上华半导体有限公司 | 具有resurf结构的ldmosfet及其制造方法 |
| CN208385411U (zh) * | 2018-05-29 | 2019-01-15 | 矽力杰半导体技术(杭州)有限公司 | Ldmos晶体管 |
| CN110164822A (zh) * | 2018-02-15 | 2019-08-23 | 富士电机株式会社 | 半导体集成电路的制造方法 |
| CN111048420A (zh) * | 2019-12-27 | 2020-04-21 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管的制造方法 |
-
2020
- 2020-09-29 CN CN202011056913.7A patent/CN112053953B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980048775A (ko) * | 1996-12-18 | 1998-09-15 | 김광호 | 반도체 메모리 장치의 트윈 우물영역 제조 방법 |
| US20050017297A1 (en) * | 2003-07-25 | 2005-01-27 | Akira Shimizu | Semiconductor device, method for manufacturing the semiconductor device, and integrated circuit including the semiconductor device |
| CN101764150A (zh) * | 2009-11-09 | 2010-06-30 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 |
| CN102347366A (zh) * | 2010-08-02 | 2012-02-08 | 富士电机株式会社 | Mos型半导体器件及其制造方法 |
| CN103236437A (zh) * | 2013-04-25 | 2013-08-07 | 东南大学 | 一种高可靠性的n型横向绝缘栅双极型器件及其制备工艺 |
| WO2015010610A1 (zh) * | 2013-07-22 | 2015-01-29 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN105810583A (zh) * | 2014-12-30 | 2016-07-27 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管的制造方法 |
| CN106158956A (zh) * | 2015-04-08 | 2016-11-23 | 无锡华润上华半导体有限公司 | 具有resurf结构的ldmosfet及其制造方法 |
| CN110164822A (zh) * | 2018-02-15 | 2019-08-23 | 富士电机株式会社 | 半导体集成电路的制造方法 |
| CN208385411U (zh) * | 2018-05-29 | 2019-01-15 | 矽力杰半导体技术(杭州)有限公司 | Ldmos晶体管 |
| CN111048420A (zh) * | 2019-12-27 | 2020-04-21 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112053953B (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257550B2 (en) | Integrated electronic device and method for manufacturing thereof | |
| KR100457413B1 (ko) | 유전체 분리구조를 갖는 절연게이트형 바이폴러트랜지스터를 갖춘 반도체장치 및 그 제조방법 | |
| KR100442881B1 (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| US8536003B2 (en) | Method for fabricating semiconductor power device | |
| CN109716531B (zh) | 碳化硅半导体装置 | |
| JP2012253276A (ja) | 半導体装置、半導体装置の製造方法、電子装置、及び車両 | |
| US6373098B1 (en) | Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device | |
| CN103295907A (zh) | 半导体装置及其制造方法 | |
| US20190355808A1 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| US20040018705A1 (en) | Semiconductor structure and method for processing such a structure | |
| EP3474330B1 (en) | Lateral insulated-gate bipolar transistor and manufacturing method therefor | |
| US6326292B1 (en) | Semiconductor component and manufacturing method for semiconductor component | |
| KR102088181B1 (ko) | 반도체 트랜지스터 및 그 제조 방법 | |
| KR100927403B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US8357972B2 (en) | Semiconductor power device | |
| JP2005347367A (ja) | 半導体装置とその製造方法 | |
| CN112053953B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| US20130023097A1 (en) | U-mos trench profile optimization and etch damage removal using microwaves | |
| US7157772B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2014011369A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JP2833394B2 (ja) | 高耐圧半導体装置 | |
| JP2007324361A (ja) | 半導体装置及びその製造方法 | |
| KR20090025757A (ko) | Ｄｍｏｓ 트랜지스터 및 그 제조 방법 | |
| JP2008053610A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US20230238459A1 (en) | Semiconductor device with trench isolation structures in a transition region and method of manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |