CN112053655B - Goa电路及显示面板 - Google Patents

Abstract

本申请提供一种GOA电路及显示面板，该GOA电路在上拉模块中增设C1和T2，利用C1的耦合效应，提升Q2点电位，从而使T9开启得更彻底，然后将高于第一恒压高电位的第二恒压高电位由T9输入并输出为扫描信号，由此，能使得扫描信号的电位由现有技术的第一恒压高电位提升为第二恒压高电位，提高了扫描信号的电位，能满足LTPO技术中高频显示时需要提高IGZO薄膜晶体管的扫描信号电位的要求，适合动态帧频技术对产品视觉和稳定性的同步要求，同时，P点电位仍然保持为第一恒压高电位，保持了GOA电路的稳定性，或者，在输出同等电位的扫描信号时，P点电位更低，减轻了T5和T10所受的应力，有利于提高GOA电路的稳定性。

Description

GOA电路及显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种GOA电路及显示面板。

背景技术

显示面板在高频显示时，显示区由于充电时间较短，往往会由于扫描线的电阻电容延迟效应而导致远端像素中的薄膜晶体管存在扫描信号电位不够的问题，尤其是对于氧化铟镓锌(IGZO)薄膜晶体管而言，由于IGZO薄膜晶体管的迁移率比低温多晶硅(LTPS)薄膜晶体管的迁移率低，充电时间长，因此IGZO薄膜晶体管相比于LTPS薄膜晶体管而言，更需要提高其扫描信号的电位。

例如，目前越来越炙手可热的低温多晶氧化物(LTPO)显示技术由于结合了低温多晶硅(LTPS)薄膜晶体管和氧化物(IGZO)薄膜晶体管，因此可以使显示面板同时具有强驱动能力和低功率消耗的特点，从而能应用于实现超低频和超高频的动态帧频显示技术中，以实现提升显示效果并减少功耗的效果。基于上述IGZO薄膜晶体管的特点可知，为了提高LTPO显示面板显示区中的IGZO薄膜晶体管的充电效果，需要提高其扫描信号的电位。

GOA(Gate Driver On Array)技术是将显示面板的栅极驱动电路集成在玻璃基板上，形成对显示面板的扫描驱动，GOA电路由于能减少工序、降低成本，因此被广泛应用于显示面板的栅极驱动电路。目前，有必要提出一种能提高输出的扫描信号电位的GOA电路，以适用于需要较高电位扫描信号的显示面板。

发明内容

为了提高GOA电路输出的栅极信号的电位，本申请提供一种GOA电路，该GOA电路包括：N个级联的GOA单元，N为正整数，每一级所述GOA单元包括上拉控制模块和上拉模块，其中：

所述上拉控制模块接入第N-2级扫描信号和第一恒压高电位，并连接第一节点，用于在所述第N-2级扫描信号的控制下，将所述第一节点的电位上拉至所述第一恒压高电位。

所述上拉模块接入第N条时钟信号和第二恒压高电位，并连接所述第一节点，用于在所述第一节点的控制下，利用所述第N条时钟信号使第N级扫描信号输出所述第二恒压高电位，其中，所述第二恒压高电位大于所述第一恒压高电位。

在一些实施例中，所述GOA单元还包括下拉模块，所述下拉模块接入第N+2条时钟信号、第一恒压高电位和恒压低电位，并连接所述第一节点，用于在所述第一恒压高电位的控制下，利用所述第N+2条时钟信号将所述第一节点和所述第N级扫描信号输出端的电位下拉至所述恒压低电位。

在一些实施例中，所述上拉控制模块包括第一薄膜晶体管，所述第一薄膜晶体管的栅极连接所述第N-2级扫描信号输出端，所述第一薄膜晶体管的源极接入所述第一恒压高电位，所述第一薄膜晶体管的漏极连接所述第一节点。

在一些实施例中，所述上拉模块包括第二薄膜晶体管、第七薄膜晶体管、第九薄膜晶体管和第一电容。

所述第二薄膜晶体管的栅极连接所述第一节点，所述第二薄膜晶体管的源极接入所述第N条时钟信号，所述第二薄膜晶体管的漏极连接所述第一电容的第一端，所述第一电容的第二端连接所述第二节点。

所述第七薄膜晶体管的栅极接入所述第一恒压高电位，所述第七薄膜晶体管的漏极连接所述第一节点，所述第七薄膜晶体管的源极连接第二节点。

所述第九薄膜晶体管的栅极连接所述第二节点，所述第九薄膜晶体管的源极接入所述第二恒压高电位，所述第九薄膜晶体管的漏极连接所述第N级扫描信号输出端。

在一些实施例中，所述下拉模块包括第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第八薄膜晶体管和第十薄膜晶体管，其中：

所述第三薄膜晶体管的栅极接入所述第一恒压高电位，所述第三薄膜晶体管的源极接入所述第N+2条时钟信号，所述第三薄膜晶体管的漏极连接第四节点。

所述第四薄膜晶体管的栅极连接所述第四节点，所述第四薄膜晶体管的源极接入所述恒压低电位，所述第四薄膜晶体管的漏极连接所述第一节点。

所述第五薄膜晶体管的栅极连接所述第三节点，所述第五薄膜晶体管的源极接入所述恒压低电位，所述第五薄膜晶体管的漏极连接所述第一节点。

所述第八薄膜晶体管的栅极连接所述第四节点，所述第八薄膜晶体管的源极接入所述第一恒压高电位，所述第八薄膜晶体管的漏极连接所述第三节点。

所述第十薄膜晶体管的栅极连接所述第三节点，所述第十薄膜晶体管的源极接入所述恒压低电位，所述第十薄膜晶体管的漏极连接所述第N级扫描信号输出端。

在一些实施例中，所述GOA单元还包括节点控制模块和第二电容，其中：

所述节点控制模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极连接所述第一节点，所述第六薄膜晶体管的源极接入所述恒压低电位，所述第六薄膜晶体管的漏极连接所述第三节点。

所述第二电容的第一端接入所述恒压低电位，所述第二电容的第二端连接所述第三节点。

在一些实施例中，所述GOA单元还包括全局控制模块，所述全局控制模块包括第十一薄膜晶体管、第十二薄膜晶体管和第十三薄膜晶体管，其中：

所述第十一薄膜晶体管的栅极和漏极连接，所述第十一薄膜晶体管的源极连接所述第N级扫描信号输出端。

所述第十二薄膜晶体管的栅极接入第一全局控制信号，所述第十二薄膜晶体管的源极接入所述恒压低电位，所述第十二薄膜晶体管的漏极连接所述第三节点。

所述第十三薄膜晶体管的栅极接入第十三全局控制信号，所述第十三薄膜晶体管的源极接入所述恒压低电位，所述第十三薄膜晶体管的漏极连接所述第N级扫描信号输出端。

在一些实施例中，在第一级所述GOA单元和第二级所述GOA单元中，所述第一薄膜晶体管的栅极接入起始信号。

在一些实施例中，所述第一恒压高电位和所述第二恒压高电位均由直流信号提供。

另一方面，本申请还提供一种显示面板，该显示面板包括如上所述的GOA电路。

本申请提供的GOA电路及显示面板中，该GOA电路在上拉模块中增设第一电容和第二薄膜晶体管，利用第一电容的耦合效应，将第一恒压高电位由第二薄膜晶体管输入并施加到第一电容的第一端，使第一电容的第二端的电位也相应提高，由此提升第二节点的电位，从而使第九薄膜晶体管开启得更彻底，然后将高于第一恒压高电位的第二恒压高电位由第九薄膜晶体管输入并输出为扫描信号，由此，由此能使得扫描信号的电位由现有技术中的第一恒压高电位提升为第二恒压高电位，从而起到了提高扫描信号的电位的效果，实现了输出更高电位的扫描信号的需求，能满足LTPO技术中高频显示时需要提高IGZO薄膜晶体管的扫描信号电位的要求，适合动态帧频技术对产品视觉和稳定性的同步要求，同时，P点电位仍然保持为第一恒压高电位，保持了GOA电路的稳定性，或者，在输出同等电位的扫描信号时，P点电位更低，减轻了T5和T10所受的应力，有利于提高GOA电路的稳定性。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请实施例提供的GOA电路的结构示意图。

图2为本申请实施例提供的GOA电路的时序示意图。

图3为本申请实施例提供的显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请所有实施例为区分薄膜晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。由于薄膜晶体管的源极和漏极是对称的，因此其源极和漏极是可以互换的。按附图中的形态规定薄膜晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本申请所有实施例为的薄膜晶体管可以包括P型和/或N型晶体管两种，其中，P型薄膜晶体管在栅极为低电位时打开，在栅极为高电位时关闭；N型薄膜晶体管在栅极为高电位时打开，在栅极为低电位时关闭。

目前，主要采用两种方式提高薄膜晶体管的驱动电位，一种是增加薄膜晶体管的长宽比，但是这种方式会增大薄膜晶体管的尺寸，降低显示面板开口率；另一种是增加薄膜晶体管的栅源极电位差，但是这种方式会使显示面板内的所有薄膜晶体管受到的应力均增大，影响驱动电流整体的稳定性，因此，上述两种方式并不能在增大薄膜晶体管的驱动电位的同时，保持驱动电路的稳定性。

为了解决上述问题，本申请实施例提供一种GOA电路，图1为本申请实施例提供的GOA电路的结构示意图，如图1所示，该GOA电路包括N个级联的GOA单元，N为正整数，每一级GOA单元包括上拉控制模块100和上拉模块200，其中：

上拉控制模块100接入第N-2级扫描信号G(N-2)和第一恒压高电位VGH，并连接第一节点Q1，用于在第N-2级扫描信号G(N-2)的控制下，将第一节点Q1的电位上拉至第一恒压高电位VGH。

上拉模块200接入第N条时钟信号CK(N)和第二恒压高电位VGHH，并连接第一节点Q1，用于在第一节点Q1的控制下，利用第N条时钟信号CK(N)使第N级扫描信号输出端G(N)输出第二恒压高电位VGHH，其中，第二恒压高电位VGHH大于第一恒压高电位VGH。

本申请实施例提供的GOA电路，在上拉模块200中增设第一电容C1和第二薄膜晶体管T2，利用第一电容C1的耦合效应，将第一恒压高电位VGH由第二薄膜晶体管T2输入并施加到第一电容C1的第一端，使第一电容C1的第二端的电位也相应提高，由此提升第二节点Q2的电位，从而使第九薄膜晶体管T9开启得更彻底，然后将高于第一恒压高电位VGH的第二恒压高电位VGHH由第九薄膜晶体管T9输入并由第N级扫描信号输出端G(N)输出为扫描信号，由此能使得扫描信号的电位由现有技术中的第一恒压高电位VGH提升为第二恒压高电位VGHH，从而起到了提高扫描信号的电位的效果，实现了输出更高电位的扫描信号的需求。

基于上述实施例，如图1所示，该GOA电路还包括下拉模块300，下拉模块300接入第N+2条时钟信号CK(N+2)、第一恒压高电位VGH和恒压低电位VGL，并连接第一节点Q1，用于在第一恒压高电位VGH的控制下，利用第N+2条时钟信号CK(N+2)将第一节点Q1和第N级扫描信号输出端G(N)下拉至恒压低电位VGL。

需要说明的是，第一恒压高电位VGH一般为电源高电位，恒压低电位VGL一般为电源低电位。

在一些实施例中，上拉控制模块100包括第一薄膜晶体管T1，第一薄膜晶体管T1的栅极连接第N-2级扫描信号输出端G(N-2)，第一薄膜晶体管T1的源极接入第一恒压高电位VGH，第一薄膜晶体管T1的漏极连接第一节点Q1。

在一些实施例中，上拉模块200包括第二薄膜晶体管T2、第七薄膜晶体管T7、第九薄膜晶体管T9和第一电容C1，其中：

第二薄膜晶体管T2的栅极连接第一节点Q1，第二薄膜晶体管T2的源极接入第N条时钟信号CK(N)，第二薄膜晶体管T2的漏极连接第一电容C1的第一端，第一电容C1的第二端连接第二节点Q2。

第七薄膜晶体管T7的栅极接入第一恒压高电位VGH，第七薄膜晶体管T7的漏极连接第一节点Q1，第七薄膜晶体管T7的源极连接第二节点Q2。

第九薄膜晶体管T9的栅极连接第二节点Q2，第九薄膜晶体管T9的源极接入第二恒压高电位VGHH，第九薄膜晶体管T9的漏极连接第N级扫描信号输出端G(N)。

在一些实施例中，下拉模块300包括第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第八薄膜晶体管T8和第十薄膜晶体管T10，其中：

第三薄膜晶体管T3的栅极接入第一恒压高电位VGH，第三薄膜晶体管T3的源极接入第N+2条时钟信号CK(N+2)，第三薄膜晶体管T3的漏极连接第四节点K。

第四薄膜晶体管T4的栅极连接第四节点K，第四薄膜晶体管T4的源极接入恒压低电位VGL，第四薄膜晶体管T4的漏极连接第一节点Q1。

第五薄膜晶体管T5的栅极连接第三节点P，第五薄膜晶体管T5的源极接入恒压低电位VGL，第五薄膜晶体管T5的漏极连接第一节点Q1。

第八薄膜晶体管T8的栅极连接第四节点K，第八薄膜晶体管T8的源极接入第一恒压高电位VGH，第八薄膜晶体管T8的漏极连接第三节点P。

第十薄膜晶体管T10的栅极连接第三节点P，第十薄膜晶体管T10的源极接入恒压低电位VGL，第十薄膜晶体管T10的漏极连接第N级扫描信号输出端G(N)。

本申请实施例提供的GOA电路的下拉模块300，在实现输出更高电位的扫描信号时，还能使第三节点P的电位仍然保持为第一恒压高电位VGH，保持了GOA电路的稳定性，或者，在输出同等电位的扫描信号时，使第三节点P点的电位更低，减轻了第五薄膜晶体管T5和第十薄膜晶体管T10所受的应力，有利于提高GOA电路的稳定性。

在一些实施例中，GOA单元还包括节点控制模块400和第二电容C2，其中，节点控制模块400包括第六薄膜晶体管T6，第六薄膜晶体管T6的栅极连接第一节点Q1，第六薄膜晶体管T6的源极接入恒压低电位VGL，第六薄膜晶体管T6的漏极连接第三节点P；

第二电容C2的第一端接入恒压低电位VGL，第二电容C2的第二端连接第三节点P。

在一些实施例中，GOA单元还包括第十一薄膜晶体管T11、第十二薄膜晶体管T12和第十三薄膜晶体管T13，其中：

第十一薄膜晶体管T11的栅极和漏极连接，第十一薄膜晶体管T11的源极连接第N级扫描信号输出端G(N)。

第十二薄膜晶体管T12的栅极接入第一全局控制信号GAS1，第十二薄膜晶体管T12的源极接入恒压低电位VGL，第十二薄膜晶体管T12的漏极连接第三节点P。第一全局控制信号GAS1用于使第N级扫描信号输出端G(N)的电位为高电位，从而使扫描信号控制的像素全部打开，释放残余电荷，以通过数据信号向所有像素输入黑信号，防止显示面板出现残影。

第十三薄膜晶体管T13的栅极接入第二全局控制信号GAS2，第十三薄膜晶体管T13的源极接入恒压低电位VGL，第十三薄膜晶体管T13的漏极连接第N级扫描信号输出端G(N)。第二全局控制信号GAS2用于使第N级扫描信号输出端G(N)为低电位，从而使第N级扫描信号输出端G(N)控制的像素全部关闭，以用于在显示阶段切换到触控阶段时，关闭所有像素，防止触控阶段受到干扰。

在一些实施例中，在第一级GOA单元和第二级GOA单元中，第一薄膜晶体管T1的栅极接入起始信号，即通过起始信号控制第一薄膜晶体管T1打开或者关闭。

在一些实施例中，第一恒压高电位VGH和第二恒压高电位VGHH均由直流信号提供，这样能有效减少时钟信号线的阻容负载，从而有效减少时钟信号的功耗。

图2为本申请实施例提供的GOA电路的时序示意图，结合图1和图2所示，以该GOA电路中的薄膜晶体管均采用N型薄膜晶体管为例，下面对该GOA电路的工作流程进行详细说明，该GOA电路的工作流程包括t1、t2和t3阶段。

在t1阶段：第N-2级扫描信号输出端G(N-2)为高电位，第一薄膜晶体管T1导通，第一恒压高电位VGH写入第一节点Q1，第七薄膜晶体管T7的栅极接入第一恒压高电位VGH，第七薄膜晶体管T7保持打开状态，第二节点Q2的电位也为第一恒压高电位VGH(由于薄膜晶体管的阈值电压的存在，实际低于第一恒压低电位VGL，此处对于该差别可忽略)。此时，在第一节点Q1的控制下，第二薄膜晶体管T2和第九薄膜晶体管T9打开。

在t2阶段：第N条时钟信号CK(N)为高电位，在第一电容C1的耦合作用下，第二节点Q2的电位由第一恒压高电位VGH上升为第三电位V3，需要说明的是，V3-VGH＝K(VGH-VGL)，其中，K为第一电容C1的耦合系数，K由第一电容C1的电容值、第七薄膜晶体管T7和第九薄膜晶体管T9的寄生电容决定。即，此时第二节点Q2的电位为比第一恒压高电位VGH更高的第三电位V3，从而使第九薄膜晶体管T9打开更彻底，同时，第九薄膜晶体管T9将第二恒压高电位VGHH输出为第N级扫描信号G(N)，第二恒压高电位VGHH也高于第一恒压高电位VGH，由此实现更高电位的扫描信号的输出。在t2阶段，第一节点Q1使第六薄膜晶体管T6打开，将第三节点P保持恒压低电位VGL，从而使第五薄膜晶体管T5和第十薄膜晶体管T10保持关闭，且第N+2条时钟信号CK(N+2)为恒压低电位VGL，使第四节点K保持恒压低电位VGL，由此使第四薄膜晶体管T4保持关闭。

其中，第七薄膜晶体管T7能起到稳压作用，即，使得第一节点Q1的电位不会高于第二节点Q2的电位。在t2阶段，当第二节点Q2的电位高于第一节点Q1的电位时，不会由于第二节点Q2的电荷倒流到第一节点Q1而使得第二节点Q2的电位降低，由此可以使第二节点Q2的电位保持在高于第一节点Q1的电位的状态。

在t3阶段：在第一恒压高电位VGH的控制下，第三薄膜晶体管T3打开，此时第N+2条时钟信号CK(N+2)为恒压高电位VGH，使第四节点K的电位被上拉至第一恒压高电位VGH，从而使第四薄膜晶体管T4打开，并将第一节点Q1的电位下拉至恒压低电位VGL，同时，第八薄膜晶体管T8打开，将第三节点P的电位上拉至第一恒压高电位VGH，从而使第五薄膜晶体管T5和第十薄膜晶体管T10打开，由此，第十薄膜晶体管T10将第N级扫描信号G(N)下拉至恒压低电位VGL，第五薄膜晶体管T5使第一节点Q1的电位保持为恒压低电位VGL。

其中，t3阶段中，第三节点P的电位保持为第一恒压高电位VGH，低于第二恒压高电位VGHH，即，在实现输出更高电位的扫描信号时，第三节点P的电位仍然保持为第一恒压高电位，保持了GOA电路的稳定性。

或者，在输出同等电位的扫描信号时，第三节点P的电位能保持更低的电位，例如，若本申请实施例提供的GOA电路与现有技术的GOA电路输出的扫描信号均为第一恒压高电位VGH，则现有技术的GOA电路中的第三节点P的电位为第一恒压高电位VGH，而本申请实施例提供的GOA电路中的第三节点的电位为VGH-(VGHH-VGH)，即本申请实施例提供的GOA电路中的第三节点P的电位小于现有技术的GOA电路中的第三节点P的电位(此种情况图2中未示出)，由此减轻了第五薄膜晶体管T5和第十薄膜晶体管T10所受的应力，有利于提高GOA电路的稳定性。

图3为本申请实施例提供的显示面板的结构示意图，如图3所示，基于同一发明构思，本申请实施例还提供一种显示面板1，该显示面板1包括如上所述的GOA电路2，该显示面板1与该GOA电路2具有相同的结构和有益效果，由于上述各实施例已经对GOA电路2进行了详细的描述，此处不再赘述。

本申请实施例提供的显示面板1，将GOA电路2用于栅极驱动，能实现提高扫描信号的电位的效果，尤其是能满足LTPO技术中高频显示时需要提高其中IGZO薄膜晶体管的扫描信号的电位的要求，因此能适用于LTPO显示面板。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种GOA电路，其特征在于，包括N个级联的GOA单元，N为正整数，每一级所述GOA单元包括上拉控制模块、上拉模块和下拉模块；

所述上拉控制模块接入第N-2级扫描信号和第一恒压高电位，并连接第一节点，用于在所述第N-2级扫描信号的控制下，将所述第一节点的电位上拉至所述第一恒压高电位；

所述上拉模块接入第N条时钟信号和第二恒压高电位，并连接所述第一节点，用于在所述第一节点的控制下，利用所述第N条时钟信号使第N级扫描信号输出所述第二恒压高电位，其中，所述第二恒压高电位大于所述第一恒压高电位；

所述下拉模块接入第N+2条时钟信号、第一恒压高电位、恒压低电位和第N级扫描信号输出端，并连接所述第一节点，用于在所述第一恒压高电位的控制下，利用所述第N+2条时钟信号将所述第一节点和所述第N级扫描信号输出端的电位下拉至所述恒压低电位。

2.如权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括第一薄膜晶体管，所述第一薄膜晶体管的栅极连接所述第N-2级扫描信号输出端，所述第一薄膜晶体管的源极接入所述第一恒压高电位，所述第一薄膜晶体管的漏极连接所述第一节点。

3.如权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第二薄膜晶体管、第七薄膜晶体管、第九薄膜晶体管和第一电容；

所述第二薄膜晶体管的栅极连接所述第一节点，所述第二薄膜晶体管的源极接入所述第N条时钟信号，所述第二薄膜晶体管的漏极连接所述第一电容的第一端，所述第一电容的第二端连接第二节点；

所述第七薄膜晶体管的栅极接入所述第一恒压高电位，所述第七薄膜晶体管的漏极连接所述第一节点，所述第七薄膜晶体管的源极连接所述第二节点；

所述第九薄膜晶体管的栅极连接所述第二节点，所述第九薄膜晶体管的源极接入所述第二恒压高电位，所述第九薄膜晶体管的漏极连接所述第N级扫描信号输出端。

4.如权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第八薄膜晶体管和第十薄膜晶体管，其中：

所述第三薄膜晶体管的栅极接入所述第一恒压高电位，所述第三薄膜晶体管的源极接入所述第N+2条时钟信号，所述第三薄膜晶体管的漏极连接第四节点；

所述第四薄膜晶体管的栅极连接所述第四节点，所述第四薄膜晶体管的源极接入所述恒压低电位，所述第四薄膜晶体管的漏极连接所述第一节点；

所述第五薄膜晶体管的栅极连接第三节点，所述第五薄膜晶体管的源极接入所述恒压低电位，所述第五薄膜晶体管的漏极连接所述第一节点；

所述第八薄膜晶体管的栅极连接所述第四节点，所述第八薄膜晶体管的源极接入所述第一恒压高电位，所述第八薄膜晶体管的漏极连接所述第三节点；

所述第十薄膜晶体管的栅极连接所述第三节点，所述第十薄膜晶体管的源极接入所述恒压低电位，所述第十薄膜晶体管的漏极连接所述第N级扫描信号输出端。

5.如权利要求4所述的GOA电路，其特征在于，所述GOA单元还包括节点控制模块和第二电容；

所述节点控制模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极连接所述第一节点，所述第六薄膜晶体管的源极接入所述恒压低电位，所述第六薄膜晶体管的漏极连接所述第三节点；

所述第二电容的第一端接入所述恒压低电位，所述第二电容的第二端连接所述第三节点。

6.如权利要求4所述的GOA电路，其特征在于，所述GOA单元还包括全局控制模块，所述全局控制模块包括第十一薄膜晶体管、第十二薄膜晶体管和第十三薄膜晶体管；

所述第十一薄膜晶体管的栅极和漏极连接并接入第一全局控制信号，所述第十一薄膜晶体管的源极连接所述第N级扫描信号输出端；

所述第十二薄膜晶体管的栅极接入所述第一全局控制信号，所述第十二薄膜晶体管的源极接入所述恒压低电位，所述第十二薄膜晶体管的漏极连接所述第三节点；

所述第十三薄膜晶体管的栅极接入第十三全局控制信号，所述第十三薄膜晶体管的源极接入所述恒压低电位，所述第十三薄膜晶体管的漏极连接所述第N级扫描信号输出端。

7.如权利要求2所述的GOA电路，其特征在于，在第一级所述GOA单元和第二级所述GOA单元中，所述第一薄膜晶体管的栅极接入起始信号。

8.如权利要求1所述的GOA电路，其特征在于，所述第一恒压高电位和所述第二恒压高电位均由直流信号提供。

9.一种显示面板，其特征在于，包括如权利要求1～8任一项所述的GOA电路。

Images