CN112527150A - 一种gip电路及其驱动方法 - Google Patents

一种gip电路及其驱动方法 Download PDF

Info

Publication number
CN112527150A
CN112527150A CN202011474469.0A CN202011474469A CN112527150A CN 112527150 A CN112527150 A CN 112527150A CN 202011474469 A CN202011474469 A CN 202011474469A CN 112527150 A CN112527150 A CN 112527150A
Authority
CN
China
Prior art keywords
node
vgl
writing
potential
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011474469.0A
Other languages
English (en)
Inventor
刘振东
刘汉龙
阮桑桑
郭智宇
李长晔
郑聪秀
钟慧萍
陈廷安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202011474469.0A priority Critical patent/CN112527150A/zh
Publication of CN112527150A publication Critical patent/CN112527150A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种GIP电路，T1输入端连接VGH，输出端连接Q1；T2输入端连接P1，控制端连接Q1；T3输入端连接Q1，控制端连接P1；T4控制端Q1连接；T7输入端连接Q1，控制端连接Gn+4；T12输入端连接P2，输出端连接VGL，控制端连接Q1；T13输入端连接Q1，输出端连接VGL，控制端连接P2；T14输入端连接VGH，输出端连接Q2，控制端连接Gn‑4；T15输入端连接VGH，输出端连接Q1，控制端连接Q2；T16输入端连接Q2，输出端连接VGL，控制端连接CK；上述技术方案，利用T14、T15、T16控制Q2电位，防止GIP电路在不同触控模式下的GIP Q漏电造成的输出信号失真问题，同时提高面板的显示画质与质量。

Description

一种GIP电路及其驱动方法
技术领域
本发明涉及LCD显示屏领域，尤其涉及一种GIP电路及其驱动方法。
背景技术
随着时代的发展与技术的进步，人们对手机等产品的外观要求也日趋挑剔，这就促进了电子类产品朝着轻、薄和省功耗的方向不断的发展。自从2012年苹果iPhone 5发布以后，利用In-Cell技术有效的减低手机等产品的厚度应用的越来越广泛。
目前触控技术主要分为On-Cell技术和In-Celll技术：On Cell是指将触摸屏嵌入到显示屏和偏光片之间的方法，即在显示面板上配触摸传感器；In-cell是指将触摸面板功能嵌入到阵列基板上，这样由于少了一层触控屏的厚度，使得In-Cell面板的厚度得到了很大程度上的降低。
采用In-Cell技术的屏幕具有产品更轻，厚度更低，透光性更好，减少屏幕贴合的时间，提高了生产效率的优点。但是采用In-Cell技术的屏幕在采用不同的方式进行触控时，会存在一些问题。请参阅图1，In-Cell面板的在触控显示时分为两种模式：第一种模式就是在显示一帧画面时，将其分为Display Time(显示时间)和Blanking Time(消稳时间)，触控极端插入到Blanking Time中，即把触控放在显示时间之后，两个时间段相加的和为一帧画面的时间(我们可称其为Long V)；另一种就是在显示一帧画面时，将触控分批次的插入到Display中，即在一帧画面从上到下会分为：显示-触控-显示-触控-显示这样的循环方式(我们可称其为Long H)。在进行Long H模式的触控方式时，由于触控阶段会插入在显示阶段，所以在采用GIP设计时，会由于两个显示段之间插入一个触控段，使得第二显示段的GIP的Q1点要在较长的时间内保持一个高电位(约200us左右)，由于TFT的漏电问题，使得第二显示阶段的Q1点会存在较大的漏电问题，使得第二显示阶段第一行GIP和第一显示阶段GIP的Q1点会存在较大差异，从而有可能造成面板GIP输出信号的差异，使得显示出现水平暗线的问题。
发明内容
为此，需要提供一种GIP电路及其驱动方法防止GIP电路在不同触控模式下的GIPQ节点漏电造成的输出信号失真问题，同时提高面板的显示画质与质量。
为实现上述目的，本申请提供了一种GIP电路，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16，还包括电容：C1和C2；
所述T1的输入端与VGH连接，所述T1的输出端与Q1节点连接，所述T1的控制端与Gn-4连接；
所述T2的输入端与P1节点连接，所述T2的输出端与VGL连接，所述T2的控制端与Q1节点连接；
所述T3的输入端与Q1节点连接，所述T3的输出端与VGL连接，所述T3的控制端与P1节点连接；
所述T4的输入端与CK连接，所述T4的输出端与Gn连接，所述T4的控制端与Q1节点连接；
所述T5的输入端与Gn连接，所述T5的输出端与VGL连接，所述T5的控制端与P1节点连接；
所述T6的输入端与Gn连接，所述T6的输出端与VGL连接，所述T6的控制端与P2节点连接；
所述T7的输入端与Q1节点连接，所述T7的输出端与VGL连接，所述T7的控制端与Gn+4连接；
所述T8的输入端与V1连接，所述T8的输出端与P1节点连接，所述T8的控制端与V1连接；
所述T9的输入端与V2连接，所述T9的输出端与P2节点连接，所述T9的控制端与V2连接；
所述T10的输入端与P1节点连接，所述T10的输出端与VGL连接，所述T10的控制端与V2连接；
所述T11的输入端与P2节点连接，所述T11的输出端与VGL连接，所述T11的控制端与V1连接；
所述T12的输入端与P2节点连接，所述T12的输出端与VGL连接，所述T12的控制端与Q1节点连接；
所述T13的输入端与Q1节点连接，所述T13的输出端与VGL连接，所述T13的控制端与P2节点连接；
所述T14的输入端与VGH连接，所述T14的输出端与Q2节点连接，所述T14的控制端与Gn-4连接；
所述T15的输入端与VGH连接，所述T15的输出端与Q1节点连接，所述T15的控制端与Q2节点连接；
所述T16的输入端与Q2节点连接，所述T16的输出端与VGL连接，所述T16的控制端与CK连接；
所述C1的一极板与Q1节点连接，所述C1的另一极板与Gn连接；
所述C2与Q2节点连接。
进一步地，所述C2的一极板与Q2节点连接，所述C2的另一极板接地。
进一步地，所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16均为薄膜晶体管。
进一步地，所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16均为薄膜晶体管，且所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16设置在显示面板上。
进一步地，所述显示面板为In-Cell触控面板。
本申请还提供了一种GIP电路的驱动方法，用于上述任意一项所述一种GIP电路，包括显示阶段和触控阶段，所述触控阶段步骤如下：
在触控预充期间a1，Gn-4写入高电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；
在触控稳压期间a2，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；
在触控输出期间a3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位；
在触控下拉期间a4，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入高电位，CK写入低电位，VGL写入低电位，V2写入低电位；
在触控下拉维持期间a4，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位。
进一步地，所述显示阶段包括步骤：
在显示预充期间t1，Gn-4写入高电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；
在显示输出期间t2，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位；
在显示下拉期间t3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入高电位，CK写入低电位，VGL写入低电位，V2写入低电位；
在显示下拉维持期间t3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位。
进一步地，所述显示阶段和所述触控阶段在预设时间内多次循环。
区别于现有技术，上述技术方案，利用T14/T15/T16控制Q2点电位，防止了GIP电路在不同触控模式下的GIP Q1点漏电造成的输出信号失真问题，同时提高了面板的显示画质与质量。
附图说明
图1为背景技术中的Long V和Long H触控模式；
图2为所述一种GIP电路；
图3为所述一种GIP电路显示阶段时序图；
图4为所述一种GIP电路触控阶段时序图；
图5为所述触控预充阶段示意图；
图6为所述触控稳压阶段示意图；
图7为所述触控输出阶段示意图；
图8为所述触控下拉阶段示意图；
图9为所述触控下拉维持阶段示意图；
图10为所述一种GIP电路时序图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图,1至图10，申请提供了一种GIP电路，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16，还包括电容：C1和C2；所述T1的输入端与VGH连接。请参阅图2，所述T1的输出端与Q1节点连接，所述T1的控制端与Gn-4连接；所述T2的输入端与P1节点连接，所述T2的输出端与VGL连接，所述T2的控制端与Q1节点连接；所述T3的输入端与Q1节点连接，所述T3的输出端与VGL连接，所述T3的控制端与P1节点连接；所述T4的输入端与CK连接，所述T4的输出端与Gn连接，所述T4的控制端与Q1节点连接；所述T5的输入端与Gn连接，所述T5的输出端与VGL连接，所述T5的控制端与P1节点连接；所述T6的输入端与Gn连接，所述T6的输出端与VGL连接，所述T6的控制端与P2节点连接；所述T7的输入端与Q1节点连接，所述T7的输出端与VGL连接，所述T7的控制端与Gn+4连接；所述T8的输入端与V1连接，所述T8的输出端与P1节点连接，所述T8的控制端与V1连接；所述T9的输入端与V2连接，所述T9的输出端与P2节点连接，所述T9的控制端与V2连接；所述T10的输入端与P1节点连接，所述T10的输出端与VGL连接，所述T10的控制端与V2连接；所述T11的输入端与P2节点连接，所述T11的输出端与VGL连接，所述T11的控制端与V1连接；所述T12的输入端与P2节点连接，所述T12的输出端与VGL连接，所述T12的控制端与Q1节点连接；所述T13的输入端与Q1节点连接，所述T13的输出端与VGL连接，所述T13的控制端与P2节点连接；所述T14的输入端与VGH连接，所述T14的输出端与Q2节点连接，所述T14的控制端与Gn-4连接；所述T15的输入端与VGH连接，所述T15的输出端与Q1节点连接，所述T15的控制端与Q2节点连接；所述T16的输入端与Q2节点连接，所述T16的输出端与VGL连接，所述T16的控制端与CK连接；所述C1的一极板与Q1节点连接，所述C1的另一极板与Gn连接；所述C2的一极板与Q2节点连接，所述C2的另一极板接地。
需要说明的是，在本申请中的晶体管可以为P型或者为N型，即，在N型晶体管中输入端为漏极，输出端为源极；在P型晶体管中输入端为源极，输出端为漏极；且不论哪种晶体管控制端均为栅极。G(n)为输出电压，且G(n)与一个像素点连接；G为栅极电压，CK为时钟信号线；本申请中G(n)表示某一行的第n个子像素；G(n+4)和G(n-4)中的(n-4)以及(n+4)用于表示某行中像素点的启动周期，即，每个周期中有多少个像素点依次开启。显示面板中有多个这样的GIP电路，每个GIP电路通过G(n)连接到一个子像素中，G(n+4)和G(n-4)连接驱动ic中。多个的子像素是阵列排布在显示面板上，而每个子像素的一侧均设置有一个GIP电路。在附图中虚线的晶体管为开启状态下的晶体管，而实线晶体管为处在关闭状态下的晶体管。栅极，即，本申请中的控制端，用于控制晶体管的开启或者关闭，当控制端写入高电压的时候，晶体管将开启；如：由于VGH是持续写入高电压的，但只有当Gn-4输入高电压的时候，所述T1才会被打开。还需要说明的是，在本申请中VGL持续写入高电位，VGL持续写入低电位，V1和V2与外部原件连通，且由外部原件输入相应的电压信号，CK为时钟讯号线。
在不同的时间段内所述一种GIP电路开启的器件是不同的，如：
在预充期间，此时Gn-4、V1和VGH为高电位，对应的T1、T8、T11、T14打开；VGH通过T1和T14对Q1和Q2进行充电，使得Q1和Q2上升为高电位，控制T2、T4、T12、T15打开，此时CK、V2和VGL为低电位，P2通过T11和T12被VGL拉低至低电位，P1通过T2被VGL拉低至低电位，Gn通过T4被CK拉低维持在低电位。
在触控阶段，此时V1、VGH、Q1和Q2点为高电位，对应的T2、T4、T8、T11、T12、T15打开；Gn-4、Gn+4、CK、VGL、和V2为低电位，P2通过T11和T12被VGL维持低电位，P1通过T2被VGL维持低电位，Gn通过T4被CK拉低维持在低电位，此时对应的T1、T3、T5、T6、T7、T9、T10、T13、T14、T16关闭。该阶段为触控阶段，该阶段的持续时间为200us左右，也就是某一级的GIP的Q1点的高电位在200us内保持高电位，但是在一般的GIP电路中由于TFT会有漏电的情况存在会导致Q1点的漏电(亲参阅图10，中Q1)，这就会造成后续输出阶段的Gn输出会比上一级的低，可能会造成面板有固定位置的暗线问题，使得显示效果不佳。而在本专利的GIP电路中由于此阶段Q2为高电位，T15打开，使得Q1通过T15一直补充VGH电位，防止了Q1点的漏电，使得该级后续输出阶段的GIP输出信号不会有异常，解决了一般的GIP电路在触控后的显示暗纹问题。
在输出期间，此时V1、CK和Q1点为高电位，对应的T2、T4、T8、T11、T12、T16打开；Gn-4、Gn+4、VGL和V2点为低电位，Q2通过T16被VGL拉低至低电位，P2通过T11和T12被VGL维持低电位，P1通过T2被VGL维持低电位，此时对应的T1、T3、T5、T6、T7、T9、T10、T13、T14、T15关闭。在此阶段由于T4打开，CK为高电位，此时输出Gn为高电位，且Q1受电容C2的耦合效应影响升高为2H的电位，稳定和提高了Gn的输出。
在下拉期间，此时Gn+4、V1、和VGH为高电位，对应的T4、T7、T8、T11打开；V1、Gn-4、CK和VGL为低电位，初期Gn通过T4被CK拉低至低电位，P2通过T11和T12被VGL维持低电位，后Q1通过T7被VGL拉低至低电位，此时T2、T4、12被关闭，P1通过T8被V1拉高至高电位，此时对应的T3、T5打开，Q1和Gn分别通过T3和T5被VGL拉低维持在低电位。
在显示下拉期间，此时V1为高电位，对应T8、T11打开，P1通过T8被V1维持在高电位，P2通过T11被VGL维持低电位。此时的P1为高电位，T3、T5打开，Q1和Gn被VGL维持在低电位，CK为高频波形，Q2通过T16被VGL维持在低电位。
上述技术方案，通过共有16个TFT和2个电容，由T4输出Gn，利用T14/T15/T16控制Q2点电位，防止了GIP电路在不同触控模式下的GIP Q1点漏电造成的输出信号失真问题，同时提高了面板的显示画质与质量。
晶体管的种类有很多，T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16可以为薄膜晶体管、MOS管(即金属-氧化物-半导体场效应管MOSFET)、结场效应管等。
优选的，T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16均为薄膜晶体管(Thin Film Transistor，缩写TFT)，薄膜晶体管作为开关来驱动液晶像素点可以达到高速度、高亮度、高对比度的特点。
在优选的实施例中，所述GIP电路设置在In-Cell触控面板上，目前触控技术主要分为On-Cell技术和In-Cell技术：On Cell是指将触摸屏嵌入到显示屏和偏光片之间的方法，即在显示面板上配触摸传感器；In-cell是指将触摸面板功能嵌入到Array基板上，这样由于少了一层触控屏的厚度，使得In-Cell面板的厚度得到了很大程度上的降低。
在某些实施例中还提供了驱动一种GIP电路的方法，应用在上述任意一项所述一种GIP电路，包括显示阶段和触控阶段，需要说明的是，显示阶段和触控阶段在预设时间内使多次交替出现的，该预设时间可以为一帧时间；当然，在某些实施例中在一帧的时间内也可只交替一次。不同于背景技术中的Long V；所述触控阶段步骤如下：在触控预充期间a1，Gn-4写入高电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；在触控稳压期间a2，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；在触控输出期间a3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位；在触控下拉期间a4，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入高电位，CK写入低电位，VGL写入低电位，V2写入低电位；在触控下拉维持期间a4，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位。需要说明的是，所述显示阶段包括步骤：在显示预充期间t1，Gn-4写入高电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；在显示输出期间t2，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位；在显示下拉期间t3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入高电位，CK写入低电位，VGL写入低电位，V2写入低电位；在显示下拉维持期间t3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位。
具体的，请参阅图3、图4和图5，在触控预充期间，触控预充期间a1与显示预充期间t1的工作方式相同，此时Gn-4、V1和VGH为高电位，对应的T1、T8、T11、T14打开；VGH通过T1和T14对Q1和Q2进行充电，使得Q1和Q2上升为高电位，控制T2、T4、T12、T15打开，此时CK、V2和VGL为低电位，P2通过T11和T12被VGL拉低至低电位，P1通过T2被VGL拉低至低电位，Gn通过T4被CK拉低维持在低电位。
请参阅图3、图4和图6，在触控稳压期间：该工作期间只会存在于所述触控阶段，在所述显示阶段不存在稳压期间。即，在触控稳压期间a2，此时V1、VGH、Q1和Q2点为高电位，对应的T2、T4、T8、T11、T12、T15打开；Gn-4、Gn+4、CK、VGL、和V2为低电位，P2通过T11和T12被VGL维持低电位，P1通过T2被VGL维持低电位，Gn通过T4被CK拉低维持在低电位，此时对应的T1、T3、T5、T6、T7、T9、T10、T13、T14、T16关闭。该阶段为触控稳压期间，该阶段的持续时间为200us左右，也就是某一级的GIP的Q1点的高电位在200us内保持高电位，但是在一般的GIP电路中由于TFT会有漏电的情况存在会导致Q1点的漏电(亲参阅图10，中Q1)，这就会造成后续输出阶段的Gn输出会比上一级的低，可能会造成面板有固定位置的暗线问题，使得显示效果不佳。而在本专利的GIP电路中由于此阶段Q2为高电位，T15打开，使得Q1通过T15一直补充VGH电位，防止了Q1点的漏电，使得该级后续输出阶段的GIP输出信号不会有异常，解决了一般的GIP电路在触控后的显示暗纹问题。
请参阅图3、图4和图7，在触控输出期间：显示输出期间t2与触控输出期间a3的工作方式相同。此时V1、CK和Q1点为高电位，对应的T2、T4、T8、T11、T12、T16打开；Gn-4、Gn+4、VGL和V2点为低电位，Q2通过T16被VGL拉低至低电位，P2通过T11和T12被VGL维持低电位，P1通过T2被VGL维持低电位，此时对应的T1、T3、T5、T6、T7、T9、T10、T13、T14、T15关闭。在此阶段由于T4打开，CK为高电位，此时输出Gn为高电位，且Q1受电容C2的耦合效应影响升高为2H的电位，稳定和提高了Gn的输出。
请参阅图3、图4和图8，在触控下拉期间：显示下拉期间和显示下拉维持期间t3与触控下拉期间和触控下拉维持期间a4的工作方式相同。即，在t3和a4的前期，此时Gn+4、V1、和VGH为高电位，对应的T4、T7、T8、T11打开；V1、Gn-4、CK和VGL为低电位，初期Gn通过T4被CK拉低至低电位，P2通过T11和T12被VGL维持低电位，后Q1通过T7被VGL拉低至低电位，此时T2、T4、12被关闭，P1通过T8被V1拉高至高电位，此时对应的T3、T5打开，Q1和Gn分别通过T3和T5被VGL拉低维持在低电位。
请参阅图3、图4和图9，显示下拉期间和显示下拉维持期间t3与触控下拉期间和触控下拉维持期间a4的工作方式相同。即，在t3和a4的后期，此时V1为高电位，对应T8、T11打开，P1通过T8被V1维持在高电位，P2通过T11被VGL维持低电位。此时的P1为高电位，T3、T5打开，Q1和Gn被VGL维持在低电位，CK为高频波形，Q2通过T16被VGL维持在低电位。在进行LongH模式的触控方式时，由于触控阶段会插入在显示阶段，所以在采用GIP设计时，会由于两个显示段之间插入一个触控段，使得第二显示段的GIP的Q1点要在较长的时间内保持一个高电位(约200us左右)，由于TFT的漏电问题，使得第二显示阶段的Q1点会存在较大的漏电问题，使得第二显示阶段第一行GIP和第一显示阶段GIP的Q1点会存在较大差异，从而有可能造成面板GIP输出信号的差异，使得显示出现水平暗线的问题。请参阅图10，上述技术方案，利用T14/T15/T16控制Q2点电位，防止了GIP电路在不同触控模式下的GIP Q1点漏电造成的输出信号失真问题，同时提高了面板的显示画质与质量。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (8)

1.一种GIP电路，其特征在于，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16，还包括电容：C1和C2；
所述T1的输入端与VGH连接，所述T1的输出端与Q1节点连接，所述T1的控制端与Gn-4连接；
所述T2的输入端与P1节点连接，所述T2的输出端与VGL连接，所述T2的控制端与Q1节点连接；
所述T3的输入端与Q1节点连接，所述T3的输出端与VGL连接，所述T3的控制端与P1节点连接；
所述T4的输入端与CK连接，所述T4的输出端与Gn连接，所述T4的控制端与Q1节点连接；
所述T5的输入端与Gn连接，所述T5的输出端与VGL连接，所述T5的控制端与P1节点连接；
所述T6的输入端与Gn连接，所述T6的输出端与VGL连接，所述T6的控制端与P2节点连接；
所述T7的输入端与Q1节点连接，所述T7的输出端与VGL连接，所述T7的控制端与Gn+4连接；
所述T8的输入端与V1连接，所述T8的输出端与P1节点连接，所述T8的控制端与V1连接；
所述T9的输入端与V2连接，所述T9的输出端与P2节点连接，所述T9的控制端与V2连接；
所述T10的输入端与P1节点连接，所述T10的输出端与VGL连接，所述T10的控制端与V2连接；
所述T11的输入端与P2节点连接，所述T11的输出端与VGL连接，所述T11的控制端与V1连接；
所述T12的输入端与P2节点连接，所述T12的输出端与VGL连接，所述T12的控制端与Q1节点连接；
所述T13的输入端与Q1节点连接，所述T13的输出端与VGL连接，所述T13的控制端与P2节点连接；
所述T14的输入端与VGH连接，所述T14的输出端与Q2节点连接，所述T14的控制端与Gn-4连接；
所述T15的输入端与VGH连接，所述T15的输出端与Q1节点连接，所述T15的控制端与Q2节点连接；
所述T16的输入端与Q2节点连接，所述T16的输出端与VGL连接，所述T16的控制端与CK连接；
所述C1的一极板与Q1节点连接，所述C1的另一极板与Gn连接；
所述C2与Q2节点连接。
2.根据权利要求1所述一种GIP电路，其特征在于，所述C2的一极板与Q2节点连接，所述C2的另一极板接地。
3.根据权利要求1或2所述一种GIP电路，其特征在于，所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16均为薄膜晶体管。
4.根据权利要求1所述一种GIP电路，其特征在于，所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16均为薄膜晶体管，且所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16设置在显示面板上。
5.根据权利要求4所述一种GIP电路，其特征在于，所述显示面板为In-Cell触控面板。
6.一种GIP电路的驱动方法，其特征在于，用于权利要求1至5任意一项所述一种GIP电路，包括显示阶段和触控阶段，所述触控阶段步骤如下：
在触控预充期间a1，Gn-4写入高电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；
在触控稳压期间a2，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；
在触控输出期间a3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位；
在触控下拉期间a4，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入高电位，CK写入低电位，VGL写入低电位，V2写入低电位；
在触控下拉维持期间a4，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位。
7.根据权利要求6所述一种GIP电路的驱动方法，其特征在于，所述显示阶段包括步骤：
在显示预充期间t1，Gn-4写入高电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；
在显示输出期间t2，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位；
在显示下拉期间t3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入高电位，CK写入低电位，VGL写入低电位，V2写入低电位；
在显示下拉维持期间t3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位。
8.根据权利要求6所述一种GIP电路的驱动方法，其特征在于，所述显示阶段和所述触控阶段在预设时间内多次循环。
CN202011474469.0A 2020-12-14 2020-12-14 一种gip电路及其驱动方法 Pending CN112527150A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011474469.0A CN112527150A (zh) 2020-12-14 2020-12-14 一种gip电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011474469.0A CN112527150A (zh) 2020-12-14 2020-12-14 一种gip电路及其驱动方法

Publications (1)

Publication Number Publication Date
CN112527150A true CN112527150A (zh) 2021-03-19

Family

ID=74999893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011474469.0A Pending CN112527150A (zh) 2020-12-14 2020-12-14 一种gip电路及其驱动方法

Country Status (1)

Country Link
CN (1) CN112527150A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053291A (zh) * 2021-03-23 2021-06-29 福建华佳彩有限公司 一种gip电路及其驱动方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160379545A1 (en) * 2015-03-02 2016-12-29 Boe Technology Group Co., Ltd. Shift register and driving method thereof, gate driving circuit
KR20170136089A (ko) * 2016-05-31 2017-12-11 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
CN111161657A (zh) * 2020-01-19 2020-05-15 福建华佳彩有限公司 一种gip检测电路
CN111223454A (zh) * 2020-03-23 2020-06-02 维沃移动通信有限公司 发光控制电路、发光控制模组及电子设备
CN111508433A (zh) * 2020-05-28 2020-08-07 京东方科技集团股份有限公司 信号生成电路、信号生成方法、信号生成模组和显示装置
CN213844093U (zh) * 2020-12-14 2021-07-30 福建华佳彩有限公司 一种gip电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160379545A1 (en) * 2015-03-02 2016-12-29 Boe Technology Group Co., Ltd. Shift register and driving method thereof, gate driving circuit
KR20170136089A (ko) * 2016-05-31 2017-12-11 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
CN111161657A (zh) * 2020-01-19 2020-05-15 福建华佳彩有限公司 一种gip检测电路
CN111223454A (zh) * 2020-03-23 2020-06-02 维沃移动通信有限公司 发光控制电路、发光控制模组及电子设备
CN111508433A (zh) * 2020-05-28 2020-08-07 京东方科技集团股份有限公司 信号生成电路、信号生成方法、信号生成模组和显示装置
CN213844093U (zh) * 2020-12-14 2021-07-30 福建华佳彩有限公司 一种gip电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053291A (zh) * 2021-03-23 2021-06-29 福建华佳彩有限公司 一种gip电路及其驱动方法
CN113053291B (zh) * 2021-03-23 2024-04-12 福建华佳彩有限公司 一种gip电路及其驱动方法

Similar Documents

Publication Publication Date Title
CN108564930B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US11295645B2 (en) Shift register and driving method thereof, gate driving circuit and display apparatus
US9293223B2 (en) Shift register unit, gate driving circuit and display device
EP3242289A1 (en) Shift register unit and drive method, grid drive circuit and display device
WO2017012160A1 (zh) 降低功耗的goa电路
US20150325190A1 (en) Shift register unit, gate driving circuit and display device
CN107146568B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107909971B (zh) Goa电路
WO2017166867A1 (en) Gate driver on array unit, related gate driver on array circuit, display device containing the same, and method for driving the same
CN110428785B (zh) Tft面板控制电路
CN107358931B (zh) Goa电路
CN107808650B (zh) Goa电路
US20120169679A1 (en) Liquid crystal display device
CN107689221B (zh) Goa电路
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
US20210225312A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
US20210150969A1 (en) Shift Register Unit, Gate Driving Circuit, Display Device, and Driving Method
WO2019010956A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US10386663B2 (en) GOA circuit and liquid crystal display device
CN111540319A (zh) 一种面板驱动电路、控制方法及面板
US10360866B2 (en) GOA circuit and liquid crystal display device
CN112992094B (zh) 一种gip电路驱动方法及显示装置
CN213844093U (zh) 一种gip电路
CN112527149A (zh) 一种提升显示稳定性的gip电路及驱动方法
CN106531111B (zh) 像素电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination