CN112018178A - 制造半导体器件的方法、多栅极半导体器件及其制造方法 - Google Patents

制造半导体器件的方法、多栅极半导体器件及其制造方法 Download PDF

Info

Publication number
CN112018178A
CN112018178A CN201911061790.3A CN201911061790A CN112018178A CN 112018178 A CN112018178 A CN 112018178A CN 201911061790 A CN201911061790 A CN 201911061790A CN 112018178 A CN112018178 A CN 112018178A
Authority
CN
China
Prior art keywords
layer
epitaxial
silicon
gate structure
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911061790.3A
Other languages
English (en)
Other versions
CN112018178B (zh
Inventor
钟政庭
蔡庆威
程冠伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112018178A publication Critical patent/CN112018178A/zh
Application granted granted Critical
Publication of CN112018178B publication Critical patent/CN112018178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

多栅极半导体器件及其形成方法包括在栅极和邻近的源极/漏极部件之间形成气隙。包括多个硅层的第一鳍元件设置在衬底上，第一栅极结构形成在第一鳍元件的沟道区上方。形成气隙，使得气隙设置在第一栅极结构的部分的侧壁上。外延源极/漏极部件邻接气隙。第一栅极结构的部分也可以设置在多个硅层的第一层和第二层之间。本发明的实施例还涉及制造半导体器件的方法、多栅极半导体器件及其制造方法。

Description

制造半导体器件的方法、多栅极半导体器件及其制造方法
技术领域
本发明的实施例涉及制造半导体器件的方法、多栅极半导体器件及其制造方法。
背景技术
电子工业经历了对更小和更快的电子器件的不断增长的需求，这些电子器件同时能够支持更多数量的日益复杂和精细的功能。因此，半导体工业中存在制造低成本、高性能和低功率集成电路(IC)的持续趋势。到目前为止，这些目标已经在很大程度上通过按比例缩小半导体IC尺寸(例如，最小部件尺寸)并从而提高生产效率和降低相关成本来实现。然而，这种缩放还增加了半导体制造工艺的复杂性。因此，实现半导体IC和器件的持续进步需要半导体制造工艺和技术中的类似进步。
最近，已经引入了多栅极器件以努力通过增加栅极-沟道耦合、减小截止态电流和减少短沟道效应(SCE)来改善栅极控制。已经引入的一种这样的多栅极器件是鳍式场效应晶体管(FinFET)。FinFET的名称来自鳍状结构，该结构从衬底延伸，该结构形成在衬底上，并且衬底用于形成FET沟道。另一种类型的多栅极器件，部分地用于解决与FinFET的一些配置相关的性能挑战，是全栅极(GAA)晶体管。GAA器件的名称来自栅极结构，该栅极结构完全围绕沟道延伸，提供比FinFET更好的静电控制。GAA器件及其制造工艺与传统的互补金属氧化物半导体(CMOS)工艺兼容，并且它们的三维结构允许它们在保持栅极控制和减轻SCE的同时进行积极的缩放。通常，例如，在FinFET不再满足性能要求的情况下，可以采用GAA器件。然而，GAA器件制造可能具有挑战性，并且当前方法在器件制造和性能方面继续面临挑战。因此，现有技术没有在所有方面都证明是完全令人满意的。
发明内容
本发明的实施例提供了一种制造多栅极半导体器件的方法，包括：提供在衬底之上延伸的第一鳍，所述第一鳍具有多个第一类型的外延层和多个第二类型的外延层；去除所述第一鳍的沟道区中的所述第二类型的外延层的层的第一部分，以在所述第一类型的外延层的第一层和所述第一类型的外延层的第二层之间形成间隙；在所述间隙内形成第一栅极结构的第一部分，并且所述第一栅极结构的所述第一部分从所述第一类型的外延层的所述第一层的第一表面延伸到所述第一类型的外延层的所述第二层的第二表面；以及在形成所述第一栅极结构的所述第一部分之后，去除邻近所述第一栅极结构的所述第一部分的所述第二类型的外延层的层的第二部分，以形成第一气隙。
本发明的另一实施例提供了一种制造半导体器件的方法，包括：形成包括第一硅层和第二硅层的第一鳍；形成插入所述第一硅层和所述第二硅层的硅锗(SiGe)层；去除所述第一鳍的第一部分以形成沟槽；在所述沟槽中外延生长源极/漏极部件，其中，所述源极/漏极部件与所述第一硅层、所述第二硅层和所述硅锗层交界；去除所述硅锗层的第一部分以在沟道区中的所述第一硅层和所述第二硅层之间提供开口；在所述沟道区中的所述第一硅层和所述第二硅层之间的所述开口中形成栅极结构的第一部分；在形成所述栅极结构之后，去除所述硅锗层的第二部分以在源极/漏极区中的所述第一硅层和所述第二硅层之间提供气隙，其中，所述气隙与所述源极/漏极部件以及所述第一硅层和所述第二硅层交界。
本发明的又一实施例提供了一种多栅极半导体器件，包括：第一鳍元件，包括多个硅层；第一栅极结构，位于所述第一鳍元件的沟道区上方，其中，所述第一栅极结构的部分设置在所述多个硅层的第一层和第二层之间；气隙，设置在所述第一栅极结构的所述部分的侧壁上；以及外延源极/漏极部件，邻接所述气隙。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据本发明的一个或多个方面提供的制造多栅极器件或部分的方法的流程图；
图2、图3、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A、图16A、图17A、图18A和图19A是根据图1的方法的实施例的方面的器件200的实施例的等距视图；
图4B、图4C、图5B、图5C、图6B、图6C、图7B、图7C、图8B、图8C、图9B、图9C、图9D、图9E、图10B、图11B、图11C、图12B、图13B、图14B、图15B、图16B、图17B、图18B和图19B是根据图1的方法的方面的器件200的实施例的截面图；和
图20A和图20B是根据本发明的方面的器件2000A和2000B的横截面实施例。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
还应注意，本发明以多栅极晶体管的形式呈现实施例。多栅极晶体管包括其栅极结构形成在沟道区的至少两侧上的那些晶体管。这些多栅极器件可以包括P型金属氧化物半导体器件或N型金属氧化物半导体多栅极器件。这里给出的是一种称为全环栅(GAA)器件的多栅极晶体管的实施例。GAA器件包括其栅极结构或其一部分形成在沟道区的4侧(例如，围绕沟道区的部分)的任何器件。本文呈现的器件还包括具有设置在纳米线沟道、条形沟道和/或其他合适的沟道配置中的沟道区的实施例。本文提出的是可以具有与单个连续栅极结构相关联的一个或多个沟道区(例如，纳米线、纳米片)的器件的实施例。然而，普通技术人员将认识到，该教导可以应用于单个沟道(例如，单个纳米线)或任何数量的沟道。普通技术人员可以认识到可以受益于本发明的方面的半导体器件的其他示例。
本发明的实施例提供优于现有技术的优点，但应理解，其他实施例可提供不同的优点，并非所有优点都必须在本文中讨论，并且并非所有实施例都需要特定的优点。例如，本文讨论的实施例包括用于改善GAA器件的性能和制造的方法和结构。通常，至少一些当前方法的一些关键工艺挑战包括Si或SiGe纳米线/纳米片形成，形成内部间隔件/主间隔件的气隙，以及金属栅极(MG)结构。特别地，涉及与内部间隔件相关的问题(例如，源极/漏极外延层中的缺陷/空隙)以增强器件性能。根据本发明的一些实施例，提供了工艺流程和器件结构，包括用于N型器件(NFET)或用于P型器件(PFETS)的纳米线或纳米片器件。在一些实施例中，衬底上的NFET和PFET器件都可以包括纳米线或纳米片器件，包括根据下面图1的方面制造的那些纳米线或纳米片器件。特别地，本发明的方面提供了提供气隙作为GAA器件的内部间隔件元件的器件及其形成方法。气隙可以是适当的隔离，同时还提供允许形成源极/漏极的更有利环境的制造方法。在阅读本发明后，其他实施例和优点对于本领域技术人员而言是显而易见的。
图1中示出了半导体制造的方法100，包括制造多栅极器件。如本文所使用的，术语“多栅极器件”用于描述器件(例如，半导体晶体管)，该器件具有设置在器件的至少一个沟道的多个侧面上的至少一些栅极材料。在一些示例中，多栅极器件可以称为GAA器件，GAA器件具有设置在器件的至少一个沟道的至少四个侧面上的栅极材料。沟道区可以称为“纳米线”，如在本文中使用的，包括各种几何形状(例如，圆柱形、条形、片形)和各种尺寸的沟道区。应当理解，方法100包括具有互补金属氧化物半导体(CMOS)技术工艺流程的特征的步骤，因此，这里仅简要描述。可以在方法100之前、之后和/或期间执行附加步骤。
图2、图3、图4A、图5A、图6A、图7A、图8A、图9A、图11A、图12A、图13A、图14A、图15A、图16A、图17A、图18A和图19A是根据图1的方法的各个阶段的半导体器件200的实施例的等距视图。图4B、图5B、图6B、图7B、图8B、图9B、图9D、图10A、图11B、图12B、图13B、图14B、图15B、图16B、图17B、图18B和图19B是沿着第一切割线X-X’的半导体器件200的实施例的对应于上面列出的各个等距视图的截面图，第一切割线平行于器件的沟道。图4C、图5C、图6C、图7C、图8C、图9C、图9E、图10B和图11C是沿着第二切割线Y-Y’的半导体器件200的实施例的对应于上面列出的各个等距视图的截面图，第二切割线垂直于器件的沟道和器件的源极/漏极区。应注意，在示例性图11C的图示之后发生的处理可以继续提供切割方向Y-Y’上的图11C中所示的方面。
应当理解，半导体器件200的部分可以通过CMOS技术工艺流程制造，因此这里仅简要描述一些工艺。此外，半导体器件200可以包括各种其他器件和部件，诸如其他类型的器件，诸如附加晶体管、双极结晶体管、电阻器、电容器、电感器、二极管、熔丝、静态随机存取存储器(SRAM)和/或其他逻辑电路等，但为了更好地理解本发明的发明构思而被简化。在一些实施例中，半导体器件200包括多个半导体器件(例如，晶体管)，包括可以互连的PFET、NFET等。此外，应注意，方法100的工艺步骤(包括参考附图给出的任何描述)仅仅是示例性的，并不旨在限制超出所附权利要求中具体陈述的内容。
方法100开始于框102，其中提供衬底。参考图2的示例，在框102的实施例中，提供衬底202。在一些实施例中，衬底202可以是半导体衬底，诸如硅衬底。衬底202可以包括各种层，包括形成在半导体衬底上的导电或绝缘层。根据本领域已知的设计要求，衬底202可以包括各种掺杂配置。例如，可以在设计用于不同器件类型的区域中的衬底202上形成不同的掺杂分布(例如，N阱、P阱)。不同的掺杂分布可包括掺杂剂的离子注入和/或扩散工艺。衬底202通常具有插入提供不同器件类型的区域的隔离部件(例如，浅沟槽隔离(STI)部件)。衬底202还可以包括其他半导体，诸如锗、碳化硅(SiC)、硅锗(SiGe)或金刚石。可选地，衬底202可以包括化合物半导体和/或合金半导体。此外，衬底202可以可选地包括外延层(epi层)，可以是应变的以提高性能，可以包括绝缘体上硅(SOI)结构，和/或具有其他合适的增强部件。在方法100的实施例中，在框102中，在衬底202上形成抗穿通(APT)区。
返回图1，方法100然后进行到框104，其中在衬底上生长一个或多个外延层。参考图2的示例，在框104的实施例中，在衬底202上方形成外延堆叠件204。外延堆叠件204包括由第二组分的外延层208插入的第一组分的外延层206。第一和第二组分可以是不同的。在实施例中，外延层206是SiGe，并且外延层208是硅(Si)。然而，其他实施例也是可能的，包括提供具有不同氧化速率和/或蚀刻选择性的第一组分和第二组分的那些实施例。在一些实施例中，例如当外延层206包括SiGe并且外延层208包括Si时，外延层208的Si氧化速率小于外延层206的SiGe氧化速率。
外延层208或其部分可以形成器件200的GAA晶体管的沟道区。例如，外延层208可以称为用于形成GAA器件的沟道区的“纳米线”，诸如如下所述的N型GAA器件或P型GAA。同样，如本文中使用的术语，“纳米线”是指半导体层，该半导体层的形状为圆柱形以及其他配置，诸如条形或片形。也就是说，如本文中使用的术语，“纳米线”包括“纳米片”。下面进一步讨论使用外延层208来限定器件的一个或多个沟道。
注意，图2中示出了多个外延层206和多个外延层208，所示出的数量仅用于说明目的，并不旨在限制超出权利要求中具体陈述的内容。可以理解，可以在外延堆叠件204中形成任意数量的外延层；层数取决于GAA器件所需的沟道区数量。在一些实施例中，外延层208的数量在2和10之间。
在一些实施例中，外延层206具有约4-8纳米(nm)的厚度范围。在一些实施例中，外延层206的厚度可以基本均匀。由于外延层208可以用作随后形成的多栅极器件(例如，GAA器件)的沟道区，因此基于器件性能考虑来选择外延层208的厚度。外延层206可以用于限定用于随后形成的多栅极器件的相邻沟道区之间的间隙距离，并且基于器件性能考虑来选择外延层206的厚度。
举例来说，外延堆叠件204的层的外延生长可以通过分子束外延(MBE)工艺、金属有机化学气相沉积(MOCVD)工艺和/或其他合适的外延生长工艺来执行。在一些实施例中，外延生长的层(诸如，层208)包括与衬底202相同的材料。在一些实施例中，外延生长的层206、208包括与衬底202不同的材料。如上所述，至少在在一些示例中，外延层206包括外延生长的硅锗(SiGe)层，并且外延层208包括外延生长的硅(Si)层。可选地，在一些实施例中，外延层206、208中的任一个可包括其他材料，诸如锗；化合物半导体，诸如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，诸如SiGe、GaAsP、AlInAs、AlGaAs、InGaAs、GaInP和/或GaInAsP；或它们的组合。如所讨论的，可以基于提供不同的氧化、蚀刻速率和/或蚀刻选择性特性来选择外延层206、208的材料。在各个实施例中，外延层206、208基本上不含掺杂剂(即，具有从约0cm-3到约1×1017cm-3的外部掺杂剂浓度)，其中例如在外延生长工艺期间不执行有意的掺杂。
仍然参考图2，在框104的另一实施例中，可在外延堆叠件204上方形成硬掩模以用于图案化堆叠件204。在一些实施例中，HM层包括氧化物层(例如，可包括SiO2的衬垫氧化物层)和在氧化物层上方形成的氮化物层(例如，可以包括Si3N4的衬垫氮化物层)。在一些示例中，氧化物层可以包括热生长氧化物、CVD沉积氧化物和/或ALD沉积氧化物，并且氮化物层可以包括通过CVD或其他合适技术沉积的氮化物层。
然后，方法100进行到框106，其中执行光刻和蚀刻工艺以形成包括上述外延堆叠件的鳍元件。参考示例图3，示出了框106的实施例，包括由外延堆叠件204和衬底202形成的鳍元件(或简称鳍)302。
也就是说，在各个实施例中，每个鳍元件302包括由衬底202形成的衬底部分，以及包括外延层206和208的外延堆叠件204的每个外延层的部分。鳍元件302可以使用包括光刻和蚀刻工艺的合适工艺来制造。光刻工艺可包括在衬底202上方(例如，在图2的器件200上方)形成光刻胶层，将光刻胶暴露于图案，执行曝光后烘烤工艺，以及显影光刻胶以形成包括光刻胶的掩模元件。在一些实施例中，可以使用电子束(e束)光刻工艺来执行图案化光刻胶以形成掩模元件。然后可以使用掩模元件来保护衬底202的区域和在其上形成的层，同时蚀刻工艺(i)在未受保护的区域中形成沟槽，沟槽穿过外延层206、208并进入衬底202。可以使用干蚀刻(例如，反应离子蚀刻)、湿蚀刻和/或其他合适的工艺来蚀刻沟槽。在各个实施例中，沟槽可以填充有介电材料，例如，形成插入鳍的浅沟槽隔离(STI)部件。STI部件304在图3中示出。
在一些实施例中，用于填充沟槽的介电层可包括SiO2、氮化硅、氮氧化硅、掺氟硅酸盐玻璃(FSG)、低k电介质、其组合和/或本领域中已知的其他合适材料。在各种示例中，可以通过CVD工艺、次大气压CVD(SACVD)工艺、可流动的CVD工艺、ALD工艺、PVD工艺和/或其他合适的工艺来沉积介电层。在一些实施例中，在沉积介电层之后，可以对器件200进行退火，例如，以改善介电层的质量。在一些实施例中，STI部件304可包括多层结构，例如，具有一个或多个衬垫层。
在形成隔离(STI)部件的一些实施例中，在沉积介电层之后，例如通过CMP工艺对沉积的介电材料进行减薄和平坦化。CMP工艺可以平坦化器件200的顶面以形成STI部件304。在各个实施例中，然后使插入鳍元件302的STI部件304凹进。参考图3的示例，使STI部件304凹进，使得鳍302在STI部件304之上延伸。在一些实施例中，凹进工艺可包括干蚀刻工艺、湿蚀刻工艺和/或它们的组合。在一些实施例中，控制凹进深度(例如，通过控制蚀刻时间)以产生鳍元件302的暴露的上部的期望高度。在一些实施例中，该高度暴露外延堆叠件204的每个层。
还可以使用在衬底上形成鳍的方法的许多其他实施例，包括例如限定鳍区(例如，通过掩模或隔离区)以及以鳍元件的形式外延生长外延堆叠件204。在一些实施例中，形成鳍可包括修整工艺以减小鳍的宽度。修整工艺可包括湿或干蚀刻工艺。
然后，方法100进行到框114，其中在衬底上形成伪栅极结构，伪栅极结构提供牺牲层/部件。参考图4A、图4B和图4C，在框114的实施例中，在鳍元件302上方形成栅极堆叠件402。在实施例中，栅极堆叠件402是随后被去除的伪(牺牲)栅极堆叠件，如下所述。
栅极堆叠件402还可以限定鳍元件302的源极/漏极区，例如，鳍元件的与栅极堆叠件402下面的沟道区的相对侧相邻并位于沟道区的相对侧上的区域。图4A示出了分别对应于图4B和图4C的X-X’和Y-Y’横截面切割。注意，图4A说明包括单个栅极堆叠件402的器件200的部分，然而可形成任何数量的栅极堆叠件402。
在一些实施例中，栅极堆叠件402包括介电层408和电极层406。一个或多个硬掩模层410/412可以设置在栅极堆叠件402上方。在一些实施例中，硬掩模层410/412包括氧化物层410，并且硬掩模层412是氮化物层。在一些实施例中，栅极堆叠件402通过各种工艺步骤形成，诸如层沉积、图案化、蚀刻以及其他合适的处理步骤。在一些示例中，层沉积工艺包括CVD(包括低压CVD和等离子体增强CVD)、PVD、ALD、热氧化、电子束蒸发或其他合适的沉积技术或它们的组合。在例如形成栅极堆叠件时，图案化工艺包括光刻工艺(例如，光刻或电子束光刻)，光刻工艺可进一步包括光刻胶涂布(例如，旋涂)、软烘烤、掩模对准、曝光、曝光后烘烤、光刻胶显影、漂洗、干燥(例如，旋转干燥和/或硬烘烤)、其他合适的光刻技术和/或它们的组合。在一些实施例中，蚀刻工艺可以包括干蚀刻(例如，RIE蚀刻)、湿蚀刻和/或其他蚀刻方法。
在一些实施例中，介电层408包括氧化硅。可选地或另外地，介电层408可以包括氮化硅、高K介电材料或其他合适的材料。在一些实施例中，栅极堆叠件402的电极层406可以包括多晶体硅(多晶硅)。在一些实施例中，硬掩模层410的氧化物包括可包括SiO2的衬垫氧化物层。在一些实施例中，硬掩模层412的氮化物包括衬垫氮化物层，衬垫氮化物层可包括Si3N4、氮氧化硅或碳化硅。
然后，方法100进行到框116，其中第一间隔件材料层沉积在衬底上。间隔件材料层可以是共形层，随后回蚀刻该共形层以在栅极堆叠件的侧壁上形成间隔件元件。间隔件材料层是合适的电介质组分。示例性组分包括SiOC、SiO2、SiN、SiOCN、SiON或其他合适的材料。在实施例中，第一间隔件材料层可以包括非晶硅。第一间隔件也可以称为一次性或牺牲间隔件。在一些实施例中，第一间隔件直接邻近并邻接栅极堆叠件。
参考图5A、图5B、图5C，在框116的实施例中，侧壁间隔件材料502可以沉积在鳍302和栅极堆叠件402上方。侧壁间隔件材料502可以是非晶硅；一些其他示例包括沉积的间隔件材料层，间隔件材料层可以包括介电材料，诸如氧化硅、氮化硅、碳化硅、氮氧化硅、SiCN膜、碳氧化硅、SiOCN膜和/或它们的组合。在一些实施例中，间隔件材料层包括多个层，诸如主间隔件壁、衬垫层等。举例来说，可以通过在栅极堆叠件402上方沉积介电材料的工艺来形成间隔件材料层，工艺诸如CVD工艺、次大气压CVD(SACVD)工艺、可流动的CVD工艺、ALD工艺、PVD工艺或其他合适的工艺。
在一些实施例中，间隔件材料层的沉积之后是介电间隔件材料的回蚀刻(例如，各向异性)。参考图6A、图6B和图6C的示例，在形成侧壁间隔件材料层502之后，可以回蚀刻侧壁间隔件材料层502以暴露与栅极堆叠件402相邻并且未被栅极堆叠件402覆盖的鳍元件302的部分(例如，源极/漏极区)。见图6A和图6C。间隔件层材料可以保留在栅极堆叠件402的侧壁上，形成第一侧壁间隔件602。在一些实施例中，间隔件材料层的回蚀刻可以包括湿蚀刻工艺、干蚀刻工艺、多步蚀刻工艺和/或它们的组合。间隔件材料层可以从暴露的外延堆叠件204的顶面去除，并且从暴露的外延堆叠件204(例如，在与栅极堆叠件402相邻的源极/漏极区中)的侧表面去除。间隔件层也可以从栅极堆叠件402的顶面去除，如图6B和图6A所示。
然后，方法100进行到框118，其中第二间隔件材料层沉积在衬底上。可以将第二间隔件材料层沉积为共形层，随后回蚀刻共形层以在栅极堆叠件的侧壁上形成间隔件元件。间隔件材料层是合适的电介质组分。一些示例包括沉积的间隔件材料层，间隔件材料层可以包括介电材料，诸如氮化硅、低k介电材料、SiOCN和/或它们的组合。在一些实施例中，间隔件材料层包括多个层，诸如主间隔件壁、衬垫层等。举例来说，可以通过在栅极堆叠件402上方沉积介电材料的工艺来形成间隔件材料层，工艺诸如CVD工艺、次大气压CVD(SACVD)工艺、可流动的CVD工艺、ALD工艺、PVD工艺或其他合适的工艺。在实施例中，框118的间隔件材料层具有与框116的间隔件材料层不同的组分。例如，框116的材料可包括组分，使得它与框118的组分具有蚀刻选择性(即，在第一间隔件的蚀刻去除期间保持第二间隔件)。
参考图7A、图7B、图7C，在框118的实施例中，第二侧壁间隔件材料层702形成在栅极堆叠件402的侧壁上和第一侧壁间隔件元件602上面。在一些实施例中，第二间隔件材料层的沉积之后是第二间隔件材料层的回蚀刻(例如，各向异性)。参考图8A、图8B和图8C的示例，在形成第二间隔件材料层702之后，可以回蚀刻第二间隔件材料层702。回蚀刻可以使鳍元件302的与栅极堆叠件402相邻并且未被栅极堆叠件402覆盖的部分(例如，源极/漏极区)暴露。第二间隔件材料层702可以保留在栅极堆叠件402的侧壁上，形成侧壁间隔件802。在一些实施例中，第二间隔件材料层的回蚀刻可以包括湿蚀刻工艺、干蚀刻工艺、多步蚀刻工艺和/或它们的组合。第二间隔件材料层可以从暴露的外延堆叠件204的顶面去除，并且从暴露的外延堆叠件204(例如，在与栅极堆叠件402相邻的源极/漏极区中)的侧表面或顶面去除。还可以从栅极堆叠件402的顶面去除侧壁间隔件材料层702，如图8A、图8B和图8C中所示。
然后，方法100进行到框120，其中形成源极/漏极部件。最初，在框120的实施例中，在形成栅极堆叠件402、第一侧壁间隔件元件602之后，堆叠件204暴露在源极/漏极区中。在暴露堆叠件204之后，在堆叠件中蚀刻沟槽(或开口)。在一些实施例中，第二间隔件材料层702的回蚀刻可以与沟槽的形成同时进行。蚀刻堆叠件204以形成沟槽可以包括湿蚀刻工艺、干蚀刻工艺、多步蚀刻工艺和/或它们的组合。在一些实施例中，使用光刻工艺来限定蚀刻区域(例如，源极/漏极区)。参考图8A、图8B、图8C的示例，通过框120的蚀刻工艺在源极/漏极区中形成沟槽804。如图8A、图8B、图8C所示，沟槽804具有由堆叠件204(例如，外延层206和208)限定的至少一个侧壁。该侧壁可以是有利的，因为如下所述，可以执行外延材料的生长，与半导体材料具有高质量的界面，与诸如在介电材料内部间隔件中发现的介电材料相反。
参考图9A、图9B和图9C的示例，在框120的另一实施例中，源极/漏极部件902形成在沟槽804内与栅极堆叠件402相邻并位于栅极堆叠件402的两侧上的源极/漏极区中。在一些实施例中，通过在源极/漏极区中的衬底202上方的鳍元件302的暴露的半导体材料上外延生长一个或多个半导体材料层来形成源极/漏极部件902。
在各个实施例中，生长为形成源极/漏极部件902的半导体材料层可包括Ge、Si、GaAs、AlGaAs、SiGe、GaAsP、SiP或其他合适的材料。源极/漏极部件902可以通过一个或多个外延(epi)工艺形成。在一些实施例中，源极/漏极部件902可以在外延工艺期间原位掺杂。例如，在一些实施例中，外延生长的SiGe源极/漏极部件可以掺杂硼。在一些情况下，外延生长的Si外延源极/漏极特征可掺杂有碳以形成Si：C源极/漏极部件，掺杂磷以形成Si：P源极/漏极部件，或者掺杂碳和磷两者以形成SiCP源极/漏极部件。在一些实施例中，源极/漏极部件902未被原位掺杂，而是执行注入工艺以掺杂源极/漏极部件902。在一些实施例中，对于N型和P型源极/漏极部件中的每个，可以以单独的处理顺序执行在衬底202上形成不同的源极/漏极部件902。
在实施例中，器件200是PFET，并且提供用于PFET的合适的源极/漏极作为源极/漏极部件902。在实施例中，源极/漏极部件902(诸如图9B和图9C中所示)具有如图所示的第一层902A和第二层902B。在实施例中，第一层902A是外延生长的硅。第一层902A可以掺杂有诸如硼的p型掺杂剂。因此，在示例中，层902A是Si：B。在实施例中，第二层902B是外延生长的硅锗(SiGe)。第二层902B还可以适当地掺杂有诸如硼的p型掺杂剂。因此，在示例中，层902B是SiGe：B。因此，在实施例中，器件200是PFET，并且源极/漏极902包括层902A(Si)和层902B(SiGe)。在实施例中，第一层902A的厚度在约1nm和约5nm之间。应注意，在一些实施例中，第一层902A在例如外延层206的部分(例如，硅锗)的蚀刻期间用作蚀刻保护层。因此，可以选择厚度，使得提供足够的保护，同时保持源极/漏极性能。层902A和902B可以在外延生长工艺期间原位形成。
在实施例中，器件200可以是NFET，并且源极/漏极层902可以包括适当掺杂(例如，具有诸如磷的n型掺杂剂)的外延生长的硅(Si)。在实施例中，源极/漏极层902是单层，诸如图9D和图9E中所示。在实施例中，器件200是NFET，并且源极/漏极902是单层Si：P。NFET器件200和PFET器件200可以类似地形成在衬底202上。例如，图9B和图9C的示例性实施例可以形成在同一衬底上，如图9D和图9E的示例性实施例。注意，以下步骤中的一些说明示出了两层外延层(例如，902A和902B)，然而在其他实施例中，单个外延层可以用于元件902。
然后，方法100进行到框122，其中可以形成一个或多个介电层，诸如接触蚀刻停止层(CESL)和/或层间介电(ILD)层。参考图10A和图10B以及图11A、图11B和图11C的示例，在框122的实施例中，在衬底202上方形成ILD层1004。在一些实施例中，在形成ILD层1004之前，在衬底202上方形成接触蚀刻停止层(CESL)1002。在一些示例中，CESL1002包括氮化硅层、氧化硅层、氮氧化硅层和/或本领域已知的其他材料。CESL 1002可以通过等离子体增强化学气相沉积(PECVD)工艺和/或其他合适的沉积或氧化工艺形成。在一些实施例中，ILD层1004包括诸如正硅酸乙酯(TEOS)氧化物、未掺杂的硅酸盐玻璃或掺杂的氧化硅(诸如硼磷硅酸盐玻璃(BPSG)、熔融石英玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼掺杂硅玻璃(BSG))和/或其他合适的介电材料。可以通过PECVD工艺或其他合适的沉积技术来沉积ILD层1004。
在一些示例中，在沉积ILD 1004(和/或CESL 1002或其他介电层)之后，可以执行平坦化工艺以暴露栅极堆叠件402的顶面。例如，平坦化工艺包括CMP工艺，CMP工艺去除栅极堆叠件402上面的ILD层1004(和CESL 1002层，如果存在的话)的部分并且平坦化半导体器件200的顶面。此外，CMP工艺可以去除栅极堆叠件402上面的硬掩模层410和412，以暴露下面的电极层406，诸如伪栅极的多晶硅电极层。
方法100前进到框124，其中去除上面在框114中讨论的伪栅极。在一些示例中，去除伪栅极的蚀刻工艺可以包括湿蚀刻、干蚀刻或它们的组合。参考图12A和图12B的示例，已去除栅极堆叠件402，留下沟槽开口1202。沟槽开口1202可具有由第一间隔件元件602限定的侧壁并暴露堆叠件204的沟道区。
现在使沟道区暴露，此后，在一些示例中并且在框124的实施例中，提供GAA器件的沟道区中的外延层的选择性去除。在实施例中，在通过去除伪栅电极提供的沟槽开口内的鳍元件中去除所选择的外延层(例如，将在其上或上方将形成栅极结构的鳍的区域，或者沟道区)。参考图13A和图13B的示例，去除外延层206的部分，特别是从衬底202的沟道区和沟槽开口1202内去除部分外延层206。在一些实施例中，通过选择性湿蚀刻工艺去除外延层206。在一些实施例中，选择性湿蚀刻包括氨和/或臭氧。仅作为一个示例，选择性湿蚀刻包括四甲基氢氧化铵(TMAH)。在实施例中，外延层206是SiGe并且外延层208是硅，允许选择性地去除SiGe外延层206。应注意，在框124的中间处理阶段期间(例如，图13A和图13B)，在沟道区中的相邻纳米线之间提供间隙1308(例如，外延层208之间的间隙1308)。间隙1308可以填充有周围环境条件(例如，空气、氮气等)。另外，间隙1308延伸以邻接第一侧壁间隔件元件602下面的层206的部分。应注意，可以通过基于时间的蚀刻来控制层206的横向蚀刻以形成间隙1308，例如，使得间隙1308基本上与第一间隔件元件602成直线地延伸。
然后，方法100进行到框126，其中形成栅极结构。形成的栅极结构可以是高K/金属栅极堆叠件，然而其他组分也是可能的。在一些实施例中，栅极结构可以形成与由器件(器件200)的沟道区中的多个纳米线(外延层208，现在外延层208之间具有间隙1308)提供的多沟道相关联的栅极。
参考图14A和图14B的示例，在框126的实施例中，在通过去除伪栅极和/或释放纳米线提供的开口中的GAA器件的沟槽内形成栅极电介质，如上参考框124所述。在各个实施例中，栅极电介质包括界面层(IL)1302和形成在界面层上方的高K栅极介电层1304。如本文所使用和描述的高K栅极电介质包括具有高介电常数(例如，大于热氧化硅(～3.9))的介电材料。
在一些实施例中，界面层1302可以包括介电材料，诸如氧化硅(SiO2)、HfSiO或氮氧化硅(SiON)。界面层可以通过化学氧化、热氧化、原子层沉积(ALD)、化学气相沉积(CVD)和/或其他合适的方法形成。高K栅极介电层1304可以包括高K介电层，诸如氧化铪(HfO2)。可选地，高K栅极介电层1304可以包括其他高K电介质，诸如TiO2、HfZrO、Ta2O3、HfSiO4、ZrO2、ZrSiO2、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3，Si3N4、氮氧化物(SiON)、它们的组合或其他合适的材料。可以通过ALD、物理气相沉积(PVD)、CVD、氧化和/或其他合适的方法来形成高K栅极介电层1304。
在框126的另一实施例中，在GAA器件的栅极电介质1304上方形成包括金属层1306的金属栅电极。金属层1306可以包括金属、金属合金或金属硅化物。另外，栅极电介质/金属栅极堆叠件的形成可以包括沉积以形成各种栅极材料、一个或多个衬垫层，以及一个或多个CMP工艺以去除过多的栅极材料并且从而平坦化半导体器件200的顶面。
在一些实施例中，金属层1306可以包括单层或者可选地多层结构，例如具有选定功函数的金属层的各种组合以增强器件性能(功函金属层)、衬垫层、润湿层、粘合层、金属合金或金属硅化物。举例来说，金属层1306可以包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Re、Ir、Co、Ni、其他合适的金属材料或它们的组合。在各个实施例中，金属层1306可以通过ALD、PVD、CVD、电子束蒸发或其他合适的工艺形成。此外，金属层1306可以分别形成用于N-FET和P-FET晶体管，N-FET和P-FET晶体管可以使用不同的金属层。在各个实施例中，可以执行CMP工艺以从金属层1306去除过量金属，例如沉积在ILD层1004上方的金属，从而提供金属层1306的基本平坦的顶面。此外，金属层1306可以提供N型或P型功函数，可以用作晶体管(例如，GAA)栅电极，并且在至少一些实施例中，金属层1306可以包括多晶硅层。栅极结构包括插入每个外延层208的部分，每个外延层208形成GAA器件的沟道。包括IL 1302、栅极介电层1304和金属层1306的栅极结构可以统称为栅极结构1300。
然后，方法100进行到框128，其中去除邻近栅极结构(参见上面的框126)的第一间隔件元件。去除第一间隔件元件以形成间隙区域，该间隙区域可以填充有周围环境条件(例如，空气、氮气等)。可以通过合适的蚀刻工艺(例如湿蚀刻或干蚀刻工艺)去除间隔件元件。在一些实施例中，用于去除第一间隔件元件的蚀刻工艺对第一间隔件元件的材料是选择性的，留下基本上没有蚀刻的第二间隔件材料和下面的半导体材料。
参考图15A和图15B的示例，已去除第一间隔件元件602，从而形成开口1402。如图所示，开口1402可包括由第二间隔件802和栅极堆叠件1300(例如，栅极电介质1304和IL1302)限定的侧壁。
然后，方法100进行到框130，其中在GAA的沟道区附近以及沟道和源极/漏极部件之间形成内部间隔件。内部间隔件可以形成为气隙，或者通常是间隙区域，其可以填充有周围环境条件(例如，空气、氮气等)。可以通过去除邻近栅极堆叠件的纳米线/纳米片的部分来形成间隙区域。可以通过合适的湿蚀刻或干蚀刻工艺来执行去除。通过去除第一间隔件元件(如上面在框128中所讨论的)提供的开口，可以有效地去除与栅极堆叠件相邻的半导体材料。
参考图16A和图16B的实施例的示例，通过选择性地去除外延层206的部分来形成气隙1602。在实施例中，通过施加对外延层206的硅锗组分具有选择性的蚀刻剂来形成气隙1602。
在一些实施例中，例如，器件200包括PFET器件，PFET器件具有第一层902A和第二层902B的外延源极/漏极。在一些实施例中，第二层902B是硅锗(例如，掺杂有p型掺杂剂)。第一层902A在去除外延层206期间用作蚀刻停止层，第一层902A是不同的组分-诸如掺杂的硅。在其他实施例中，外延源极/漏极902是单一组分，诸如掺杂硅，并且提供用于去除外延层206的蚀刻剂不会显著蚀刻外延源极/漏极902(省略对诸如902A的衬垫的需要)。
气隙1602可以填充有空气，空气提供约1的介电常数。气隙1602具有与栅极堆叠件1300交界的侧壁和与源极/漏极902交界的相对侧壁。因此，该气隙1602的介电性质允许栅极堆叠件1300和源极/漏极902之间的寄生电容较低。气隙还具有与外延层208交界的顶面和底面，外延层208形成器件200的沟道。
然后，方法100进行到框132，其中沉积用于密封层的材料。用于密封层的材料可以是硅基介电层。示例性组分包括但不限于SiOC、SiO2、SiN、SiOCN、SiON和/或其他合适的介电组分。然后可以回蚀刻密封层的材料以具有与栅极堆叠件的顶面共面的顶面。在实施例中，执行CMP工艺以提供平坦的顶面。
参考图17A和图17B的示例，用于密封层的材料1702沉积在衬底202上。材料1702延伸到与栅极结构1300相邻的开口1402中。图18A和图18B示出了在形成密封层1702的材料平坦化之后的器件。密封层1702用于覆盖开口1402。在实施例中，密封层1702的高度在约2nm和30nm之间。在实施例中，密封层1702的宽度在约1和8纳米之间。密封层1702的设置提供邻近主栅极堆叠件1300的气隙1402(例如，外延堆叠件204之上的栅极堆叠件)。
半导体器件200可以经历进一步处理以形成本领域中已知的各种部件和区域。例如，后续处理可以在衬底202上形成接触开口、接触金属以及各种接触件/通孔/线和多层互连部件(例如，金属层和层间电介质)，它们配置为连接各种部件以形成可包括一个或多个多栅极器件的功能电路。在进一步的实例中，多层互连可以包括垂直互连，诸如通孔或接触件，以及水平互连，诸如金属线。各种互连部件可以采用各种导电材料，包括铜、钨和/或硅化物。在一个示例中，镶嵌和/或双镶嵌工艺用于形成铜相关的多层互连结构。此外，可以在方法100之前、期间和之后采用额外的处理步骤，并且可以根据方法100的各个实施例替换或消除上述一些处理步骤。参考图19A和图19B的示例，接触件1902形成到源极/漏极区902。在一些实施例中，接触件1902去除ILD 1004，使得CESL 1002暴露。在其他实施例中，接触件1902形成在ILD 1004中，使得ILD 1004的一部分保留在接触件1902和CESL 1002之间。
现在参考图20A和图20B，示出了器件2000A和器件2000B的截面图。可以基本上使用图1的方法100的实施例来形成器件2000A和2000B，器件2000A和2000B可以与上述器件200基本类似。特别地，通过使用类似的附图标记来指出如上参考器件200所讨论的器件2000A和2000B中的类似组件。器件2000A和2000B可以形成在单个衬底202上并互连以形成集成电路。在实施例中，器件2000A提供PFET，器件2000B提供NFET。
在实施例中，气隙1402的高度H可以在约2和约30nm之间。在实施例中，气隙1402的宽度W可以在约1和约8nm之间。间隙1402可包括空气。气隙1402的宽度可足以执行外延层208的去除以形成气隙1602。高度H可使得提供足够厚度的密封件1702以保持气隙1402而不会塌陷。
在实施例中，间隙1602(内部间隔件)也可包括空气。间隙1602可以具有在约2nm和约10nm之间的宽度W2。在实施例中，间隙1602具有介于约2nm和约10nm之间的高度H2。基于沟道的尺寸来控制间隙1602的尺寸。
在实施例中，密封件1702也可以包括介电材料，诸如SiOC、SiO2、SiN、SiOCN、SiON。密封件1702可具有介于约1nm与约8nm之间的宽度W3。在实施例中，密封件1702具有介于约2nm和约30nm之间的高度H3。
在实施例中，间隔件802也可以包括介电材料，诸如SiN、SiOCN、或低k材料(诸如掺杂的氧化硅)。间隔件802可以具有在约2nm和约8nm之间的宽度W4。可以基于源极/漏极部件与沟道区的期望位移来确定间隔件802的厚度。例如，较小的W4可能导致短沟道效应，因为源极/漏极太靠近沟道。较大的W4可能导致器件的高电阻，因为源极/漏极离沟道太远。
在实施例中，CESL 1002也可以包括诸如SiN、SiCON等的介电材料。CESL 1002可以具有在约2nm和约8nm之间的宽度W5。宽度W5可以由第二间隔件802和介电层(ILD)1004之间的距离确定。
关于本文提供的描述，本发明提供了用于通过邻近栅极堆叠件形成气隙结构来改善GAA器件的器件性能和制造工艺的方法和结构。特别地，本发明的方面通过提供邻近栅极堆叠件的内部间隔件来提供工艺流程简化和性能优化，其中内部间隔件是气隙。对于GAA器件，具有低介电常数的内部间隔件可有利于降低栅极到S/D寄生电容以提高操作速度。然而，邻近该间隔件生长外延材料至具有异质表面的程度可能是不利的。例如，沿着该界面的生长可导致将缺陷引入外延生长的材料中。在本文的一些实施例中，避免了与邻近介电材料(例如，氧化物)内部间隔件的外延源极/漏极材料的生长相关的各种挑战，因为在源极/漏极之后形成间隔件，并且另外，在其他实施例中，气隙位于已经形成内部间隔件的位置处。避免外延材料中的缺陷可以提供源极/漏极区的改善的应变效率，从而提高器件性能。如上所述，在栅极和源极/漏极之间形成气隙的工艺也可以实施为提供工艺控制，因为气隙内部间隔件的宽度由线释放蚀刻控制(框124)。本领域技术人员将容易理解，本文描述的方法和结构可以应用于各种其他半导体器件，以有利地实现与这些其他器件类似的益处而不脱离本发明的范围。
因此，本发明的实施例描述了一种用于制造多栅极半导体器件的方法，包括提供在衬底之上延伸的第一鳍。第一鳍可以具有多个第一类型的外延层和多个第二类型的外延层。去除第一鳍的沟道区中的第二类型的外延层的层的第一部分，以在第一类型的外延层的第一层和第一类型的外延层的第二层之间形成间隙。第一栅极结构的第一部分形成在间隙内，并且从第一类型的外延层的第一层的第一表面延伸到第一类型的外延层的第二层的第二表面。在形成第一栅极结构的第一部分之后，去除邻近第一栅极结构的第一部分的第二类型的外延层的层的第二部分，以形成第一气隙。
在实施例中，该方法还包括在第一鳍的沟道区上方形成伪栅极结构，去除第一鳍的源极/漏极区以形成邻近伪栅极结构的开口，以及在开口中形成源极/漏极部件。源极/漏极部件可以与第二类型的外延层的层的第二部分交界。在另一实施例中，该方法还包括在第一鳍的沟道区上方形成伪栅极结构，邻近伪栅极结构形成第一间隔件元件，以及在形成第一栅极结构的第一部分之后并且在去除第二类型的外延层的层的第二部分之前，去除第一间隔件元件以形成第二气隙。在另一实施例中，该方法包括在第二气隙上方形成密封层。密封层形成可以包括在第二气隙上方沉积与第一栅极结构交界的介电层。在另一实施例中，密封层具有与第一栅极结构的顶面共面的顶面，并且密封层具有与第二气隙交界的底面。
在实施例中，该方法还包括形成外延源极/漏极元件。第一气隙与外延源极/漏极元件交界。在实施例中，在去除第二类型的外延层的层的第一部分之前执行形成外延源极/漏极元件。在实施例中，形成外延源极/漏极元件包括外延生长具有第一组分的外延材料的第一层以及外延生长具有第二组分的外延材料的第二层，第一组分和第二组分不同。在另一实施例中，第一组分包括具有第一掺杂剂类型的硅，并且第二组分包括具有第一掺杂剂类型的硅锗。在另一实施例中，提供第一鳍的方法包括通过生长硅层来外延生长第一类型的外延层；以及通过生长硅锗层，外延生长第二类型的外延层。
在本文讨论的另一个更广泛的实施例中，提供了一种制造半导体器件的方法，该方法包括形成包括第一硅层和第二硅层的第一鳍，以及形成插入第一硅层和第二硅层的硅锗(SiGe)层。该方法继续包括去除第一鳍的第一部分以形成沟槽。在沟槽中外延生长源极/漏极部件，其中源极/漏极部件与第一硅层、第二硅层和SiGe层交界。去除SiGe层的第一部分以在沟道区中的第一硅层和第二硅层之间提供开口。然后，在沟道区中的第一硅层和第二硅层之间的开口中形成栅极结构的第一部分。在形成栅极结构之后，该方法包括去除SiGe层的第二部分以在源极/漏极区中的第一硅层和第二硅层之间提供气隙。气隙与源极/漏极部件以及第一硅层和第二硅层交界。
在另一实施例中，通过邻近栅极结构的第二开口执行去除SiGe层的第二部分。在实施例中，通过去除邻接栅极结构的第二部分的间隔件元件来形成第二开口。栅极结构的第二部分设置在第一硅层和第二硅层之上以及栅极结构的第一部分之上。在实施例中，该方法还包括在邻近栅极结构的第二部分的第二开口上方形成密封层，以邻近栅极结构的第二部分形成另一气隙。在另一实施例中，形成源极/漏极部件包括生长包括硅的第一层和包括硅锗的第二层。
在更广泛的另一个实施例中，多栅极半导体器件包括：第一鳍元件，包括多个硅层；第一栅极结构，位于第一鳍元件的沟道区上方；以及气隙，设置在第一栅极结构的部分的侧壁上；以及外延源极/漏极部件，邻接气隙。第一栅极结构的部分设置在多个硅层的第一层和第二层之间。
在另一实施例中，另一气隙邻近第一栅极结构的第二部分。另一气隙位于多个硅层中的每个之上。介电密封层可以设置在另一气隙上方。气隙邻接外延源极/漏极部件的第一层，外延源极/漏极部件包括第一层和第二层。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种制造多栅极半导体器件的方法，包括：
提供在衬底之上延伸的第一鳍，所述第一鳍具有多个第一类型的外延层和多个第二类型的外延层；
去除所述第一鳍的沟道区中的所述第二类型的外延层的层的第一部分，以在所述第一类型的外延层的第一层和所述第一类型的外延层的第二层之间形成间隙；
在所述间隙内形成第一栅极结构的第一部分，并且所述第一栅极结构的所述第一部分从所述第一类型的外延层的所述第一层的第一表面延伸到所述第一类型的外延层的所述第二层的第二表面；以及
在形成所述第一栅极结构的所述第一部分之后，去除邻近所述第一栅极结构的所述第一部分的所述第二类型的外延层的层的第二部分，以形成第一气隙。
2.根据权利要求1所述的方法，还包括：
在所述第一鳍的所述沟道区上方形成伪栅极结构；
去除所述第一鳍的源极/漏极区以形成邻近所述伪栅极结构的开口；以及
在所述开口中形成源极/漏极部件，其中，当形成时，所述源极/漏极部件与所述第二类型的外延层的层的所述第二部分交界。
3.根据权利要求1所述的方法，还包括：
在所述第一鳍的所述沟道区上方形成伪栅极结构；
邻近所述伪栅极结构形成第一间隔件元件；以及
在形成所述第一栅极结构的所述第一部分之后并且在去除所述第二类型的外延层的层的所述第二部分之前，去除所述第一间隔件元件以形成第二气隙。
4.根据权利要求3所述的方法，还包括：
在所述第二气隙上方形成密封层。
5.根据权利要求4所述的方法，其中，形成所述密封层包括在所述第二气隙上方沉积与所述第一栅极结构交界的介电层。
6.根据权利要求5所述的方法，其中，所述密封层具有与所述第一栅极结构的顶面共面的顶面，并且所述密封层具有与所述第二气隙交界的底面。
7.根据权利要求1所述的方法，还包括：
形成外延源极/漏极元件，其中，所述第一气隙与所述外延源极/漏极元件交界。
8.根据权利要求7所述的方法，其中，在去除所述第二类型的外延层的层的所述第一部分之前执行形成所述外延源极/漏极元件。
9.一种制造半导体器件的方法，包括：
形成包括第一硅层和第二硅层的第一鳍；
形成插入所述第一硅层和所述第二硅层的硅锗(SiGe)层；
去除所述第一鳍的第一部分以形成沟槽；
在所述沟槽中外延生长源极/漏极部件，其中，所述源极/漏极部件与所述第一硅层、所述第二硅层和所述硅锗层交界；
去除所述硅锗层的第一部分以在沟道区中的所述第一硅层和所述第二硅层之间提供开口；
在所述沟道区中的所述第一硅层和所述第二硅层之间的所述开口中形成栅极结构的第一部分；
在形成所述栅极结构之后，去除所述硅锗层的第二部分以在源极/漏极区中的所述第一硅层和所述第二硅层之间提供气隙，其中，所述气隙与所述源极/漏极部件以及所述第一硅层和所述第二硅层交界。
10.一种多栅极半导体器件，包括：
第一鳍元件，包括多个硅层；
第一栅极结构，位于所述第一鳍元件的沟道区上方，其中，所述第一栅极结构的部分设置在所述多个硅层的第一层和第二层之间；
气隙，设置在所述第一栅极结构的所述部分的侧壁上；以及
外延源极/漏极部件，邻接所述气隙。
CN201911061790.3A 2019-05-30 2019-11-01 制造半导体器件的方法、多栅极半导体器件及其制造方法 Active CN112018178B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/426,114 2019-05-30
US16/426,114 US10879379B2 (en) 2019-05-30 2019-05-30 Multi-gate device and related methods

Publications (2)

Publication Number Publication Date
CN112018178A true CN112018178A (zh) 2020-12-01
CN112018178B CN112018178B (zh) 2024-05-07

Family

ID=73264398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911061790.3A Active CN112018178B (zh) 2019-05-30 2019-11-01 制造半导体器件的方法、多栅极半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US10879379B2 (zh)
KR (3) KR102271583B1 (zh)
CN (1) CN112018178B (zh)
DE (1) DE102019116606B4 (zh)
TW (1) TWI737296B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038911A (zh) * 2021-10-20 2022-02-11 中国科学院微电子研究所 一种半导体器件及其制备方法、电子设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620590B1 (en) * 2016-09-20 2017-04-11 International Business Machines Corporation Nanosheet channel-to-source and drain isolation
KR20200136688A (ko) * 2019-05-28 2020-12-08 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11257681B2 (en) * 2019-07-17 2022-02-22 International Business Machines Corporation Using a same mask for direct print and self-aligned double patterning of nanosheets
KR20210027643A (ko) * 2019-08-30 2021-03-11 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11205711B2 (en) * 2019-09-26 2021-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Selective inner spacer implementations
US20220310398A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Contact Resistance Reduction for Transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170005195A1 (en) * 2015-06-30 2017-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9847392B1 (en) * 2016-10-11 2017-12-19 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN108074983A (zh) * 2016-11-18 2018-05-25 台湾积体电路制造股份有限公司 多栅极半导体器件及其制造方法
US10269965B1 (en) * 2017-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Multi-gate semiconductor device and method for forming the same
US20190157444A1 (en) * 2017-11-17 2019-05-23 Samsung Electronics Co., Ltd. Semiconductor devices

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718159B1 (ko) 2006-05-18 2007-05-14 삼성전자주식회사 와이어-타입 반도체 소자 및 그 제조 방법
KR100942965B1 (ko) 2007-05-07 2010-02-17 주식회사 하이닉스반도체 스트레인드채널을 갖는 반도체소자 및 그 제조 방법
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9679978B2 (en) * 2015-09-24 2017-06-13 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
KR102402482B1 (ko) * 2015-11-27 2022-05-25 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10535747B2 (en) * 2015-12-23 2020-01-14 Intel Corporation Transistor with dual-gate spacer
US9899416B2 (en) * 2016-01-11 2018-02-20 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof
KR102343470B1 (ko) * 2016-01-28 2021-12-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102384818B1 (ko) * 2016-04-25 2022-04-08 어플라이드 머티어리얼스, 인코포레이티드 수평 게이트 올어라운드 디바이스 나노와이어 에어 갭 스페이서 형성
US9892961B1 (en) 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US9905643B1 (en) 2016-08-26 2018-02-27 International Business Machines Corporation Vertically aligned nanowire channels with source/drain interconnects for nanosheet transistors
US10269983B2 (en) 2017-05-09 2019-04-23 Globalfoundries Inc. Stacked nanosheet field-effect transistor with air gap spacers
US10361278B2 (en) 2017-08-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10553696B2 (en) 2017-11-21 2020-02-04 International Business Machines Corporation Full air-gap spacers for gate-all-around nanosheet field effect transistors
US10679906B2 (en) * 2018-07-17 2020-06-09 International Business Machines Corporation Method of forming nanosheet transistor structures with reduced parasitic capacitance and improved junction sharpness
US10679894B2 (en) * 2018-11-09 2020-06-09 Globalfoundries Inc. Airgap spacers formed in conjunction with a late gate cut
KR20200137259A (ko) * 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170005195A1 (en) * 2015-06-30 2017-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9847392B1 (en) * 2016-10-11 2017-12-19 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN108074983A (zh) * 2016-11-18 2018-05-25 台湾积体电路制造股份有限公司 多栅极半导体器件及其制造方法
US10269965B1 (en) * 2017-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Multi-gate semiconductor device and method for forming the same
US20190157444A1 (en) * 2017-11-17 2019-05-23 Samsung Electronics Co., Ltd. Semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038911A (zh) * 2021-10-20 2022-02-11 中国科学院微电子研究所 一种半导体器件及其制备方法、电子设备

Also Published As

Publication number Publication date
KR20220054777A (ko) 2022-05-03
CN112018178B (zh) 2024-05-07
KR102271583B1 (ko) 2021-07-05
US20200381530A1 (en) 2020-12-03
DE102019116606A1 (de) 2020-12-03
KR20210080308A (ko) 2021-06-30
KR102622311B1 (ko) 2024-01-05
KR20200138635A (ko) 2020-12-10
TWI737296B (zh) 2021-08-21
US10879379B2 (en) 2020-12-29
DE102019116606B4 (de) 2022-06-23
TW202044358A (zh) 2020-12-01
US20200381531A1 (en) 2020-12-03
US11158728B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
US11942548B2 (en) Multi-gate device and method of fabrication thereof
US10790280B2 (en) Multi-gate device and method of fabrication thereof
US10157799B2 (en) Multi-gate device and method of fabrication thereof
US11955554B2 (en) Method of fabricating a multi-gate device
CN112018178B (zh) 制造半导体器件的方法、多栅极半导体器件及其制造方法
US11276695B2 (en) Multi-gate device and related methods
US11121036B2 (en) Multi-gate device and related methods
TWI804735B (zh) 半導體裝置及其製造方法
CN112599591A (zh) Finfet掺杂结构
CN111128892A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant