CN111986608B - 多路分配器及具有该多路分配器的显示面板 - Google Patents
多路分配器及具有该多路分配器的显示面板 Download PDFInfo
- Publication number
- CN111986608B CN111986608B CN202010844349.9A CN202010844349A CN111986608B CN 111986608 B CN111986608 B CN 111986608B CN 202010844349 A CN202010844349 A CN 202010844349A CN 111986608 B CN111986608 B CN 111986608B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- gate
- source
- demultiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种多路分配器及具有该多路分配器的显示面板。该多路分配器包括多个多路分配单元,每个所述多路分配单元包括两个共源极的第一类薄膜晶体管,每相邻的两个所述多路分配单元之间,还设有两个第二类薄膜晶体管。本发明通过在每相邻的两个多路分配单元之间设置两个第二类薄膜晶体管,提高了多路分配器的空间利用率,从而减小了多路分配器的尺寸,若将该多路分配器应用于LTPS显示面板,则有利于LTPS显示面板窄边框的实现。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种多路分配器及具有该多路分配器的显示面板。
背景技术
纵观中小尺寸显示面板市场的发展,显示面板实现高解析度和窄边框是必然的趋势。在各种中小尺寸显示面板中,低温多晶硅(Low Temperature Poly-silicon,LTPS)显示面板由于其具有高解析度的优势,逐渐成为了中小尺寸显示面板市场中的主流产品。
在LTPS显示面板中,常使用多路分配器(Demux)将驱动芯片输出的一路数据分成多路数据,多路分配器主要由薄膜晶体管(Thin Film Transistor,TFT)构成,图1为现有的多路分配器中薄膜晶体管的布局示意图,如图1所示,该多路分配器包括2个多路分配单元,图1中每个大虚线框代表1个多路分配单元,每个多路分配单元包括2个共源极的薄膜晶体管,图1中每个小虚线框代表1个薄膜晶体管。在图1中,g1、g2、g3和g4分别代表4个栅极,s1和s2分别代表2个源极,d1、d2、d3和d4分别代表4个漏极。
但图1所示的Demux的结构中TFT的布局使得Demux的空间利用率低,导致Demux的尺寸过大,不利于LTPS显示面板窄边框的实现。
发明内容
本发明提供一种多路分配器及具有该多路分配器的显示面板,可以提高多路分配器的空间利用率,减小多路分配器的尺寸,若将该多路分配器应用于LTPS显示面板,则有利于LTPS显示面板窄边框的实现。
本发明提供一种多路分配器,包括多个多路分配单元,每个所述多路分配单元包括两个共源极的第一类薄膜晶体管,每相邻的两个所述多路分配单元之间,还设有两个第二类薄膜晶体管。
在一些实施例中,相邻的两个所述多路分配单元分别为第一多路分配单元和第二多路分配单元,所述第一多路分配单元中的两个所述第一类薄膜晶体管分别为第一薄膜晶体管和第二薄膜晶体管,所述第二多路分配单元中的两个所述第一类薄膜晶体管分别为第三薄膜晶体管和第四薄膜晶体管,所述第一多路分配单元和所述第二多路分配单元之间的两个所述第二类薄膜晶体管分别为第五薄膜晶体管和第六薄膜晶体管;所述第五薄膜晶体管与所述第二薄膜晶体管共漏极,所述第六薄膜晶体管与所述第三薄膜晶体管共漏极。
在一些实施例中,所述第五薄膜晶体管的栅极与所述第二薄膜晶体管的栅极连接,所述第六薄膜晶体管的栅极与所述第三薄膜晶体管的栅极连接。
在一些实施例中,所述第五薄膜晶体管的栅极包括垂直连接的第一子段和第二子段,所述第一子段与所述第二薄膜晶体管的栅极的中部垂直连接;所述第六薄膜晶体管的栅极包括垂直连接的第三子段和第四子段,所述第三子段与所述第三薄膜晶体管的栅极的中部垂直连接。
在一些实施例中,所述第五薄膜晶体管的栅极、所述第一子段和所述第二子段组合形成第一形状,所述第一形状为h状,所述第六薄膜晶体管的栅极、所述第三子段和所述第四子段组合形成第二形状,所述第二形状为将所述第一形状水平翻转并垂直翻转后形成的形状。
在一些实施例中,所述第一薄膜晶体管与所述第二薄膜晶体管共用的源极为第一源极,所述第三薄膜晶体管与所述第四薄膜晶体管共用的源极为第二源极;所述第五薄膜晶体管的源极与所述第一源极连接,所述第六薄膜晶体管的源极与所述第二源极连接。
在一些实施例中,所述第五薄膜晶体管的源极包括垂直连接的第五子段和第六子段,所述第五子段与所述第一源极的底部垂直连接;所述第六薄膜晶体管的源极包括垂直连接的第七子段和第八子段,所述第七子段与所述第二源极的顶部垂直连接;其中,所述第七子段为转接线。
在一些实施例中,所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极、所述第三薄膜晶体管的栅极、所述第四薄膜晶体管的栅极、所述第五薄膜晶体管的栅极和所述第六薄膜晶体管的栅极位于第一层;所述第一源极、所述第二源极、所述第五薄膜晶体管的源极和所述第六薄膜晶体管的源极位于第二层;所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的漏极、所述第三薄膜晶体管的漏极和所述第四薄膜晶体管的漏极位于所述第二层。
在一些实施例中,所述第一薄膜晶体管的栅极和所述第三薄膜晶体管的栅极与第一时钟信号线连接,所述第二薄膜晶体管的栅极和所述第四薄膜晶体管的栅极与第二时钟信号线连接;所述第一源极与第一数据线连接,所述第二源极与第二数据线连接。
本发明还提供一种显示面板,所述显示面板包括上述的多路分配器。
本发明提供的多路分配器及具有该多路分配器的显示面板,在每相邻的两个多路分配单元之间设置两个薄膜晶体管,提高了多路分配器的空间利用率,从而减小了多路分配器的尺寸,若将该多路分配器应用于LTPS显示面板,则有利于LTPS显示面板窄边框的实现。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有的多路分配器中薄膜晶体管的布局示意图。
图2为本发明实施例提供的多路分配器的结构示意图。
图3为本发明实施例提供的多路分配器中薄膜晶体管的布局示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
图2为本发明实施例提供的多路分配器的结构示意图,如图2所示,该多路分配器包括多个多路分配单元,图2中每个大虚线框代表一个多路分配单元,每个多路分配单元包括两个共源极的薄膜晶体管,为了便于描述,此处将位于多路分配单元内部的薄膜晶体管均称为第一类薄膜晶体管,图2中每个大虚线框内部的小虚线框代表一个第一类薄膜晶体管。
每相邻的两个多路分配单元之间,还设有两个薄膜晶体管,为了便于描述,此处将位于相邻的两个多路分配单元之间的薄膜晶体管均称为第二类薄膜晶体管,图2中每相邻的两个大虚线框之间的小虚线框代表一个第二类薄膜晶体管。
可以理解的是,本发明实施例在每相邻的两个多路分配单元之间设置两个第二类薄膜晶体管,提高了多路分配器的空间利用率,从而减小了多路分配器的尺寸,若将该多路分配器应用于LTPS显示面板,则有利于LTPS显示面板窄边框的实现。另外,若使本发明实施例提供的多路分配器的尺寸与现有的多路分配器的尺寸一致,则本发明实施例提供的多路分配器能容纳更多的薄膜晶体管,若将该多路分配器应用于LTPS显示面板,则能够极大提升充电效率。
图3为本发明实施例提供的多路分配器中薄膜晶体管的布局示意图,如图3所示,该多路分配器包括两个多路分配单元,为了便于描述,按照从左到右的顺序将这两个多路分配单元分别称为第一多路分配单元和第二多路分配单元,按照从左到右的顺序将第一多路分配单元中的两个第一类薄膜晶体管分别称为第一薄膜晶体管1和第二薄膜晶体管2,按照从左到右的顺序将第二多路分配单元中的两个第二类薄膜晶体管分别称为第三薄膜晶体管3和第四薄膜晶体管4。
其中,将第一薄膜晶体管1的栅极称为第一栅极101,将第二薄膜晶体管2的栅极称为第二栅极201,将第三薄膜晶体管3的栅极称为第三栅极301,将第四薄膜晶体管4的栅极称为第四栅极401。第一栅极101、第二栅极201、第三栅极301和第四栅极401均位于同一层,为了便于描述,将该层称为第一层,并且,第一栅极101、第二栅极201、第三栅极301和第四栅极401均呈长条状,相互间隔且相互平行。
由于第一薄膜晶体管1和第二薄膜晶体管2共源极,第三薄膜晶体管3和第四薄膜晶体管4共源极,因此为了便于描述,将第一薄膜晶体管1和第二薄膜晶体管2共用的源极称为第一源极100,将第三薄膜晶体管3和第四薄膜晶体管4共用的源极称为第二源极200。第一源极100和第二源极200均位于同一层,为了便于描述,将该层称为第二层,需要说明的是,第二层与第一层不在同一层。并且,第一源极100和第二源极200均呈长条状,相互间隔且相互平行。
将第一薄膜晶体管1的漏极称为第一漏极102,将第二薄膜晶体管2的漏极称为第二漏极202,将第三薄膜晶体管3的漏极称为第三漏极302,将第四薄膜晶体管4的漏极称为第四漏极402。第一漏极102、第二漏极202、第三漏极302和第四漏极402均位于所述第二层。并且,第一漏极102、第二漏极202、第三漏极302和第四漏极402均呈长条状,相互间隔且相互平行。
将第一多路分配单元和第二多路分配单元之间的两个第二类薄膜晶体管分别称为第五薄膜晶体管5和第六薄膜晶体管6。其中,第五薄膜晶体管5与第二薄膜晶体管2共漏极,即,两者共用第二漏极202,第六薄膜晶体管6与第三薄膜晶体管3共漏极,即,两者共用第三漏极302。
可以理解的是,由于第五薄膜晶体管5与第二薄膜晶体管2共漏极,且第六薄膜晶体管6与第三薄膜晶体管3共漏极,因此无需单独再为第五薄膜晶体管5和第六薄膜晶体管6制作漏极,从而降低了制作工艺的复杂度,并缩减了第五薄膜晶体管5和第六薄膜晶体管6所占用的空间,进而提升了多路分配器的空间利用率。
在一些实施例中,如图3所示,将第五薄膜晶体管5的栅极称为第五栅极501,第五栅极501与第二薄膜晶体管2的栅极(也即第二栅极201)连接,将第六薄膜晶体管6的栅极称为第六栅极601,第六栅极601与第三薄膜晶体管3的栅极(也即第三栅极301)连接。
其中,第五栅极501与第二栅极201位于同一层(也即第一层)中,且第五栅极501包括垂直连接第一子段5011和第二子段5012,其中,第一子段5011与第二栅极201的中部垂直连接。
第六栅极601与第三栅极301位于同一层(也即第一层)中,且第六栅极601包括垂直连接第三子段6011和第四子段6012,其中,第三子段6011与第三栅极301的中部垂直连接。
在一些实施例中,如图3所示,第五薄膜晶体管5的栅极(也即第五栅极501)、第一子段5011和第二子段5012组合形成第一形状,第一形状为h状,第六薄膜晶体管6的栅极(也即第六栅极601)、第三子段6011和第四子段6012组合形成第二形状,第二形状为将第一形状水平翻转并垂直翻转后形成的形状。
在一些实施例中,将第五薄膜晶体管5的源极称为第五源极500,第五源极500与第一源极100连接,将第六薄膜晶体管6的源极称为第六源极600,第六源极600与第二源极200连接。
其中,第五源极500与第一源极100位于同一层(也即第二层)中,且第五源极500包括垂直连接的第五子段5001和第六子段5002,其中,第五子段5001与第一源极100的底部垂直连接。
第六源极600与第二源极200位于同一层(也即第二层)中,且第六源极600包括垂直连接的第七子段6001和第八子段6002,其中,第七子段6001与第二源极200的顶部垂直连接。
需要说明的是,由于第七子段6001和第三漏极302会在第二层中交叉,为了避免两者短接,使用转接线作为第七子段6001以连接第八子段6002和第二源极200。其中,转接线为表面绝缘的导线。
在一些实施例中,第一薄膜晶体管1的栅极(也即第一栅极101)和第三薄膜晶体管3的栅极(也即第三栅极301)与第一时钟信号线连接,第二薄膜晶体管2的栅极(也即第二栅极201)和第四薄膜晶体管4的栅极(也即第四栅极401)与第二时钟信号线连接。第一源极100与第一数据线连接,第二源极200与第二数据线连接。
需要说明的是,由于第五薄膜晶体管5的栅极(也即第五栅极501)与第二栅极201具有连接关系,因此第五栅极501也能接收到第二时钟信号线输出的信号。由于第六薄膜晶体管6的栅极(也即第六栅极601)与第三栅极301具有连接关系,因此第六栅极601也能接收到第一时钟信号线输出的信号。
由于第五薄膜晶体管5的源极(也即第五源极500)与第一源极100具有连接关系,因此第五源极500也能接收到第一数据线输出的数据。由于第六薄膜晶体管6的源极(也即第六源极600)与第二源极200具有连接关系,因此第六源极600也能接收到第二数据线输出的数据。
本发明实施例还提供一种显示面板,该显示面板包括如上述任一实施例中所述的多路分配器。需要说明的是,该显示面板可以是LTPS显示面板。
由于上述实施例中已对该多路分配器进行了详细说明,因此此处不再对其进行赘述。可以理解的是,本发明实施例在每相邻的两个多路分配单元之间设置两个第二类薄膜晶体管,提高了多路分配器的空间利用率,从而减小了多路分配器的尺寸,若将该多路分配器应用于LTPS显示面板,则有利于LTPS显示面板窄边框的实现。另外,若使本发明实施例提供的多路分配器的尺寸与现有的多路分配器的尺寸一致,则本发明实施例提供的多路分配器能容纳更多的薄膜晶体管,若将该多路分配器应用于LTPS显示面板,则能够极大提升充电效率。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本发明实施例进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (6)
1.一种多路分配器,包括多个多路分配单元,每个所述多路分配单元包括两个共源极的第一类薄膜晶体管,其特征在于,每相邻的两个所述多路分配单元之间,还设有两个第二类薄膜晶体管;
相邻的两个所述多路分配单元分别为第一多路分配单元和第二多路分配单元,所述第一多路分配单元中的两个所述第一类薄膜晶体管分别为第一薄膜晶体管和第二薄膜晶体管,所述第二多路分配单元中的两个所述第一类薄膜晶体管分别为第三薄膜晶体管和第四薄膜晶体管,所述第一多路分配单元和所述第二多路分配单元之间的两个所述第二类薄膜晶体管分别为第五薄膜晶体管和第六薄膜晶体管;所述第五薄膜晶体管与所述第二薄膜晶体管共漏极,所述第六薄膜晶体管与所述第三薄膜晶体管共漏极;
所述第五薄膜晶体管的栅极与所述第二薄膜晶体管的栅极连接,所述第六薄膜晶体管的栅极与所述第三薄膜晶体管的栅极连接;
所述第五薄膜晶体管的栅极包括垂直连接的第一子段和第二子段,所述第一子段与所述第二薄膜晶体管的栅极的中部垂直连接;所述第六薄膜晶体管的栅极包括垂直连接的第三子段和第四子段,所述第三子段与所述第三薄膜晶体管的栅极的中部垂直连接;
所述第五薄膜晶体管的栅极、所述第一子段和所述第二子段组合形成第一形状,所述第一形状为h状,所述第六薄膜晶体管的栅极、所述第三子段和所述第四子段组合形成第二形状,所述第二形状为将所述第一形状水平翻转并垂直翻转后形成的形状。
2.如权利要求1所述的多路分配器,其特征在于,所述第一薄膜晶体管与所述第二薄膜晶体管共用的源极为第一源极,所述第三薄膜晶体管与所述第四薄膜晶体管共用的源极为第二源极;所述第五薄膜晶体管的源极与所述第一源极连接,所述第六薄膜晶体管的源极与所述第二源极连接。
3.如权利要求2所述的多路分配器,其特征在于,所述第五薄膜晶体管的源极包括垂直连接的第五子段和第六子段,所述第五子段与所述第一源极的底部垂直连接;所述第六薄膜晶体管的源极包括垂直连接的第七子段和第八子段,所述第七子段与所述第二源极的顶部垂直连接;其中,所述第七子段为转接线。
4.如权利要求2所述的多路分配器,其特征在于,所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极、所述第三薄膜晶体管的栅极、所述第四薄膜晶体管的栅极、所述第五薄膜晶体管的栅极和所述第六薄膜晶体管的栅极位于第一层;所述第一源极、所述第二源极、所述第五薄膜晶体管的源极和所述第六薄膜晶体管的源极位于第二层;所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的漏极、所述第三薄膜晶体管的漏极和所述第四薄膜晶体管的漏极位于所述第二层。
5.如权利要求2所述的多路分配器,其特征在于,所述第一薄膜晶体管的栅极和所述第三薄膜晶体管的栅极与第一时钟信号线连接,所述第二薄膜晶体管的栅极和所述第四薄膜晶体管的栅极与第二时钟信号线连接;所述第一源极与第一数据线连接,所述第二源极与第二数据线连接。
6.一种显示面板,其特征在于,所述显示面板包括如权利要求1-5中任意一项所述的多路分配器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010844349.9A CN111986608B (zh) | 2020-08-20 | 2020-08-20 | 多路分配器及具有该多路分配器的显示面板 |
PCT/CN2020/112036 WO2022036744A1 (zh) | 2020-08-20 | 2020-08-28 | 多路分配器、具有该多路分配器的显示面板及显示装置 |
EP20873358.4A EP4202894A4 (en) | 2020-08-20 | 2020-08-28 | DEMULTIPLEXER, DISPLAY PANEL PROVIDED WITH A DEMULTIPLEXER AND DISPLAY DEVICE |
US17/047,530 US11908374B2 (en) | 2020-08-20 | 2020-08-28 | Demultiplexer, and display panel and display device having demultiplexer |
US18/542,518 US20240119887A1 (en) | 2020-08-20 | 2023-12-15 | Demultiplexer, and display panel and display device having demultiplexer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010844349.9A CN111986608B (zh) | 2020-08-20 | 2020-08-20 | 多路分配器及具有该多路分配器的显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111986608A CN111986608A (zh) | 2020-11-24 |
CN111986608B true CN111986608B (zh) | 2021-11-02 |
Family
ID=73442471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010844349.9A Active CN111986608B (zh) | 2020-08-20 | 2020-08-20 | 多路分配器及具有该多路分配器的显示面板 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11908374B2 (zh) |
EP (1) | EP4202894A4 (zh) |
CN (1) | CN111986608B (zh) |
WO (1) | WO2022036744A1 (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110197636A (zh) * | 2019-06-28 | 2019-09-03 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
CN110335561A (zh) * | 2019-04-03 | 2019-10-15 | 武汉华星光电技术有限公司 | 多路复用电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160093260A1 (en) * | 2014-09-29 | 2016-03-31 | Innolux Corporation | Display device and associated method |
TWI549107B (zh) * | 2014-11-05 | 2016-09-11 | 群創光電股份有限公司 | 顯示裝置 |
CN105807518B (zh) * | 2016-05-19 | 2019-01-01 | 武汉华星光电技术有限公司 | 液晶显示面板 |
CN105810136B (zh) * | 2016-05-23 | 2019-04-02 | 武汉华星光电技术有限公司 | 阵列基板测试电路、显示面板及平面显示装置 |
KR102489518B1 (ko) | 2018-08-20 | 2023-01-16 | 엘지디스플레이 주식회사 | 표시장치 |
CN109872700B (zh) * | 2019-04-18 | 2021-03-26 | 京东方科技集团股份有限公司 | 一种显示模组及其驱动方法、显示装置 |
CN110136633A (zh) | 2019-06-28 | 2019-08-16 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
CN110189725A (zh) | 2019-06-28 | 2019-08-30 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
JP7438044B2 (ja) * | 2020-07-10 | 2024-02-26 | シャープ株式会社 | アクティブマトリクス基板およびこれを備える表示装置 |
CN112268932B (zh) * | 2020-11-27 | 2023-08-29 | 武汉天马微电子有限公司 | 一种显示面板及其检测方法和显示装置 |
-
2020
- 2020-08-20 CN CN202010844349.9A patent/CN111986608B/zh active Active
- 2020-08-28 EP EP20873358.4A patent/EP4202894A4/en active Pending
- 2020-08-28 US US17/047,530 patent/US11908374B2/en active Active
- 2020-08-28 WO PCT/CN2020/112036 patent/WO2022036744A1/zh unknown
-
2023
- 2023-12-15 US US18/542,518 patent/US20240119887A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110335561A (zh) * | 2019-04-03 | 2019-10-15 | 武汉华星光电技术有限公司 | 多路复用电路 |
CN110197636A (zh) * | 2019-06-28 | 2019-09-03 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
EP4202894A4 (en) | 2024-02-28 |
US11908374B2 (en) | 2024-02-20 |
WO2022036744A1 (zh) | 2022-02-24 |
US20230169905A1 (en) | 2023-06-01 |
US20240119887A1 (en) | 2024-04-11 |
EP4202894A1 (en) | 2023-06-28 |
CN111986608A (zh) | 2020-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103941507B (zh) | 一种阵列基板、显示面板及显示装置 | |
US8890156B2 (en) | Active device and active device array substrate | |
CN105372894B (zh) | 一种阵列基板及液晶显示装置 | |
US9864246B2 (en) | Array substrate and display device | |
CN104977740A (zh) | 显示基板及其制备方法、显示装置 | |
CN101232786A (zh) | 显示装置 | |
CN102929051B (zh) | 一种防静电液晶显示屏及其制造方法 | |
US20140070221A1 (en) | Array Substrate And Manufacturing Method Thereof And Display Device | |
CN101750809B (zh) | 液晶显示面板 | |
CN104916651B (zh) | 阵列基板和显示装置 | |
WO2018184377A1 (zh) | 阵列基板及其制作方法、显示面板及其驱动方法、显示装置 | |
CN112748616A (zh) | 阵列基板、阵列基板的制作方法、显示面板以及显示装置 | |
CN202421684U (zh) | 一种阵列基板及显示装置 | |
US20210408066A1 (en) | Demultiplexer and array substrate including the same, display device | |
CN103926768A (zh) | 一种阵列基板、显示面板和显示装置 | |
JP5305190B2 (ja) | 液晶表示装置 | |
CN102446913A (zh) | 阵列基板及其制造方法和液晶显示器 | |
CN109256395A (zh) | 一种显示基板及其制作方法、显示装置 | |
CN113851485A (zh) | 一种薄膜晶体管、栅极行驱动电路及阵列基板 | |
CN111986608B (zh) | 多路分配器及具有该多路分配器的显示面板 | |
CN102004361B (zh) | 画素阵列 | |
CN103365015B (zh) | 一种阵列基板及液晶显示器 | |
CN102176097B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
CN117352018A (zh) | 一种存储区块机构、存储系统及其加工方法和布局方法 | |
CN110853562A (zh) | 一种显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |