CN109256395A - 一种显示基板及其制作方法、显示装置 - Google Patents
一种显示基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN109256395A CN109256395A CN201811024607.8A CN201811024607A CN109256395A CN 109256395 A CN109256395 A CN 109256395A CN 201811024607 A CN201811024607 A CN 201811024607A CN 109256395 A CN109256395 A CN 109256395A
- Authority
- CN
- China
- Prior art keywords
- signal line
- base plate
- display base
- line graph
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 239000010408 film Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 13
- 238000005452 bending Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 127
- 239000007769 metal material Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开一种显示基板及其制作方法、显示装置,涉及显示技术领域,为解决现有的显示产品在实现窄边框和高分辨率的同时,存在的信号线的IR Drop增大,以及耐弯折性降低等问题。所述显示基板,包括显示区域和围绕所述显示区域的周边区域,所述显示区域和所述周边区域中的至少一个设置有信号线结构,所述信号线结构包括:异层设置、且并联在一起的至少两个信号线图形。本发明提供的显示基板用于形成显示面板。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
随着显示技术的不断发展,窄边框、高分辨率的显示产品的市场需求逐步增长。而为了实现显示产品具有窄边框、高分辨率等特点,现有技术在制作显示产品时,一般会通过减小显示产品显示区域的布线面积和布线密度,来实现显示产品的高分辨率,并通过减小显示产品非显示区域的面积,来实现显示产品的窄边框。
这些方式虽然在一定程度上提升了显示产品的分辨率,缩小了显示产品的边框宽度,但是由于显示区域的布线面积和布线密度减小,以及非显示区域的面积减小,使得显示产品在其显示区域和非显示区域设置的信号线的宽度减小,而缩小信号线的宽度不仅会导致信号线的电阻压降(IR Drop)增大,影响显示产品的显示质量,而且还会导致显示产品的耐弯折性降低等问题。
发明内容
本发明的目的在于提供一种显示基板及其制作方法、显示装置,用于解决现有的显示产品在实现窄边框和高分辨率的同时,存在的信号线的IR Drop增大,以及耐弯折性降低等问题。
为了实现上述目的,本发明提供如下技术方案:
本发明的第一方面提供一种显示基板,包括显示区域和围绕所述显示区域的周边区域,所述显示区域和所述周边区域中的至少一个设置有信号线结构,所述信号线结构包括:异层设置、且并联在一起的至少两个信号线图形。
进一步地,所述周边区域设置有栅极驱动电路,当所述周边区域设置有所述信号线结构时,所述信号线结构中包括的所述至少两个信号线图形在所述显示基板的衬底基板上的正投影与所述栅极驱动电路中的电子器件在所述衬底基板上的正投影至少部分重叠。
进一步地,所述信号线结构包括两个信号线图形,其中一个所述信号线图形位于所述电子器件和所述衬底基板之间,另一个所述信号线图形位于所述电子器件背向所述衬底基板的一侧。
进一步地,所述至少两个信号线图形的延伸方向相同,且所述至少两个信号线图形在所述显示基板的衬底基板上的正投影至少部分重叠;沿所述至少两个信号线图形的延伸方向,在所述至少两个信号线图形的两端分别设置有连接通道,所述至少两个信号线图形中的相邻的信号线图形之间通过所述连接通道连接。
进一步地,所述连接通道包括设置在相邻的两个信号线图形之间的一个或多个过孔,当所述连接通道包括所述多个过孔时,在所述多个过孔中相邻的两个过孔在所述衬底基板上的正投影不重叠,各所述过孔中填充有导电连接部,位于相邻的过孔中的所述导电连接部之间电连接。
进一步地,所述信号线图形和/或所述导电连接部,与所述显示基板中的其中一层导电膜层同层同材料设置。
进一步地,所述显示基板的显示区域设置有薄膜晶体管阵列,和位于所述薄膜晶体管阵列和所述显示基板的衬底基板之间的金属遮光图形,所述薄膜晶体管阵列中的有源层在所述衬底基板上的正投影位于所述金属遮光图形在所述衬底基板上的正投影的内部;
所述至少两个信号线图形中的一个信号线图形与所述金属遮光图形同层同材料设置。
进一步地,所述至少两个信号线图形包括最靠近所述衬底基板的第一信号线图形、最远离所述衬底基板的第二信号线图形、以及位于所述第一信号线图形和所述第二信号线图形之间的一个或多个中间信号线图形,当所述至少两个信号线图形还包括位于所述第一信号线图形和所述第二信号线图形之间的两个中间信号线图形时,所述第一信号线图形与所述金属遮光图形同层同材料设置,其一个所述中间信号线图形与所述显示基板中的栅极层同层同材料设置,另一个所述中间信号线图形与所述显示基板中的第一源漏金属层同层同材料设置,所述第二信号线图形与所述显示基板中的第二源漏金属层同层同材料设置。
基于上述显示基板的技术方案,本发明的第二方面提供一种显示装置,包括上述显示基板。
基于上述显示基板的技术方案,本发明的第三方面提供一种显示基板的制作方法,用于制作上述显示基板,所述制作方法包括:在所述显示基板的显示区域和/或周边区域制作信号线结构的步骤,所述信号线结构包括异层设置、且并联在一起的至少两个信号线图形;
所述在所述显示基板的显示区域和/或周边区域制作信号线结构的步骤具体包括:
通过一次构图工艺同时形成所述信号线图形和所述显示基板中的其中一层导电膜层,并在沿所述信号线图形的延伸方向,在所述至少两个信号线图形的两端分别形成连接通道,所述至少两个信号线图形中的相邻的信号线图形之间通过所述连接通道连接;
当所述连接通道包括设置在相邻的两个信号线图形之间的多个过孔时,制作所述连接通道的步骤具体包括:
在相邻的两个信号线图形之间形成多个过孔,并在各所述过孔中形成导电连接部,所述导电连接部与所述显示基板中的其中一层导电膜层在同一次构图工艺中形成;在所述多个过孔中相邻的两个过孔在所述衬底基板上的正投影不重叠,位于相邻的过孔中的所述导电连接部之间电连接。
本发明提供的技术方案中,在显示区域和/或周边区域设置有信号线结构,由于该信号线结构包括异层设置、且并联在一起的至少两个信号线图形,不仅使得当设置信号线图形在垂直于其自身的延伸方向上具有较小的宽度时,该信号线结构仍然具有较小的电阻,而且使得信号线结构在平行于显示基板的衬底基板的方向上不会占用太大的面积;因此,在使用本发明提供的显示基板制作显示产品时,显示产品能够在实现窄边框和高分辨率的同时,更好的降低信号线结构的IR Drop,提升显示产品的显示均匀性。
另外,由于本发明提供的技术方案中,设置信号线结构包括异层设置、且并联在一起的至少两个信号线图形,相比于现有技术中单层的信号线,能够有效避免信号线结构发生断裂,更好的提升其耐弯折性,从而有助于提升显示产品的良率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明实施例提供的显示基板的显示区域的截面示意图;
图2为本发明实施例提供的显示基板的周边区域的截面示意图;
图3为现有技术中的显示基板的周边区域的分布示意图;
图4为本发明实施例提供的显示基板的周边区域的分布示意图;
图5为本发明实施例提供的金属遮光图形和与其同层设置的信号线图形的俯视图。
附图标记:
10-衬底基板, 11-金属遮光图形,
12-第一信号线图形, 13-第一绝缘层,
14-有源层, 15-第二绝缘层,
17-栅极层, 18-第一导电连接部,
19-第三绝缘层, 20-介电质层,
24-源极层, 25-漏极层,
26-第二导电连接部, 27-第一平坦层,
29-第二信号线图形, 30-第二平坦层,
32-漏极连接部, 33-阳极,
34-像素界定层, 35-隔垫物,
36-显示区域, 37-周边区域,
371-栅极驱动电路区, 372-信号线区,
373-综合布置区, A-电子器件,
B-连接通道。
具体实施方式
为了进一步说明本发明实施例提供的显示基板及其制作方法、显示装置,下面结合说明书附图进行详细描述。
本发明实施例提供了一种显示基板,包括显示区域和围绕显示区域的周边区域,显示区域和周边区域中的至少一个设置有信号线结构,该信号线结构包括:异层设置、且并联在一起的至少两个信号线图形。
具体地,现有的显示基板中,在显示区域一般设置有薄膜晶体管阵列,在位于显示区域的周边区域设置有栅极驱动电路,栅极驱动电路用于向薄膜晶体管阵列提供栅极驱动信号,以通过薄膜晶体管阵列驱动位于显示区域的各像素单元发光。为了保证栅极驱动电路和薄膜晶体管阵列的正常工作,在显示基板的显示区域和周边区域均布置有用于传输各种不同信号的信号线,例如:电源线、基准信号线、数据线和栅线等,本发明实施例提供的显示基板中设置这些信号线中的一条或多条为包括异层设置、且并联在一起的至少两个信号线图形的信号线结构,当利用该信号线结构传输信号时,信号能够同时经该信号线结构包括的至少两个信号线图形进行传输。
本发明实施例提供的显示基板中,在显示区域和/或周边区域设置有信号线结构,由于该信号线结构包括异层设置、且并联在一起的至少两个信号线图形,不仅使得当设置信号线图形在垂直于其自身的延伸方向上具有较小的宽度时,该信号线结构仍然具有较小的电阻,而且使得信号线结构在平行于显示基板的衬底基板的方向上不会占用太大的面积;因此,在使用本发明实施例提供的显示基板制作显示产品时,显示产品能够在实现窄边框和高分辨率的同时,更好的降低信号线结构的IR Drop,提升显示产品的显示均匀性。
另外,由于本发明实施例提供的显示基板中,设置信号线结构包括异层设置、且并联在一起的至少两个信号线图形,相比于现有技术中单层的信号线,能够有效避免信号线结构发生断裂,更好的提升其耐弯折性,从而有助于提升显示产品的良率。
进一步地,在上述实施例提供的显示基板中,在周边区域设置有栅极驱动电路,当周边区域设置有信号线结构时,信号线结构中包括的至少两个信号线图形在显示基板的衬底基板上的正投影与栅极驱动电路中的电子器件在衬底基板上的正投影至少部分重叠。
具体地,如图2和3所示,现有技术中在显示基板的周边区域37布置栅极驱动电路和信号线时,一般会将周边区域37分为两个独立的区域,即栅极驱动电路区371和信号线区372,并在栅极驱动电路区371中布置栅极驱动电路,在信号线区372中布置信号线。在周边区域37布置的栅极驱动电路一般包括多个移位寄存器单元,每个移位寄存器单元中均包括按照固定方式连接的多个电子器件A,该电子器件可包括薄膜晶体管、场效应晶体管、电容和/或电阻等。
当显示基板的周边区域设置有信号线结构时,本发明实施例提供的显示基板中,可设置信号线结构中包括的至少两个信号线图形(如图2中的第一信号线图形12和第二信号线图形29)在显示基板的衬底基板10上的正投影与栅极驱动电路中的电子器件A在衬底基板10上的正投影至少部分重叠,这样就使得信号线结构中包括的至少两个信号线图形,与栅极驱动电路中的电子器件A在垂直于显示基板的衬底基板的方向上至少部分重叠,更好的减小了显示基板周边区域37的面积,实现了显示基板的窄边框化。
更详细地说,如图4所示,本发明实施例提供的显示基板的周边区域37包括一综合布置区373,该综合布置区373中沿垂直于衬底基板10的方向布置了栅极驱动电路和信号线结构。该综合布置区373的面积小于现有技术中的栅极驱动电路区371的面积和信号线区372的面积之和。
上述实施例提供的信号线结构的具体结构和分布方式多种多样,在一些实施例中,信号线结构可包括两个信号线图形(如图2中的第一信号线图形12和第二信号线图形29),且其中一个信号线图形位于电子器件A和衬底基板10之间,另一个信号线图形位于电子器件A背向衬底基板10的一侧。
具体地,当显示基板的周边区域设置有信号线结构,且该信号线结构包括两个信号线图形时,这两个信号线图形的分布位置可根据实际需要设置,只需满足两个信号线图形能够并联在一起即可。示例性的,可以将两个信号线图形分别设置在电子器件在垂直于显示基板的衬底基板的方向上的两侧;或者将两个信号线图形均设置在电子器件与衬底基板之间;或者将两个信号线图形均设置在电子器件背向衬底基板的一侧;这种设置方式能够使得信号线图形不容易与电子器件中包括的器件膜层发生短路,保证显示基板工作的稳定性。
需要说明,上述信号线结构包括的各信号线图形不限于上述布置方式,也可以设置信号线结构包括的信号线图形与电子器件的器件膜层同层设置。
在一些实施例中,如图2所示,上述信号线结构包括的至少两个信号线图形(如图2中的第一信号线图形12和第二信号线图形29)的延伸方向相同,且至少两个信号线图形在显示基板的衬底基板上的正投影至少部分重叠;沿至少两个信号线图形的延伸方向,在至少两个信号线图形的两端分别设置有连接通道B,至少两个信号线图形中的相邻的信号线图形之间通过连接通道B连接。
具体地,上述信号线结构包括的多个信号线图形可通过多种方式实现并联,示例性的,可设置信号线结构包括的各信号线图形的延伸方向相同,且沿该延伸方向,在至少两个信号线图形的两端,在各信号线图形沿垂直于衬底基板方向上重叠的区域分别设置连接通道,使得至少两个信号线图形中的相邻的信号线图形之间通过连接通道B连接。上述设置方式,使得信号线结构包括的信号线图形能够较多的并联在一起,有效减小信号线结构的阻值,从而最大限度的降低信号线结构的IR Drop。
需要说明,上述连接通道不仅限于设置在至少两个信号线图形的两端,可以根据实际要实现的信号线结构的IR Drop,设置在位于信号线图形的两端之间的任意位置。
进一步地,上述实施例提供的连接通道B包括设置在相邻的两个信号线图形之间的一个或多个过孔,当连接通道B包括设置在相邻的两个信号线图形之间的多个过孔时,在多个过孔中相邻的两个过孔在衬底基板上的正投影不重叠,各过孔中填充有导电连接部,位于相邻的过孔中的导电连接部之间电连接。
具体地,上述连接通道可包括设置在相邻的两个信号线图形之间的一个或多个过孔,当相邻的两个信号线图形之间设置有一个过孔时,位于上层的信号线图形能够直接通过该过孔与位于下层的信号线图形实现电连接。
当相邻的两个信号线图形之间设置有多个过孔时,可以在各过孔中填充导电连接部,并将位于相邻的过孔中的导电连接部之间电连接,从而实现位于该多个过孔的上层的信号线图形能够通过多个过孔中的导电连接部,与位于该多个过孔的下层的信号线图形实现电连接。
另外,当相邻的两个信号线图形之间设置有多个过孔时,可进一步设置在多个过孔中相邻的两个过孔在衬底基板上的正投影不重叠,这样可以使得相邻的信号线图形之间不会出现较深的过孔,保证了过孔中的连接部之间的连接性能,从而保证了信号线结构传输信号的稳定性。
进一步地,上述实施例提供的信号线结构中的信号线图形和/或位于过孔中的导电连接部,可以与显示基板中的其中一层导电膜层同层同材料设置。
具体地,将信号线图形和/或导电连接部与显示基板中的其中一层导电膜层同层同材料设置,能够实现通过一次构图工艺同时制作信号线图形和显示基板中的其中一层导电膜层,和/或能够实现通过一次构图工艺同时制作导电连接部和显示基板中的其中一层导电膜层,从而避免了增加额外的用于制作信号线图形和/或导电连接部的工艺过程,更好的节约了生产成本。
进一步地,如图1和图5所示,上述实施例提供的显示基板的显示区域36设置有薄膜晶体管阵列,和位于薄膜晶体管阵列和显示基板的衬底基板10之间的金属遮光图形11,薄膜晶体管阵列中的有源层14在衬底基板10上的正投影位于金属遮光图形11在衬底基板10上的正投影的内部;在一些实施例中,可设置信号线结构中的至少两个信号线图形中的一个信号线图形与金属遮光图形11同层同材料设置(如图1和图2中的第一信号线图形12)。
具体地,在将上述显示基板应用在显示产品中时,为了保证显示产品的显示质量,一般会在薄膜晶体管阵列和衬底基板之间设置金属遮光图形11,通过该金属遮光图形11对薄膜晶体管阵列中的有源层14进行遮挡。由于该金属遮光图形11设置在薄膜晶体管阵列和衬底基板10之间,因此该金属遮光图形11不会与薄膜晶体管阵列中包括的导电膜层同层设置,这样不仅使得金属遮光图形所在的一层具有较大的可用空间来布置信号线图形,而且将信号线结构中的至少两个信号线图形中的一个信号线图形与金属遮光图形同层同材料设置,不必担心信号线图形容易与薄膜晶体管阵列中包括的导电膜层发生短路,更好的保证了信号线结构的稳定性。
进一步地,可以将与金属遮光图形11同层同材料设置的信号线图形与至少一个金属遮光图形11并联在一起,从而实现在不增加额外信号线图形的情况下,进一步降低信号线结构的电阻,使得信号结构具有更小的IR Drop。更详细地说,可以将信号线图形与其附近同层设置的多个金属遮光图形11并联,但是需保证每个金属遮光图形11仅与一个信号线图形并联,以避免发生电路问题。
在一些实施例中,上述信号线结构中的至少两个信号线图形包括最靠近衬底基板的第一信号线图形、最远离衬底基板的第二信号线图形、以及位于第一信号线图形和第二信号线图形之间的一个或多个中间信号线图形,当至少两个信号线图形还包括位于第一信号线图形和第二信号线图形之间的两个中间信号线图形时,第一信号线图形与金属遮光图形同层同材料设置,其一个中间信号线图形与显示基板中的栅极层同层同材料设置,另一个中间信号线图形与显示基板中的第一源漏金属层同层同材料设置,第二信号线图形与显示基板中的第二源漏金属层同层同材料设置。
需要说明,显示基板中包括的薄膜晶体管阵列和栅极驱动电路中均包括薄膜晶体管,该薄膜晶体管(如图1和图2所示)一般包括栅极层17、有源层14、源极层24和漏极层25等,其中源极层24和漏极层25一般采用同种金属材料在同一次工艺中制作,可将其定义为第一源漏金属层,为了实现漏极层25与像素单元的阳极33连接,一般会在漏极层25与阳极33之间制作一连接层,该连接层一般采用与第一源漏金属层相同的金属材料制作,可将其定义为第二源漏金属层。
示例性的,当信号线结构包括第一信号线图形12、第二信号线图形29和位于二者之间的两个中间信号线图形(图中未示出)时,可将第一信号线图形12与金属遮光图形11同层同材料设置,其一个中间信号线图形与显示基板中的栅极层17同层同材料设置,另一个中间信号线图形与显示基板中的第一源漏金属层同层同材料设置,第二信号线图形29与显示基板中的第二源漏金属层同层同材料设置;这种结构的信号线结构不仅具有较小的IRDrop,而且,避免了增加额外的用于制作信号线图形的工艺过程,更好的节约了生产成本。
需要说明,上述信号线结构包括的信号线图形的数量可根据实际需要设置,当信号线结构包括的信号线图形越多时,其所具有的IR Drop越小,相应的信号线结构的布置也就越困难。
本发明实施例还提供了一种显示装置,包括上述实施例提供的显示基板。
由于上述实施例提供的显示基板中,在显示区域和/或周边区域设置的信号线结构包括异层设置、且并联在一起的至少两个信号线图形,不仅使得当设置信号线图形在垂直于其自身的延伸方向上具有较小的宽度时,该信号线结构仍然具有较小的电阻,而且使得信号线结构在平行于显示基板的衬底基板的方向上不会占用太大的面积;因此,本发明实施例提供的显示装置在包括上述显示基板时,能够在实现窄边框和高分辨率的同时,更好的降低信号线结构的IRDrop,提升显示装置的显示均匀性。
另外,由于上述实施例提供的显示基板中,设置信号线结构包括异层设置、且并联在一起的至少两个信号线图形,相比于现有技术中单层的信号线,能够有效避免信号线结构发生断裂,更好的提升其耐弯折性,因此,本发明实施例提供的显示装置在包括上述显示基板时,具有更高的良率。
本发明实施例还提供了一种显示基板的制作方法,用于制作上述实施例提供的显示基板,该制作方法包括:在显示基板的显示区域和/或周边区域制作信号线结构,信号线结构包括异层设置、且并联在一起的至少两个信号线图形。
采用本发明实施例提供的制作方法制作的显示基板中,在显示区域和/或周边区域制作了信号线结构,由于该信号线结构包括异层设置、且并联在一起的至少两个信号线图形,不仅使得当设置信号线图形在垂直于其自身的延伸方向上具有较小的宽度时,该信号线结构仍然具有较小的电阻,而且使得信号线结构在平行于显示基板的衬底基板的方向上不会占用太大的面积;因此,在使用本发明实施例提供的制作方法制作的显示基板制作显示产品时,显示产品能够在实现窄边框和高分辨率的同时,更好的降低信号线结构的IRDrop,提升显示产品的显示均匀性。
另外,由于采用本发明实施例提供的制作方法制作的显示基板中,信号线结构包括异层设置、且并联在一起的至少两个信号线图形,相比于现有技术中单层的信号线,能够有效避免信号线结构发生断裂,更好的提升其耐弯折性。
进一步地,在显示基板的显示区域和/或周边区域制作信号线结构的步骤具体包括:
通过一次构图工艺同时形成信号线图形和显示基板中的其中一层导电膜层,并在沿信号线图形的延伸方向,在至少两个信号线图形的两端分别形成连接通道,至少两个信号线图形中的相邻的信号线图形之间通过连接通道连接;具体地,通过一次构图工艺同时制作信号线图形和显示基板中的其中一层导电膜层,避免了增加额外的用于制作信号线图形的工艺过程,更好的节约了生产成本。而且,采用上述具体方法制作的信号线结构,能够使得信号线结构包括的信号线图形能够较多的并联在一起,从而有效减小信号线结构的阻值,最大限度的降低信号线结构的IR Drop。
当连接通道包括设置在相邻的两个信号线图形之间的多个过孔时,制作连接通道的步骤具体包括:
在相邻的两个信号线图形之间形成多个过孔,并在各过孔中形成导电连接部,导电连接部与显示基板中的其中一层导电膜层在同一次构图工艺中形成;在多个过孔中相邻的两个过孔在衬底基板上的正投影不重叠,位于相邻的过孔中的导电连接部之间电连接。
具体地,通过一次构图工艺同时制作导电连接部和显示基板中的其中一层导电膜层,避免了增加额外的用于制作导电连接部的工艺过程,更好的节约了生产成本。而且,在相邻的两个信号线图形之间设置有多个过孔时,设置在多个过孔中相邻的两个过孔在衬底基板上的正投影不重叠,可以使得相邻的信号线图形之间不会出现较深的过孔,保证了过孔中的导电连接部之间的连接性能,从而保证了信号线结构传输信号的稳定性。
为了更清楚的说明本发明实施例提供的显示基板的制作方法,下面以在显示区域制作信号线结构,且该信号线结构包括两个信号线图形为例,给出一具体的制作信号线结构的实施例。
如图1所示,提供一衬底基板10,该衬底基板10的材质可根据实际需要选择,示例性的,选用聚酰亚胺基板或玻璃基板,但不仅限于此。
采用金属材料,通过一次构图工艺在衬底基板10的显示区域制作金属遮光图形11和第一信号线图形12。
沉积形成第一绝缘层13,该第一绝缘层13覆盖金属遮光图形11和第一信号线图形12。
在第一绝缘层13上制作有源层14,该有源层14在衬底基板10上的正投影位于金属遮光图形11在衬底基板10上的正投影的内部。
沉积形成第二绝缘层15,该第二绝缘层15覆盖有源层14。
对第一绝缘层13和第二绝缘层15进行刻蚀,形成第一过孔,该第一过孔在衬底基板10上的正投影位于第一信号线图形12在衬底基板10上的正投影的内部。
采用金属材料,通过一次构图工艺在第二绝缘层15上制作栅极层17,并在第一过孔中形成第一导电连接部18,该第一导电连接部18与第一信号线图形12电连接。
继续在栅极层17背向衬底基板10的一侧沉积形成第三绝缘层19,并在第三绝缘层19上沉积形成介电质层20。
对介电质层20和第三绝缘层19进行刻蚀,形成第二过孔;对介电质层20、第三绝缘层19和第二绝缘层15进行刻蚀,形成源极接触孔和漏极接触孔。
采用金属材料,通过一次构图工艺,在介电质层20上形成源极层24、漏极层25和第二导电连接部26,其中源极层24通过源极接触孔与有源层14的一端连接,漏极层25通过漏极接触孔与有源层14的另一端连接,第二导电连接部26通过第二过孔与第一导电连接部18电连接。
在源极层24和漏极层25背向衬底基板10的一侧继续沉积形成第一平坦层27,对该第一平坦层27进行刻蚀,形成第三过孔和漏极连接孔。值得注意,当采用感光树脂材料制作第一平坦层27时,也可以通过曝光工艺在其上形成第三过孔。
采用金属材料,在第一平坦层27背向衬底基板10的一侧形成第二信号线图形29和漏极连接部32,其中第二信号线图形29通过第三过孔与第二导电连接部26连接,漏极连接部32通过漏极连接孔与漏极层25连接。
继续在第二信号线图形29和漏极连接部32背向衬底基板10的一侧形成第二平坦层30、阳极33、像素界定层34和隔垫物35,此部分为现有技术,在此不做详细说明。
除非另外定义,本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种显示基板,包括显示区域和围绕所述显示区域的周边区域,其特征在于,所述显示区域和所述周边区域中的至少一个设置有信号线结构,所述信号线结构包括:异层设置、且并联在一起的至少两个信号线图形。
2.根据权利要求1所述的显示基板,其特征在于,所述周边区域设置有栅极驱动电路,当所述周边区域设置有所述信号线结构时,所述信号线结构中包括的所述至少两个信号线图形在所述显示基板的衬底基板上的正投影与所述栅极驱动电路中的电子器件在所述衬底基板上的正投影至少部分重叠。
3.根据权利要求2所述的显示基板,其特征在于,所述信号线结构包括两个信号线图形,其中一个所述信号线图形位于所述电子器件和所述衬底基板之间,另一个所述信号线图形位于所述电子器件背向所述衬底基板的一侧。
4.根据权利要求1~3中任一项所述的显示基板,其特征在于,所述至少两个信号线图形的延伸方向相同,且所述至少两个信号线图形在所述显示基板的衬底基板上的正投影至少部分重叠;沿所述至少两个信号线图形的延伸方向,在所述至少两个信号线图形的两端分别设置有连接通道,所述至少两个信号线图形中的相邻的信号线图形之间通过所述连接通道连接。
5.根据权利要求4所述的显示基板,其特征在于,所述连接通道包括设置在相邻的两个信号线图形之间的一个或多个过孔,当所述连接通道包括所述多个过孔时,在所述多个过孔中相邻的两个过孔在所述衬底基板上的正投影不重叠,各所述过孔中填充有导电连接部,位于相邻的过孔中的所述导电连接部之间电连接。
6.根据权利要求5所述的显示基板,其特征在于,所述信号线图形和/或所述导电连接部,与所述显示基板中的其中一层导电膜层同层同材料设置。
7.根据权利要求6所述的显示基板,其特征在于,所述显示基板的显示区域设置有薄膜晶体管阵列,和位于所述薄膜晶体管阵列和所述显示基板的衬底基板之间的金属遮光图形,所述薄膜晶体管阵列中的有源层在所述衬底基板上的正投影位于所述金属遮光图形在所述衬底基板上的正投影的内部;
所述至少两个信号线图形中的一个信号线图形与所述金属遮光图形同层同材料设置。
8.根据权利要求7所述的显示基板,其特征在于,所述至少两个信号线图形包括最靠近所述衬底基板的第一信号线图形、最远离所述衬底基板的第二信号线图形、以及位于所述第一信号线图形和所述第二信号线图形之间的一个或多个中间信号线图形,当所述至少两个信号线图形还包括位于所述第一信号线图形和所述第二信号线图形之间的两个中间信号线图形时,所述第一信号线图形与所述金属遮光图形同层同材料设置,其一个所述中间信号线图形与所述显示基板中的栅极层同层同材料设置,另一个所述中间信号线图形与所述显示基板中的第一源漏金属层同层同材料设置,所述第二信号线图形与所述显示基板中的第二源漏金属层同层同材料设置。
9.一种显示装置,其特征在于,包括如权利要求1~8中任一项所述的显示基板。
10.一种显示基板的制作方法,其特征在于,用于制作如权利要求1~8中任一项所述的显示基板,所述制作方法包括:在所述显示基板的显示区域和/或周边区域制作信号线结构的步骤,所述信号线结构包括异层设置、且并联在一起的至少两个信号线图形;
所述在所述显示基板的显示区域和/或周边区域制作信号线结构的步骤具体包括:
通过一次构图工艺同时形成所述信号线图形和所述显示基板中的其中一层导电膜层,并在沿所述信号线图形的延伸方向,在所述至少两个信号线图形的两端分别形成连接通道,所述至少两个信号线图形中的相邻的信号线图形之间通过所述连接通道连接;
当所述连接通道包括设置在相邻的两个信号线图形之间的多个过孔时,制作所述连接通道的步骤具体包括:
在相邻的两个信号线图形之间形成多个过孔,并在各所述过孔中形成导电连接部,所述导电连接部与所述显示基板中的其中一层导电膜层在同一次构图工艺中形成;在所述多个过孔中相邻的两个过孔在所述衬底基板上的正投影不重叠,位于相邻的过孔中的所述导电连接部之间电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811024607.8A CN109256395B (zh) | 2018-09-04 | 2018-09-04 | 一种显示基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811024607.8A CN109256395B (zh) | 2018-09-04 | 2018-09-04 | 一种显示基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109256395A true CN109256395A (zh) | 2019-01-22 |
CN109256395B CN109256395B (zh) | 2021-01-22 |
Family
ID=65047342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811024607.8A Active CN109256395B (zh) | 2018-09-04 | 2018-09-04 | 一种显示基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109256395B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110459561A (zh) * | 2019-07-26 | 2019-11-15 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及oled显示装置 |
CN110993666A (zh) * | 2019-12-09 | 2020-04-10 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及电子装置 |
CN111653196A (zh) * | 2020-06-12 | 2020-09-11 | 京东方科技集团股份有限公司 | 一种显示基板及其制造方法、显示装置 |
CN112928195A (zh) * | 2021-01-29 | 2021-06-08 | 京东方科技集团股份有限公司 | 发光基板和制备发光基板的方法、显示装置 |
CN114758582A (zh) * | 2022-05-17 | 2022-07-15 | 云谷(固安)科技有限公司 | 显示面板及其制作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103500744A (zh) * | 2013-08-30 | 2014-01-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
CN107093608A (zh) * | 2017-05-04 | 2017-08-25 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
US20170309682A1 (en) * | 2016-04-26 | 2017-10-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Side Bottom Contact RRAM Structure |
CN107527927A (zh) * | 2017-09-18 | 2017-12-29 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN107664891A (zh) * | 2017-10-26 | 2018-02-06 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法、显示面板及显示装置 |
CN207301569U (zh) * | 2017-10-26 | 2018-05-01 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
CN108281468A (zh) * | 2018-01-23 | 2018-07-13 | 京东方科技集团股份有限公司 | 一种显示基板的制造方法、显示基板、显示装置 |
-
2018
- 2018-09-04 CN CN201811024607.8A patent/CN109256395B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103500744A (zh) * | 2013-08-30 | 2014-01-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
US20170309682A1 (en) * | 2016-04-26 | 2017-10-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Side Bottom Contact RRAM Structure |
CN107093608A (zh) * | 2017-05-04 | 2017-08-25 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN107527927A (zh) * | 2017-09-18 | 2017-12-29 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN107664891A (zh) * | 2017-10-26 | 2018-02-06 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法、显示面板及显示装置 |
CN207301569U (zh) * | 2017-10-26 | 2018-05-01 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
CN108281468A (zh) * | 2018-01-23 | 2018-07-13 | 京东方科技集团股份有限公司 | 一种显示基板的制造方法、显示基板、显示装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110459561A (zh) * | 2019-07-26 | 2019-11-15 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及oled显示装置 |
CN110993666A (zh) * | 2019-12-09 | 2020-04-10 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及电子装置 |
CN111653196A (zh) * | 2020-06-12 | 2020-09-11 | 京东方科技集团股份有限公司 | 一种显示基板及其制造方法、显示装置 |
CN112928195A (zh) * | 2021-01-29 | 2021-06-08 | 京东方科技集团股份有限公司 | 发光基板和制备发光基板的方法、显示装置 |
CN114758582A (zh) * | 2022-05-17 | 2022-07-15 | 云谷(固安)科技有限公司 | 显示面板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109256395B (zh) | 2021-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114937410B (zh) | 一种显示面板和显示装置 | |
CN109256395A (zh) | 一种显示基板及其制作方法、显示装置 | |
CN104483771B (zh) | 一种tft阵列基板、显示面板及显示装置 | |
CN103941507B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN104133331B (zh) | 用于窄边框型液晶显示装置的阵列基板及其制造方法 | |
CN105159001B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
US10216057B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
CN103728799B (zh) | 具有最小边框的液晶显示装置 | |
CN105278194B (zh) | 一种阵列基板及其制备方法、显示装置及其控制方法 | |
CN102937767B (zh) | 阵列基板、显示装置和阵列基板的制作方法 | |
CN106292103A (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
CN201886234U (zh) | 液晶显示基板和液晶显示器 | |
KR102081599B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
JP2003195330A (ja) | 液晶表示装置 | |
CN206074968U (zh) | 阵列基板及显示装置 | |
CN204302636U (zh) | 一种显示装置 | |
CN104965367A (zh) | 一种阵列基板、显示装置及制作方法 | |
CN103413812A (zh) | 阵列基板及其制备方法、显示装置 | |
CN103345092B (zh) | 阵列基板及其制作方法、显示装置 | |
CN106647083A (zh) | 一种阵列基板、液晶显示面板及触控显示装置 | |
CN206684444U (zh) | 一种阵列基板及显示装置 | |
WO2017219702A1 (zh) | 一种显示基板、其制作方法及显示装置 | |
US20050212985A1 (en) | Liquid crystal display device and its manufacturing method | |
CN107239172A (zh) | 一种阵列基板、显示面板及显示装置 | |
CN105607369A (zh) | 一种阵列基板、液晶显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |