CN1119734C - 基准电路及其方法 - Google Patents

基准电路及其方法 Download PDF

Info

Publication number
CN1119734C
CN1119734C CN98118379A CN98118379A CN1119734C CN 1119734 C CN1119734 C CN 1119734C CN 98118379 A CN98118379 A CN 98118379A CN 98118379 A CN98118379 A CN 98118379A CN 1119734 C CN1119734 C CN 1119734C
Authority
CN
China
Prior art keywords
voltage
transistor
resistance
bipolar transistor
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98118379A
Other languages
English (en)
Other versions
CN1208873A (zh
Inventor
弗拉基米尔·考伊夫曼
亚钦·阿非克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1208873A publication Critical patent/CN1208873A/zh
Application granted granted Critical
Publication of CN1119734C publication Critical patent/CN1119734C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种基准电路具有提供基极-发射极电压|VBE|的电压差ΔV的双极晶体管并且具有电阻用来将从ΔV得到的电流IR1和从一个双极晶体管的基极-发射极电压|VBE|得到的电流IR2相加起来，结果所述电流IR1及IR2得到的温度系数TCTOTAL互相补偿。电路具有将ΔV传送到电阻的电压转换单元，为的是电阻实际上不给双极晶体管加负载。接到双极晶体管的控制单元(241)调节电压转换单元的输入电压以适应温度变化，使n-FET工作于有源区。

Description

基准电路及其方法
技术领域
本发明一般涉及电子电路，特别是提供与温度无关的基准电压的电路。
背景技术
电子技术中通常采用与复杂的电路和系统有关的基准电压。人们已熟知用来产生基准电压的各种电路，包括那些使用温度补偿使得基准电压在很大温度范围内实际上与温度无关的电路。
例如，从下面的文章中知道的带隙基准电路：[1]Horowitz，P.，Hill，W.：电子技术，剑桥大学出版社第二版，6.15章：带隙(VBE)基准，335-341页；[2]Ahuja，B等人：用于通信应用的可编程CMOS双通道接口处理器，IEEE固体电路杂志，SC19卷，第6期，1984年12月；[3]Song，B.S.，Gray，P.R.：精密曲率补偿的CMOS带隙基准，IEEE固体电路杂志，SC18卷，第6期，1983年12月，634-643页；[4]授予Ulmer等人的美国专利4,375,595；以及[5]Ruszynak，A.：CMOS带隙电路，摩托罗拉技术发展，30卷，1997年3月，摩托罗拉公司出版，伊利诺斯州60196，萨姆堡，101-103页。
在〔1〕和〔2〕中说明的电路中采用的原理，正如许多其他类似的电路一样，是基于将两个具有相反符号的温度系数的电压相加的。其一个电压由给定量的流经一个二极管或双极晶体管导致负温度系数的电流产生的，而另一电压跨在一电阻上得到并且具有正温度系数。
图1是已知技术的基准电路100的简图。电路100接收101和102线之间的电源电压。如图1所示，电路100包括电阻Ra和Rb，运算放大器OA，双极晶体管Q1和Q2，以及连接的电流源I1及I2。多种出版物，如〔1〕，〔2〕或〔4〕，说明电路100如何在110线提供基本上与温度无关的电压Vout。指向Ra和Rb的箭头105表示经过硅衬底穿透到电路100的尖峰信号或其他噪声。在数字部分附近有模拟部分(如电路100)的集成电路中特别会发生这样的尖峰信号。接收尖峰信号的灵敏度随电阻Ra和Rb的几何尺寸而增加。也可以由晶体管Q1及Q2或由其他的包括寄生分量的Pn结来校正尖峰信号。
尖峰信号不是仅有的问题，当今集成电路的趋向是低电源电压，如0.8-0.9伏甚至更低。1.1至1.2V的输出电压是由对于尖峰信号十分敏感的开关电容产生的。
现有技术的电路，如电路100，电流I1，I2流经晶体管Q1及Q2并流经电阻Ra及Rb，来给晶体管Q1及Q2加负载。电阻Ra及Rb应当具有大的阻值(例中为兆欧姆)以提供必须的压降。它们还应具有足够大的芯片面积以便传送电流I1及I2。然而，大的芯片面积很昂贵并且产生使电路对上面指出的尖峰信号更敏感的寄生电容。
因此，迫切需要能克服技术上熟知的这种和其他缺陷的基准电路。
发明内容
根据本发明的一个方面，提供了一种基准电路，其特征在于：第一晶体管，具有第一电流I1及第一电流密度J1，提供第一基极-发射极电压|VRE1|；第二晶体管，具有第二电流I2及第二电流密度J2，提供第二基极-发射极电压|VBE2|；连接到所述第一晶体管上的第一电压转换单元；连接到所述第二晶体管上的第二电压转换单元；第一电阻，通过所述第一电压转换单元连接到所述第一晶体管上并通过所述第二电压转换单元连接到所述第二晶体管上，因此第三电流IR1＝(|VBE1|-|VBE2|)/R1流经所述第一电阻，不由所述第一电流I1或所述第二电流I2导出；以及第二电阻，通过所述第一电压转换单元连接到所述第一晶体管上，因此第四电流IR2流经所述第二电阻，不由所述第一电流I1导出，在所述基准电路中，将所述第三电流IR1及所述第四电流IR2相加起来并提供基准电流IM。
根据本发明的第二个方面，提供了一种基准电路，其特征在于提供基极-发射极电压|VBE|的电压差ΔV的第一双极晶体管及第二双极晶体管；第一电阻及第二电阻，用于将从所述电压差ΔV得到的第三电流IR1与从所述第一或第二双极晶体管之一的基极-发射极电压|VBE|得到的第四电流IR2相加，使得从所述第三及第四电流IR1，IR2得到的温度系数补偿；以及电压转换单元，用于将所述ΔV传送给所述第一及第二电阻使得所述电阻不给所述第一及第二晶体管加负载。
根据本发明的第三个方面，提供了具有双极晶体管的基准电路，用于提供互相补偿的相反温度系数的电压，其特征在于，所述基准电路还有场效应管，从而提供给所述双极晶体管的基极的偏压VBIAS是从所述FET的阈电压得到的。
根据本发明的第四个方面，提供了基准电路具有第一电源线及第二电源线并提供实际上不随温度变化的基准电压，所述基准电路其特征在于：第一电流源及第二电流源，其每一个都连接到所述第一电源线上；第一双极晶体管及第二双极晶体管，其每一个都具有接在所述第一电源线及所述第二电源线之间的发射极和集电极，所述第一双极晶体管及第二双极晶体管的基极接在一起；第一运算放大器及第二运算放大器，所述第一运放的第一输入接到所述第一晶体管的发射极上，所述第二运放的第一输入接到所述第二晶体管的发射极上，所述第二运放接成跟随器，其输出接到所述第二运放的第二输入上；第一电阻，接在形成第一节点的所述第一运放的第二输入和所述第二运放的所述输出之间，因此所述第一电阻具有所述第一双极晶体管及所述第二双极晶体管的基极-发射极电压之间的第一电压差；以及第二电阻，接在所述第一运放的所述第二输入和所述第一晶体管及所述第二晶体管的基极之间，因此所述第二电阻具有所述第一双极晶体管的基极-发射极电压的第二电压差，其中所述第一电压差及第二电压差提供具有不同温度系数的、流经所述第二电阻的电流，结果得到的电流是不随温度改变的基准电流。
根据本发明的第五个方面，提供了在一个基准电路中，由公共电压控制的双极晶体管提供电压差ΔV，其中所述双极晶体管接到具有要求一定的输入电压的输入级的电压转换单元上，一个用于补偿由于温度改变引起的共模偏差ΔV的方法，所述方法其特征在于下面的步：在一个所述双极晶体管的一个极上量测第一电压；将所述第一电压线性地变换为不影响所述第一电压的第二电压；由电压源提供基准电压，电压源与所述要求的输入电压有关；以及将所述第二电压与所述基准电压相比较并改变控制所述双极晶体管的公共电压。
因此，将本发明与现有技术方案进行比较，本发明能够使提供与温度有关的电压的装置来承载较低的电流负荷，可以用较小的尺寸来使用所述装置，从而节省芯片空间，并且由于较小的电容实际上避免了尖峰信号通过。可将电源电压降低，可将基准电路用于当的低电压应用情况如CMOS电路。
附图说明
图1是已知技术的基准电路的简要电路图；
图2是根据本发明的基准电路简要电路图
图3是本发明的优选实施方式的图2的基准电路的简要电路图；
图4是在图3的基准电路中使用的输入级的简要电路图；以及
图5是在图3的基准电路中使用的电压源的简要电路图。
具体实施方式
图2是根据本发明的基准电路200的简要电路图。基准电路200包括分别产生电流I1及I2的电流源215及225，双极晶体管216及226，电压转换单元260及270，阻值为R1的电阻210，阻值为R2的电阻220，和节点205。图2及其他图中的箭头表示电压或电流。选择这些箭头的方向仅为说明方便。本领域的技术人员也可以反方向定义电流及电压。为使下面的说明可适用于不同类型的半导体器件(如，二极管，pnp或npn的晶体管)，以绝对值的符号||给出跨在一个或多个pn结的电压(如，VBE)。
电流I1及I2分别流经双极晶体管216及226。假设电流密度不同，晶体管216为J1而晶体管226为J2，基极-发射极电压|VBE1|及|VBE2|不同且有电压差：
  ΔV＝|VBE1|-|VBE2|                  (1)由分别在电阻210两端的电压转换单元260及270将ΔV加到电阻210上。因为ΔV加在电阻210的两端上，用除法就得到电流IR1：
  IR1＝ΔV/R1                            (2)IR1基本上不影响I1及I2。因此，双极晶体管216及226不传送电阻210的负载电流IR1。
为简化，假定转换单元260上的压降为0，双极晶体管216的VBE1加到电阻220上。类似地可得到电流IR2：
  IR2＝|VBE1|/R2                         (3)IR2基本上不是由I1或I2得来的。电流IR1及IR2在节点205相加起来得到基准电流IM(“输出电流IM”)：
 IM＝IR1+IR2                             (4)
 IM＝ΔV/R1+|VBE1|/R2                  (5)
 IM＝K*T/eo*R1*ln(J1/J2)+|VBE1|/R2  (6)其中K＝1.38*10-23焦耳/k，eo＝1.60*10-19库伦，T是以绝对温度表示的电路200的实际工作温度。“K*T/eo”项为温度电压VT。室温时(T＝300K)，VT约为26mv(毫伏)。
等式(4)至(6)的第一项及第二项的温度系数分别为TC1及TC2，它们之间有近似关系
    |TC1|≈-|TC2|                        (7)其中TC1＝dT IR1/dT而TC2＝dT IR2/dT是对温度的微分。得到的IM的温度系数TCtotal可以忽略，可将IM用作基准。
结合图3-5说明本发明的优选实施方式。附图描述之后将解释实施方式的工作。
图3是本发明的优选实施方式的图2基准电路的简要电路图。
基准电路200’(此后称电路200’)具有电源线201及202以接收电源电压Vsupply。电路200’在输出线203提供基准电压VBG(“BG”为带隙)。电路200’包括电流源215，225及235，双极晶体管216及226，电压转换单元260及270(“转换单元”或“运算放大器”)，分别具有阻值为R1，R2及R3的电阻210，220及230，晶体管217，227及237(如，也可是“FET”管)，比较器280，节点205及电压源290。对于205，210，215，220，225，216，226，260及270部件已经结合图2介绍过了。晶体管237，电流源235，电压源290以及比较器280等部件形成控制单元241(用虚线框包围起来)。控制单元241提供ΔV的共模偏差干扰。晶体管217及227具有电流镜240的作用(用虚线框包围起来)。图4的例子说明转换单元260及270的合适的实现；图5说明电压源290。
在解释电路200’的元件如何连接前，先介绍元件215，216，217，225，226，227，237，260，270及280。可以用多种方法实现电流源215及225，如可用电阻或晶体管。双极晶体管216及226最好是具有发射电极(“发射极”或“E”)，收集电极(“集电极”或“C”)及基电极(“基极”或“B”)7的pnp晶体管。然而本领域的技术人员可根据这里的说明使用其他元件，如npn晶体管或具有pn结的二极管。这里使用的“双极晶体管”一词意在指代提供的电压与温度有关的任何其他器件。
转换单元260及270最好是接成电压跟随器的运算放大器。但这不是必要的。规定“转换单元”一词为包括在第一节点量测第一电压和给第二节点提供第二电压的任何器件，其中第二电压是第一电压乘以一个增益系数。为了简化说明，假设增益系数为1，但也可以用其他的值。转换单元的第二节点不从第一节点消耗功率。转换单元260的输入261最好是反相输入(“-”)，而输入262最好是同相输入(“+”)。转换单元270的输入271最好是同相输入(“+”)而输入272最好是反相输入(“-”)。最好是以具有同相输入281(“+”)及反相输入282(“-”)的运算放大器来实现比较器280。
晶体管217及227最好是P沟道型的场效应晶体管(FET)(P-FET)。晶体管237最好是n沟道型的FET(n-FET)。使用P-FET及n-FET是合适的但不是必须的。FET具有栅电极(“栅极”或“G”)，以及漏和源电极(“D”和“S”)。哪个电极是漏极D，哪个是源极S取决于所加的电压，因此这里区分的D和S只是为了便于说明。由于后面要结合图3说明，晶体管237最好与转换单元260及270的输入261，262，271及272的FET的类型(n或p)相同。
电流源215及225分别接在201线和双极晶体管216和226的发射极E之间。双极晶体管216和226的集电极C接到电源线202上。晶体管216和226的基极接在一起。转换单元260的输入261接到双极晶体管216的E上；转换单元270的输入271接到双极晶体管226的E上。转换单元260的输入262接到节点205上。转换门260的输出263接到FET217及227的栅极G上。转换门270的输入272接到转换门270的输出273上，它又接到电阻210上。电阻210又经过节点205接到电阻220上。电阻220又接到双极晶体管216及226的基极上。FET217的源-漏(S-D)路径接在电源线201和节点205之间。FET227的S接到电源线201上而D接在输出线203上。输出线也经过电阻230接到电源线202上。FET237的D接到电源线201上而其S接到电流源235上，电流源235又接到电源线202上。FET237的栅极G接到转换单元270的输入271上。比较器280的输入282接到FET237的S上。比较器280的输入281接到电压源290的输出291上。比较器280的输出283接到双极晶体管216及226的基极B上。
现在介绍电压和电流。在双极晶体管216和226的发射极之间，即在转换单元260的输入261和转换单元270的输入271之间量测电压差ΔV。分别由电流源215及225产生的电流I1及I2被限定分别流入晶体管216及226的发射极。从P-FET217来的电流IM在节点205处分成流经电阻210的电流IR1和流经电阻220的电流IR2。忽略节点205和输入262之间的电流。由电流镜240的镜象电流IM引起的镜象电流Iout流经P-FET227及电阻230。输出电压(或基准电压)VBG定义为输出线203和电源线202之间跨在电阻230上的电压。电压V3是n-FET237的源极S相对于202线的电压并加到比较器280的输入282上。由电压源290在其输出291上提供VDSREF并用于比较器280的输入281上。VB(“B”代表基极)是双极晶体管216及226相对于202线的基极电压。双极晶体管216及226的发射极E上的相对于电源线202接到集电极C上的电压为|VEC1|及|VEC2|或一般而言为|VEC|。|VEC1|及|VEC2|也分别出现在输入261及271上。
图4是适合用于图3的电路200’的转换单元260及270的输入级250的简要电路图。输入级250包括n-FET 251，252及253。如用带撇的基准数201’及202’线画出的，输入级250接在图3的电源线201及202上。虽然不是必须的，但本领域的技术人员可以理解，其他元件最终可接在201’/201线和202’/202之间。如指向201’线的箭头画出的，n-FET251及252的漏极D提供电流至转换单元260及270后面的级上。源极S接在一起接到n-FET 253的漏极D上。n-FET 253的源极S接到202’线上。n-FET251的栅极G为输入261或输入271；而n-FET252的栅极G为输入262或输入272。n-FET 253的G接收偏压，此偏压在此说明中不是必须的，为简单而省略了。
n-FET251，252及253最好应当工作在饱和区(“有源区”)。因此，n-FET251的栅-源电压VGS1及n-FET252的VGS2大于或实际等于阈值电压Vth和n-FET的漏-源饱和电压VDSSAT之和：
VGS1≥Vth+VDSSAT                   (8)及
VGS2≥Vth+VDSSAT                   (9)采用偏置n-FET253的方法，它的漏-源电压VDS大于或等于漏-源饱和电压
VDS3≥VDSSAT                       (10)转换单元260及270在其输入261，262，271及272的输入电压是跨双极晶体管216及226上的发射极-集电极电压|VEC1|及|VEC2|。这里|VEC|为：
   |VEC|≥2*VDSSAT+Vth            (11)(饱和电压的两倍加阈值电压)。饱和电压VDSSAT与温度有关。因此当温度改变时必须进行调节。图5的电路完成此功能。
图5是图3的基准电路200’中使用的电压源290的简要电路图。电压源290在输出291处提供电压VDSREF。VDSREF(图5)及VDSSAT(见图4)与温度有关，同样与制造过程有关。电压源290包括电流源296和串联接在201’线和202’之间的n-FET293及295(见图5)。详细地说，电流源接在201’线上和n-FET 293的漏极D上；n-FET293的源极S在输出291处接在n-FET295的漏极D上；而n-FET295的源极S接到202’线上。n-FET293及295的栅极G接在一起接到n-FET293的D上。本领域的技术人员可以提供用其他元件作的类似的电压源，并根据这里的说明在电路200中使用电压源的同样的或类似的功能。
如后面要解释的，用VDSREF来控制双极晶体管216及226的公共基极电压|VB|(见图3)。此电压|VB|影响输入级260及270的n-FET251及252的电压|VEC|。VDSREF是由FET的参量导出而不是由双极晶体管导出是本发明的实施方式的重要特征。
电路200(图2)及电路200’提供基准电流IM，此电流实际上与温度变化无关。电流源215及225，双极晶体管216及226，转换单元260及270，电阻210及220如图2说明的那样工作。
电流镜240经过电阻230将基准电流IM转换为Iout。输出线203上电阻230两端的输出电压VBG＝Iout*R3不影响基准电流IM。
电压差ΔV及|VBE|受温度改变的影响。转换单元260及270的输入电压VEC1及VEC2也与晶体管237和转换单元260及270中的晶体管(如晶体管251及252)的阈值电压Vth有关。因此ΔV的共模偏差对转换单元260及270的输入级250起作用。转换单元需要一定的输入电压(如|VEC|≥2*VDSSAT+Vth)。电压偏差的表现是同时增加或减小|VBE1|及|VBE2|。控制单元241(晶体管237，电流源235，电压源290及比较器280)根据本发明的方法用以下步骤来补偿共模偏差：在双极晶体管216或226中之一的一个电极上(如226的E)量测第一电压(|VEC1|或|VEC2|)；将第一电压(|VEC1|或|VEC2|)线性地转换(如采用电流源235及n-FET237)为第二电压V3，V3不影响第一电压(|VEC1|或|VEC2|)；提供基准电压(如，由电压源290产生VDSREF)它与要求的输入电压有关(如，＞2*VDSSAT+Vth)；以及将第二电压(如V3)与基准电压(如VDSREF)进行比较并改变控制双极晶体管216及226的公共电压(如|VB|)。
换句话说，控制单元241将基极-发射极电压|VBE1|及|VBE2|偏移一个值而改变它们的值，因此电压转换单元260及270的输入电压实际上大于n-FET的饱和电压VDSSAT及阈电压Vth，结果FET工作于饱和区。
提供基准电压的步骤-基准电压是从场效应管(如电压源290的n-FET293及295)的阈电压Vth得出的，是本发明的一个优点。
电源电压可以低至0.7伏至0.8伏是本发明的又一个优点。尖峰信号，例如通过双极晶体管(或相反的)连接进来的共模信号基本不影响基准电压VBG。
将本发明的基准电路与现有技术方案进行比较，本发明的下面的优点就很明显了：(a)电阻(如R1及R2)位于运算放大器的输出处。双极晶体管不接在电阻上从而承载较低的电流负荷。(b)可以用较小的尺寸来完成双极晶体管，因此节省芯片空间，并且由于较小的电容实际上避免了尖峰信号通过。(c)可将电源电压降低至0.7＝0.8伏。(d)可将基准电路用于当今的低电压应用情况(如CMOS电路)。
可以明白，尽管只详细说明了本发明的一个特定的实施方式，本领域的技术人员可以根据这些技术作出各种修改和改进而不脱离本发明的范围。因此，意在把本领域的技术人员会想到的那些修改包括在下面的权利要求书中。

Claims (10)

1.一种基准电路(200)，其特征在于：
第一晶体管(216)，具有第一电流I1及第一电流密度J1，提供第一基极-发射极电压|VBE1|；
第二晶体管(226)，具有第二电流I2及第二电流密度J2，提供第二基极-发射极电压|VBE2|；
连接到所述第一晶体管(216)上的第一电压转换单元(260)；
连接到所述第二晶体管(226)上的第二电压转换单元(270)；
第一电阻(210)，通过所述第一电压转换单元(260)连接到所述第一晶体管(216)上并通过所述第二电压转换单元(270)连接到所述第二晶体管(226)上，因此第三电流IR1＝(|VBE1|-|VBE2|)/R1流经所述第一电阻(210)，不由所述第一电流I1或所述第二电流I2导出；以及
第二电阻(220)，通过所述第一电压转换单元(260)连接到所述第一晶体管(216)上，因此第四电流IR2流经所述第二电阻(220)，不由所述第一电流I1导出，
在所述基准电路(200)中，将所述第三电流IR1及所述第四电流IR2相加起来并提供基准电流IM。
2.权利要求1的基准电路(200)，这样来选择其中所述R1，R2，J1及J2的值，使得所述第三电流IR1及所述第四电流IR2具有相等但相反的温度系数：
dT IR1/dT＝-dT IR2/dT.
3.权利要求1的基准电路(200)，其特征在于电流镜(240)及第三电阻(230)，其中所述基准电流IM反映到所述第三电阻(230)上，结果可以得到跨在所述第三电阻(230)上的输出电压，所述输出电压不影响所述基准电流IM。
4.权利要求1的基准电路(200)，其中所述第一电压转换单元(260)及所述第二电压转换单元(270)是一个具有n-沟道场效应晶体管(251，252 n-FET)的输入级的运算放大器，将所述n-FET分别连接到所述第一晶体管(216)及所述第二晶体管(226)上。
5.权利要求1的基准电路(200)，其中所述第一电压转换单元(260)及所述第二电压转换单元(270)都具有由栅极分别接到所述第一晶体管(216)及所述第二晶体管(226)上的n-沟道场效应晶体管(251，252，n-FET)，在VGS＞Vth+VDSSAT时所述n-FET(251，252)工作于有源区，VGS是栅源电压，Vth是阈值电压，VDSSAT是饱和电压。
6.一种基准电路(200)，其特征在于提供基极-发射极电压|VBE|的电压差ΔV的第一双极晶体管(216)及第二双极晶体管(226)；第一电阻(210)及第二电阻(220)，用于将从所述电压差ΔV得到的第三电流IR1与从所述第一或第二双极晶体管(216，226)之一的基极-发射极电压|VBE|得到的第四电流IR2相加，使得从所述第三及第四电流IR1，IR2得到的温度系数补偿；以及电压转换单元(260，270)，用于将所述ΔV传送给所述第一及第二电阻(210，220)使得所述电阻(210，220)不给所述第一及第二晶体管(216，226)加负载。
7.权利要求6的基准电路(200)，其特征在于控制单元(241)，它量测所述基准电路(200)实际工作温度时场效应晶体管(FET)的饱和电压VDSSAT，并且将所述第一及第二双极晶体管(216，226)的基极-发射极电位偏置至高于VDSSAT的电平。
8.具有双极晶体管(216，226)的基准电路(200)，用于提供互相补偿的相反温度系数的电压，其特征在于，所述基准电路(200)还有场效应管(FET295，293)，从而提供给所述双极晶体管的基极的偏压VBIAS是从所述FET的阈电压得到的。
9.基准电路(200)具有第一电源线(201)及第二电源线(202)并提供实际上不随温度变化的基准电压(203)，所述基准电路其特征在于：
第一电流源(215)及第二电流源(225)，其每一个都连接到所述第一电源线(201)上；
第一双极晶体管(216)及第二双极晶体管(226)，其每一个都具有接在所述第一电源线(201)及所述第二电源线(202)之间的发射极和集电极，所述第一双极晶体管(216)及第二双极晶体管(226)的基极接在一起；
第一运算放大器(260，运放)及第二运算放大器(270，运放)，所述第一运放(260)的第一输入(261)接到所述第一晶体管(216)的发射极上，所述第二运放(270)的第一输入(271)接到所述第二晶体管(226)的发射极上，所述第二运放(270)接成跟随器，其输出(273)接到所述第二运放(270)的第二输入(272)上；
第一电阻(210)，接在形成第一节点(205)的所述第一运放(260)的第二输入(262)和所述第二运放(270)的所述输出(273)之间，因此所述第一电阻(210)具有所述第一双极晶体管(216)及所述第二双极晶体管(226)的基极-发射极电压之间的第一电压差；以及
第二电阻(220)，接在所述第一运放(260)的所述第二输入(262)和所述第一晶体管(216)及所述第二晶体管(226)的基极之间，因此所述第二电阻(220)具有所述第一双极晶体管(216)的基极-发射极电压的第二电压差，
其中所述第一电压差及第二电压差提供具有不同温度系数的、流经所述第二电阻(220)的电流，结果得到的电流是不随温度改变的基准电流。
10.在一个基准电路(200)中，由公共电压控制的双极晶体管(216，226)提供电压差ΔV，其中所述双极晶体管(216，226)接到具有要求一定的输入电压的输入级的电压转换单元(260，270)上，一个用于补偿由于温度改变引起的共模偏差ΔV的方法，所述方法其特征在于下面的步：
在一个所述双极晶体管(216，226)的一个极上量测第一电压；
将所述第一电压线性地变换为不影响所述第一电压的第二电压；
由电压源(290)提供基准电压，电压源与所述要求的输入电压有关；以及
将所述第二电压与所述基准电压相比较并改变控制所述双极晶体管(216，226)的公共电压。
CN98118379A 1997-08-15 1998-08-14 基准电路及其方法 Expired - Fee Related CN1119734C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US911239 1997-08-15
US911,239 1997-08-15
US08/911,239 US5910726A (en) 1997-08-15 1997-08-15 Reference circuit and method

Publications (2)

Publication Number Publication Date
CN1208873A CN1208873A (zh) 1999-02-24
CN1119734C true CN1119734C (zh) 2003-08-27

Family

ID=25429959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98118379A Expired - Fee Related CN1119734C (zh) 1997-08-15 1998-08-14 基准电路及其方法

Country Status (8)

Country Link
US (1) US5910726A (zh)
EP (1) EP0898215B1 (zh)
JP (1) JP4388144B2 (zh)
KR (1) KR100682818B1 (zh)
CN (1) CN1119734C (zh)
DE (1) DE69831372T2 (zh)
HK (1) HK1018517A1 (zh)
TW (1) TW398069B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121824A (en) * 1998-12-30 2000-09-19 Ion E. Opris Series resistance compensation in translinear circuits
US6133719A (en) * 1999-10-14 2000-10-17 Cirrus Logic, Inc. Robust start-up circuit for CMOS bandgap reference
US6255807B1 (en) * 2000-10-18 2001-07-03 Texas Instruments Tucson Corporation Bandgap reference curvature compensation circuit
US7524108B2 (en) 2003-05-20 2009-04-28 Toshiba American Electronic Components, Inc. Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry
US7253597B2 (en) * 2004-03-04 2007-08-07 Analog Devices, Inc. Curvature corrected bandgap reference circuit and method
JP4808069B2 (ja) 2006-05-01 2011-11-02 富士通セミコンダクター株式会社 基準電圧発生回路
JP2009003835A (ja) * 2007-06-25 2009-01-08 Oki Electric Ind Co Ltd 基準電流発生装置
JP4990049B2 (ja) * 2007-07-02 2012-08-01 株式会社リコー 温度検出回路
US8232784B2 (en) 2008-04-01 2012-07-31 O2Micro, Inc Circuits and methods for current sensing
CN104253587B (zh) * 2013-06-27 2017-10-20 上海东软载波微电子有限公司 晶体振荡器
JP6765119B2 (ja) * 2017-02-09 2020-10-07 リコー電子デバイス株式会社 基準電圧発生回路及び方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4375595A (en) * 1981-02-03 1983-03-01 Motorola, Inc. Switched capacitor temperature independent bandgap reference
JPS60247719A (ja) * 1984-05-23 1985-12-07 Nec Corp バンドギヤツプ基準電圧発生器
JPH0690655B2 (ja) * 1987-12-18 1994-11-14 株式会社東芝 中間電位発生回路
IT1234838B (it) * 1989-02-21 1992-05-29 Saverio Voltattorni Dispositivo per evitare lo sganciamento e la sovrasterzatura degli autoarticolati
US5132556A (en) * 1989-11-17 1992-07-21 Samsung Semiconductor, Inc. Bandgap voltage reference using bipolar parasitic transistors and mosfet's in the current source
IT1246598B (it) * 1991-04-12 1994-11-24 Sgs Thomson Microelectronics Circuito di riferimento di tensione a band-gap campionato
US5336986A (en) * 1992-02-07 1994-08-09 Crosspoint Solutions, Inc. Voltage regulator for field programmable gate arrays
JPH0643956A (ja) * 1992-07-06 1994-02-18 Nec Corp 基準電圧発生回路
US5352973A (en) * 1993-01-13 1994-10-04 Analog Devices, Inc. Temperature compensation bandgap voltage reference and method
US5424628A (en) * 1993-04-30 1995-06-13 Texas Instruments Incorporated Bandgap reference with compensation via current squaring
DE69426104T2 (de) * 1993-08-30 2001-05-10 Motorola, Inc. Krümmungskorrekturschaltung für eine Spannungsreferenz

Also Published As

Publication number Publication date
JP4388144B2 (ja) 2009-12-24
TW398069B (en) 2000-07-11
KR19990023592A (ko) 1999-03-25
HK1018517A1 (en) 1999-12-24
DE69831372D1 (de) 2005-10-06
US5910726A (en) 1999-06-08
CN1208873A (zh) 1999-02-24
EP0898215B1 (en) 2005-08-31
EP0898215A2 (en) 1999-02-24
DE69831372T2 (de) 2006-03-09
EP0898215A3 (en) 1999-05-12
JPH11134048A (ja) 1999-05-21
KR100682818B1 (ko) 2007-07-09

Similar Documents

Publication Publication Date Title
CN1119734C (zh) 基准电路及其方法
US6700360B2 (en) Output stage compensation circuit
CN1080742A (zh) 使用cmos晶体管的基准电压发生器
US20100052643A1 (en) Band-gap reference voltage generator
US5838191A (en) Bias circuit for switched capacitor applications
US20070152741A1 (en) Cmos bandgap reference circuit
US5635869A (en) Current reference circuit
CN1529216A (zh) 低温度系数和低电源电压系数的参考电流源
US5912580A (en) Voltage reference circuit
US6225856B1 (en) Low power bandgap circuit
CN111399580A (zh) 一种线性稳压电路
Liu et al. A low-quiescent current off-chip capacitor-less LDO regulator with UGCC compensation
CN101069142A (zh) 全npn晶体管的与绝对温度成正比的电流源
Lai et al. A 3-A CMOS low-dropout regulator with adaptive Miller compensation
JP2005123861A (ja) 高周波電力増幅回路および高周波電力増幅用電子部品
CN108181968B (zh) 一种基准电压产生电路
CN212112265U (zh) 一种线性稳压电路
US20130154604A1 (en) Reference current generation circuit and reference voltage generation circuit
CN113434005B (zh) 一种可控电阻电路
JP2005044051A (ja) 基準電圧発生回路
JP2003124757A (ja) アーリー効果の影響を低減する方法および装置
US6710642B1 (en) Bias generation circuit
CN221707962U (zh) 带隙基准电路
CN115373460B (zh) 一种电压基准源及集成电路
CN114706442B (zh) 一种低功耗带隙基准电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040820

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040820

Address after: Texas in the United States

Patentee after: FreeScale Semiconductor

Address before: Illinois Instrunment

Patentee before: Motorola, Inc.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030827

Termination date: 20130814