JPS60247719A - バンドギヤツプ基準電圧発生器 - Google Patents
バンドギヤツプ基準電圧発生器Info
- Publication number
- JPS60247719A JPS60247719A JP10266384A JP10266384A JPS60247719A JP S60247719 A JPS60247719 A JP S60247719A JP 10266384 A JP10266384 A JP 10266384A JP 10266384 A JP10266384 A JP 10266384A JP S60247719 A JPS60247719 A JP S60247719A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- terminal
- reference voltage
- current mirror
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は基準電圧発生器に係シ、特に演算増幅器を用
いたバンドギヤラフ０基準電圧発生器に関する。
いたバンドギヤラフ０基準電圧発生器に関する。
周知の通り、基準電圧発生器は、電源電圧、温度等の変
動に対して安定な高精度の電圧（基準電圧）が要求され
る電子回路２例えば、アナログ−ガイシタル変換器等に
用いられる。このような電子回路で、正弦波アナログ信
号を処理する用途には２通常、アナロググランド電圧に
重畳された高精度の基準電圧が必要とされる場合がある
。ところで、装置の小型化のためには、単一電源化が必
須である。この場合、アナロググランド電圧は。
動に対して安定な高精度の電圧（基準電圧）が要求され
る電子回路２例えば、アナログ−ガイシタル変換器等に
用いられる。このような電子回路で、正弦波アナログ信
号を処理する用途には２通常、アナロググランド電圧に
重畳された高精度の基準電圧が必要とされる場合がある
。ところで、装置の小型化のためには、単一電源化が必
須である。この場合、アナロググランド電圧は。
入力正弦波の許容入力振幅範囲を大きく取るだめに１通
常、電源電圧の半分の値に設定される。以下においては
、単一電源の場合について述べる。
常、電源電圧の半分の値に設定される。以下においては
、単一電源の場合について述べる。
上記用途に用いられるＣＭＯＳ （相補型金属酸化膜半
導体）技術による従来のバンドギャップ基準電圧発生器
を第１図に示す。
導体）技術による従来のバンドギャップ基準電圧発生器
を第１図に示す。
この基準電圧発生器は、エミッタ寸法の異るＮＰＮバイ
ポーラトランジスタ対１，２とｒ 抵抗３ ｉ 。
ポーラトランジスタ対１，２とｒ 抵抗３ ｉ 。
３２．３３と、ＮチャネルＭＯＳ電界効果トランジスタ
４１．４２を差動入力対とする演算増幅器４とを基本構
成要素として構成されている。尚。
４１．４２を差動入力対とする演算増幅器４とを基本構
成要素として構成されている。尚。
５１．５２はカレントミラー回路を構成する゛Ｎチャネ
ルＭＯ８）ランジスタ、５３．５４はカレントミラー回
路のカレントミラー電流供給端子である。
ルＭＯ８）ランジスタ、５３．５４はカレントミラー回
路のカレントミラー電流供給端子である。
４３．４４はＰ ｆ ヤネルＭｏｓトランジスタ、４５
は定電流源ＮチャネルＭＯ８ｌ−ランジスタ、４６は演
算増幅器の出力駆動段である。さらに、６は電源電圧端
子、７は接地端子である。８はアナロググランド端子で
あシ、前述の通シ１通常、電源電圧の半分の値に選ばれ
る。９は基準電圧出力端子である。
は定電流源ＮチャネルＭＯ８ｌ−ランジスタ、４６は演
算増幅器の出力駆動段である。さらに、６は電源電圧端
子、７は接地端子である。８はアナロググランド端子で
あシ、前述の通シ１通常、電源電圧の半分の値に選ばれ
る。９は基準電圧出力端子である。
ところで、このような従−来の基準電圧発生器において
は、電源電圧低下許容範囲が狭いという欠点がある。以
下、このことを式を用いて詳細に説明する。
は、電源電圧低下許容範囲が狭いという欠点がある。以
下、このことを式を用いて詳細に説明する。
まず、第１図においては。
■Ｅ ’ＢＢ１”ｖＧＳ４１＋■ＤＳ４５ ””・・”
’ （１）但し。
’ （１）但し。
ｖＢｇｌはトランジスタｌのベース・エミッタ間電圧。
ＶＧＳ４１はＭＯＳトランジスタ４１のダート・ソース
間電圧。
間電圧。
ｖＤｓ４５はＭＯＳ トランジスタ４５のドレイン・ソ
ース間電圧。
ース間電圧。
ＶＢはアナロググランド端子８の電位。
が成立する。ここで、 ＭＯＳトランジスタ４１゜４５
の閾値電圧をＶＴとすると。
の閾値電圧をＶＴとすると。
ｖａｓ４＋＞ＶＴ ｒ ｖａｎ４ｇ＞ＶＴ＝−−−−（
２）但し、電圧Ｖ。８４５はＭＯＳトランジスタ４５の
ダート・ソース間電圧 でなければならない。さらに、 ＭＯＳ トランジスタ
４５が安定に動作するだめには。
２）但し、電圧Ｖ。８４５はＭＯＳトランジスタ４５の
ダート・ソース間電圧 でなければならない。さらに、 ＭＯＳ トランジスタ
４５が安定に動作するだめには。
ｖｏＳｅｓ〉ｖｃｓ＋５．−・・−（３）とすると２式
（１） 、 （２） 、 （３）よりでなければならな
い。
（１） 、 （２） 、 （３）よりでなければならな
い。
ここで、一般的な値Ｖｕ１１−０．８Ｖ ＋ ＶＴ”０
．７Ｖとすると、■ＤＤ−５Ｖのときは（４）式の左辺
、右辺はそれぞれ１．７Ｖ 、１．４Ｖとなシ（４）式
が成立する。しかし。
．７Ｖとすると、■ＤＤ−５Ｖのときは（４）式の左辺
、右辺はそれぞれ１．７Ｖ 、１．４Ｖとなシ（４）式
が成立する。しかし。
■ＤＤ−４５ｖのときは、（４）式の左辺、右辺はそれ
ぞれ。
ぞれ。
１．４５Ｖ 、１．４Ｖ となって近づき、（４）式が
成立し゛にくくなる。実際に、電子計算機によ請求めた
基準電圧出力と電源電圧との関係を第２図に示す。図か
ら明らかなように、電源電圧が約４．５Ｖ以上でのみ安
定な基準電圧出力を示す。
成立し゛にくくなる。実際に、電子計算機によ請求めた
基準電圧出力と電源電圧との関係を第２図に示す。図か
ら明らかなように、電源電圧が約４．５Ｖ以上でのみ安
定な基準電圧出力を示す。
以上説明したように、第１図に示した基準電圧発生器に
おいては、電源電圧低下の許容範囲が狭い欠点がある。
おいては、電源電圧低下の許容範囲が狭い欠点がある。
本発明の目的は、上記従来型の基準電圧発生器の欠点を
改善し、電源電圧低下許容範囲の広い基準電圧発生器を
提供することにある。
改善し、電源電圧低下許容範囲の広い基準電圧発生器を
提供することにある。
本発明では、第１．第２のバイポーラトランジスタと、
第１．第２．第３の抵抗と、演算増幅器と、該演算増幅
器の出力により制御されるカレントミラー回路とから成
る基準電圧発生器において。
第１．第２．第３の抵抗と、演算増幅器と、該演算増幅
器の出力により制御されるカレントミラー回路とから成
る基準電圧発生器において。
前記演算増幅器の入力差動対トランジスタをＰチャネル
ＭＯＳトランジスタで構成したことを特徴とする。
ＭＯＳトランジスタで構成したことを特徴とする。
〔実施例〕
以下１図面を用いて本発明の実施例を詳細に説明する。
第３図は１本発明の実施例を示す図である。
第１図と同じ構成要素には、同じ番号を付けである。
第３図において、トランジスタ１，２のコレクタはそれ
ぞれ、電源電圧端子６に接続されている。トランジスタ
１，２のベースは相互に接続され、共通のアナロググラ
ンド端子８を介して２例えば、電源電圧ｖＤＤの半分の
値の電位が印加される。さらに、トランジスタ１のエミ
ッタとカレントミラー回路５の一方のカレントミラー電
流供給端子５３とは、抵抗３１を介して接続されている
。トランジスタ２のエミッタとカレントミラー回路５の
他方のカレントミラー電流供給端子５４とは直列に接続
された抵抗３２．３３を介して接続されている。
ぞれ、電源電圧端子６に接続されている。トランジスタ
１，２のベースは相互に接続され、共通のアナロググラ
ンド端子８を介して２例えば、電源電圧ｖＤＤの半分の
値の電位が印加される。さらに、トランジスタ１のエミ
ッタとカレントミラー回路５の一方のカレントミラー電
流供給端子５３とは、抵抗３１を介して接続されている
。トランジスタ２のエミッタとカレントミラー回路５の
他方のカレントミラー電流供給端子５４とは直列に接続
された抵抗３２．３３を介して接続されている。
演算増幅器４の一方の入力端子はトランジスタ１のエミ
ッタに接続され、他方の入力端子は抵抗３２と３３との
接続点に接続されている。さらにカレントミラー回路５
の制御電圧入力端子５５と演算増幅器４の出力端子４７
とが接続されている。
ッタに接続され、他方の入力端子は抵抗３２と３３との
接続点に接続されている。さらにカレントミラー回路５
の制御電圧入力端子５５と演算増幅器４の出力端子４７
とが接続されている。
ここで２本発明の特徴は、入力差動対トランジスタ４１
’、４２’がＰチャネルＭＯ８）ランノスタで構成され
ていることにある。４３’ 、 ４４’はＮチャネルＭ
Ｏ８）ランジスタ能動負荷、４５′は、ＰチャネルＭＯ
Ｓトランジ゛スタ定電流源である。このようにバンドギ
ャップ基準電圧発生器を構成することによシ、電源電圧
低下の許容範囲を広く取ることができる。
’、４２’がＰチャネルＭＯ８）ランノスタで構成され
ていることにある。４３’ 、 ４４’はＮチャネルＭ
Ｏ８）ランジスタ能動負荷、４５′は、ＰチャネルＭＯ
Ｓトランジ゛スタ定電流源である。このようにバンドギ
ャップ基準電圧発生器を構成することによシ、電源電圧
低下の許容範囲を広く取ることができる。
以下２式を用いてこれを説明する。第３図において、（
１）式に対応して。
１）式に対応して。
ＶＢ−ｖＢＥｉ−ｖＧＤ４１’ ＋ＶＧＳ４３’ ””
””’ （”）が成立する。ここで。
””’ （”）が成立する。ここで。
Ｖ Ｇ Ｄ ４１／ はＭＯＳトランジスタ４１′のダ
ート・ドレイン間電圧 ｖＧ Ｓ ４５’はＭＯＳ ）ランジスタ４３′のゲー
ト・ソース間電圧 である。ＭＯＳトランジスタ４１′はＰチャネル型であ
るだめ■。Ｄ４１１夕Ｏｖとすることが出来、（４）式
に対応して（５）式よりｖＢ−■ＤＤ／２ノ場合。
ート・ドレイン間電圧 ｖＧ Ｓ ４５’はＭＯＳ ）ランジスタ４３′のゲー
ト・ソース間電圧 である。ＭＯＳトランジスタ４１′はＰチャネル型であ
るだめ■。Ｄ４１１夕Ｏｖとすることが出来、（４）式
に対応して（５）式よりｖＢ−■ＤＤ／２ノ場合。
が成立しなければならない。電圧ＶＢつ１．■７を前述
の一般的な値に取り 、 （４） 、 （６）式を比較
すると。
の一般的な値に取り 、 （４） 、 （６）式を比較
すると。
（６）式における場合の方が、よシ低い電源電圧まで不
等式が成立することは明らかである。すなわち。
等式が成立することは明らかである。すなわち。
本発明の構成とすることによシ、電源電圧低下の許容範
囲を改善することが出来る。実際に、電子計算機によ請
求めた基準電圧出力対電源電圧特性を第４図に示す。電
源電圧ｖＤＤが約４■まで基準電圧が安定である。
囲を改善することが出来る。実際に、電子計算機によ請
求めた基準電圧出力対電源電圧特性を第４図に示す。電
源電圧ｖＤＤが約４■まで基準電圧が安定である。
以上２本発明では、基準電圧発生器の電源電圧低下許容
範囲を広く取れる効果がある。尚、実施例では単一電源
について述べだが、正負二電源の場合においても、単一
電源と同程度の電位差たとえば上２゜５ｖで用いた場合
、正、負電源が低下しても、同様な効果が得られること
は言うまでもない。まだ、トランジスタ１，２は、Ｎ型
基板によるＮＰＮ型の場合について説明したが、Ｐ型基
板によるＰＮＰ型でも良いことも言うまでもない。
範囲を広く取れる効果がある。尚、実施例では単一電源
について述べだが、正負二電源の場合においても、単一
電源と同程度の電位差たとえば上２゜５ｖで用いた場合
、正、負電源が低下しても、同様な効果が得られること
は言うまでもない。まだ、トランジスタ１，２は、Ｎ型
基板によるＮＰＮ型の場合について説明したが、Ｐ型基
板によるＰＮＰ型でも良いことも言うまでもない。
第１図は従来用いられている基準電圧発生回路を示す回
路図、第２図は第１図に示した回路での電源電圧依存性
を示す図、第３図は本発明の一実施例を示す回路図、第
４図は第３図に示した回路図での電源電圧依存性を示す
図である。 図中、１，２・・ＮＰＮバイポーラトランジスタ。 ３１．３２．３３・・・抵抗、４・・・演算増幅器、４
１゜４２・・ＮチャネルＭＯ８）ランジスタ、 ４１’
、 ４２’・・・ＰチャネルＭＯ３）ランノスタ、４
３．４４・・・ＰチャネルＭＯＳトランジスタ、４５・
・・ＮチャネルＭＯ８）ランノスタ、 ４３’ 、 ４
４’・・・ＮチャネルＭＯＳトランジスタ、４５′・・
・ＰチャネルＭＯＳトランジスタ、４６・・・演算増幅
器出力駆動部、４７・・・演算増幅器出力端子、４８・
・・差動入力段電流制御端子。 ５・・・カレントミラー回路、５１．５２・・・Ｎチャ
ネルＭＯＳトランジスタ、５３．５４・・・カレントミ
ラー電流供給端子、６・・・電源端子、７・・接地端子
。 ８・・アナロググランド端子、９・・・基準電圧出力端
子。 第１図 第３図 第４図
路図、第２図は第１図に示した回路での電源電圧依存性
を示す図、第３図は本発明の一実施例を示す回路図、第
４図は第３図に示した回路図での電源電圧依存性を示す
図である。 図中、１，２・・ＮＰＮバイポーラトランジスタ。 ３１．３２．３３・・・抵抗、４・・・演算増幅器、４
１゜４２・・ＮチャネルＭＯ８）ランジスタ、 ４１’
、 ４２’・・・ＰチャネルＭＯ３）ランノスタ、４
３．４４・・・ＰチャネルＭＯＳトランジスタ、４５・
・・ＮチャネルＭＯ８）ランノスタ、 ４３’ 、 ４
４’・・・ＮチャネルＭＯＳトランジスタ、４５′・・
・ＰチャネルＭＯＳトランジスタ、４６・・・演算増幅
器出力駆動部、４７・・・演算増幅器出力端子、４８・
・・差動入力段電流制御端子。 ５・・・カレントミラー回路、５１．５２・・・Ｎチャ
ネルＭＯＳトランジスタ、５３．５４・・・カレントミ
ラー電流供給端子、６・・・電源端子、７・・接地端子
。 ８・・アナロググランド端子、９・・・基準電圧出力端
子。 第１図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、 第１．第２のバイポーラトランジスタと。 第１．第２．第３の抵抗と、演算増幅器と該演算増幅器
の出力によシ制御されるカレントミラー回路とから成り
、前記第１．第２のバイポーラトランジスタはそのコレ
クタが電源端子に接続されると共に、ペースは互いに共
通接続され、前記第１のパイポ−−ラトランジスタのエ
ミッタと前記カレントミラー回路の一方のカレントミラ
ー電流供給端子とは前記第１の抵抗を介して接続され、
前記第２のバイポーラトランジスタのエミッタと前記カ
レントミラー回路の他方のカレントミラー電流供給端子
とは直列接続された前記第２．第３の抵抗を介して接続
され、前記演算増幅器はその一方の入力端子が前記第１
のバイポーラトランジスタのエミッタに接続され、他方
の入力端子は前記第２、第３の抵抗の接続点に接続され
ておシ、更に。 前記第１．第２のバイポーラトランジスタのベース接続
点に直流電位を供給する手段を備えて成る基準電圧発生
回路において、前記演算増幅器の入力差動対トランジス
タがＰチャネルＭＯＳトランジスタで構成されることを
特徴とするバンドギャップ基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10266384A JPS60247719A (ja) | 1984-05-23 | 1984-05-23 | バンドギヤツプ基準電圧発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10266384A JPS60247719A (ja) | 1984-05-23 | 1984-05-23 | バンドギヤツプ基準電圧発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60247719A true JPS60247719A (ja) | 1985-12-07 |
Family
ID=14333470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10266384A Pending JPS60247719A (ja) | 1984-05-23 | 1984-05-23 | バンドギヤツプ基準電圧発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247719A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682818B1 (ko) * | 1997-08-15 | 2007-07-09 | 프리스케일 세미컨덕터, 인크. | 기준회로및방법 |
-
1984
- 1984-05-23 JP JP10266384A patent/JPS60247719A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682818B1 (ko) * | 1997-08-15 | 2007-07-09 | 프리스케일 세미컨덕터, 인크. | 기준회로및방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677369A (en) | CMOS temperature insensitive voltage reference | |
| EP0194031B1 (en) | Cmos bandgap reference voltage circuits | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| US5229711A (en) | Reference voltage generating circuit | |
| EP0601540A1 (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| KR20000022517A (ko) | 정밀 밴드갭 기준 회로 | |
| GB2222497A (en) | Operational amplifier | |
| US6242897B1 (en) | Current stacked bandgap reference voltage source | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US4931718A (en) | CMOS voltage reference | |
| US4647841A (en) | Low voltage, high precision current source | |
| US5739682A (en) | Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH10150332A (ja) | 差動回路 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JPS60247719A (ja) | バンドギヤツプ基準電圧発生器 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JPS6154286B2 (ja) | ||
| US4843302A (en) | Non-linear temperature generator circuit | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH02253319A (ja) | 基準電圧回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JP2900413B2 (ja) | 基準電圧発生回路 |