CN1118863C - 防止硅化物滋长的半导体器件制造方法 - Google Patents
防止硅化物滋长的半导体器件制造方法 Download PDFInfo
- Publication number
- CN1118863C CN1118863C CN98102063A CN98102063A CN1118863C CN 1118863 C CN1118863 C CN 1118863C CN 98102063 A CN98102063 A CN 98102063A CN 98102063 A CN98102063 A CN 98102063A CN 1118863 C CN1118863 C CN 1118863C
- Authority
- CN
- China
- Prior art keywords
- diffusion layer
- temperature
- fluorine
- heat treatment
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 60
- 150000002500 ions Chemical class 0.000 claims abstract description 36
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 26
- 239000011737 fluorine Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 230000003213 activating effect Effects 0.000 claims abstract description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 42
- 238000010438 heat treatment Methods 0.000 claims description 25
- 239000010936 titanium Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 13
- 239000012535 impurity Substances 0.000 abstract description 12
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 230000004913 activation Effects 0.000 abstract description 4
- 238000007669 thermal treatment Methods 0.000 abstract 2
- 150000002222 fluorine compounds Chemical class 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000000137 annealing Methods 0.000 description 9
- 238000005245 sintering Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910008484 TiSi Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 2
- 239000012190 activator Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种制造半导体器件的方法，包括形成元件绝缘区的步骤、形成侧壁的步骤、形成扩散层的步骤、激活步骤、形成硅化物的步骤、以及去除步骤。形成元件绝缘区的步骤是在半导体基片上形成场氧化膜，从而形成元件隔离区。为了将杂质掺入半导体基片中而形成扩散层，在将元素氟(离子注入物质)注入半导体基片中以后，在激活扩散层之前进行一次热处理，其温度低于用来激活扩散层的热处理温度，从而将离子注入物质所产生的氟排出去。
Description
技术领域
本发明涉及一种半导体器件制造方法，更具体地说，本发明涉及一种防止硅化物滋长的半导体器件制造方法。
背景技术
高集成度的半导体集成电路如大规模集成电路(LSI)正在逐步使器件微型化。例如，将源区和漏区的杂质扩散层做得很浅，其面积做得很小。而且，连接器件的布线宽度也很窄。由此便增大了扩散层和布线的电阻，从而阻碍了器件的高速运行。根据这种情况，在最近的半导体器件中，人们试图用高熔点的金属硅化物，具体地说，用硅化钛来形成表面杂质扩散层，从而，人们通过增大杂质扩散层的电阻而使器件能够高速运行。
关于硅化钛层的形成，美国专利4,855,798号公开了一种以自对准(self-alignment)方式形成硅化钛层的方法。下面将参照图3(a)到图3(g)说明这种以自调准方式形成硅化钛的方法。
如图3(a)所示，场氧化膜2、栅氧化膜3、栅极4和侧壁膜5形成在半导体基片1上。在杂质离子注入半导体基片1的暴露部分6后该部分作为扩散层区域。
接着，用例如化学气相淀积(CVD)方法在所得结构的整个表面上形成离子注入的防护氧化膜7，从而，形成扩散层9[图3(b)]。随后，在不低于900℃的温度下进行热处理，以激活扩散层9，即，形成激活的扩散层14。
然后，去除防护氧化膜7，并在溅射(sputtering)Ti之前去除自然氧化膜[图3(c)]。
接着，如图3(d)所示，用例如溅射法在所得结构的整个表面上滋长钛膜11。将硅化钛膜11在不高于700℃的温度下，在惰性气体气氛中例如氮气气氛中进行热处理。从而便形成了由高阻值的TiSi2组成的C49相的硅化钛层12(第一烧结体)。这时，只在栅极4和扩散层9上以自对准方式形成硅化钛层12，[图3(e)]。
随后，去除场氧化膜2上和侧壁膜5上的未反应的钛膜11[图3(f)]。并且，在不低于800℃的温度下进行热处理。通过热处理，便形成了由低阻值的TiSi2组成的C54相的硅化钛膜(第二烧结体)。
然而，当用上述方法形成硅化钛膜时，要使器件微型化便会带来这样的问题，即，栅极和用作源/漏区的扩散层之间以及相邻扩散层相互间会发生短路，这种短路是由于硅化钛滋长到不应形成硅化钛的区域而引起的，也就是说，由于硅化钛滋长到用于隔离栅极和扩散层的侧壁膜上以及滋长到用于隔离扩散层的场氧化膜上而引起短路。下文将这种现象称为“滋长”。或者，这种短路是由于导体材料的形成而引起的。为了防止硅化钛的滋长和导体材料的形成，而将未反应的硅化钛的蚀刻时间延长，从而使扩散层上的硅化钛被过量蚀，但这会导致扩散层的电阻增大的弊病。
根据上述情况，人们提出了几种防止由于硅化钛的扩张引致的滋长到硅化钛形成区域之外的方法。
日本特开昭61-150216公开了其中的一种方法。按这种方法，将钛膜形成在硅基片上。然后，在较低的温度400°～600℃下进行第一次烧结，由此，通过所谓的硅化反应将钛膜转化成硅化钛膜。将未反应的钛膜去除，从而在扩散层和栅极上形成高阻值的硅化钛膜。然后，在不低于800℃的温度下进行第二次烧结，由此，将高阻值的硅化钛膜转化成低阻值的硅化钛膜。由于第一次烧结是在较低的温度400°～600℃下进行的，因此，这种方法的特点是可以防止硅化钛的滋长。
日本特开昭59-126672公开了另一种方法。用这种方法制造的半导体器件的结构如图4所示。按这种方法，为了抑制侧壁膜上硅化钛膜的滋长并抑制钛膜与侧壁膜反应，侧壁膜由不易与钛膜起反应的SiN形成。
然而，上述方法存在下列新问题。
第一种所述方法存在这样的问题，即，由于扩散层和栅极的微型化，因而不能达到所要求的电阻。其原因是由于第一次烧结温度低，而使得硅化钛的电阻高，且在第二次烧结后扩散层的层电阻不低于所要求的值。如果为了使扩散层电阻低于所要求的值，而提高第二次烧结温度，则会出现硅化钛收缩的问题。为此，在低的第一次烧结温度的情况下，尽管能抑制硅化钛的滋长，但不能使扩散层达到低阻值。
在第二种所述的方法中，尽管能避免栅极和扩散层之间的短路，但不能抑制相邻扩散层相互间的短路。
如上所述，用传统的技术必然不能完全抑制栅极与扩散层之间以及相邻扩散层相互间的短路。
为了完全抑制这种短路，已对硅化钛的滋长因素进行过分析。在P型扩散层中硅化钛的滋长是比较重要的，因此，从P型离子注入物质着手进行研究。图5表示在用BF2+(质量：49)和B+(质量：11)作离子注入物质时出现硅化钛滋长的情形。在将BF2+(质量：49)注入到P型扩散层中时，硅化钛的滋长如图所示。与此相反，当用B+(质量：11)注入到P型扩散层中时，没有硅化钛的滋长，如图所示。这个事实证明，P型离子注入物质BF2+中的F会留在场氧化膜和侧壁膜中，并且在进门Ti的硅化反应过程中，在场氧化膜和侧壁膜上会诱导发生Ti的硅化反应，从而出现硅化钛的滋长。
如果用B+(质量：11)作离子注入物质而形成P型扩散层，则可抑制硅化钛的滋长。但不能形成浅的扩散层，因此，用B+(质量：11)作为离子注入物质时，不能使半导体集成电路微型化。
发明内容
鉴于上述情况，本发明的目的是提供一种应用于半导体器件制造过程中的硅化钛形成方法，更具体地说，本发明的目的是提供一种形成优质产品的方法，它决不会因栅极和扩散层之间以及相邻扩散层相互间短路而产生次品。
为了达到上述目的，提出本发明的方法。
一种制造半导体器件的方法，包括下列步骤：
绕一半导体基片的预定区域形成绝缘区；
在所述预定区域上有选择地形成绝缘层；
在所述绝缘层上有选择地形成电极；在所述电极上有选择地形成形成硅化物；
将含有氟的杂质离子注入所述电极和所述绝缘区之间的基片中；
以第一温度对所述基片进行热处理；以及
在以第一温度进行热处理后，以高于第一温度的第二温度对所述基片进行热处理，以激活杂质离子。
本发明的方法的特征在于，低温热处理是在离子注入形成扩散层的步骤与激活扩散层的步骤之间进行的，因而会将离子注入物质所产生的氟从绝缘膜表面、侧壁表面、硅半导体基片以及半导体基片和绝缘区的界面排出去。最好在低温热处理的步骤之后紧接着进行激活步骤，这两个步骤最好在同一设备中进行。
下面以含氟的离子注入物质为例，说明本发明的机理。
本发明的方法的一个特征是，将注入场氧化膜表面、侧壁表面、半导体基片、以及半导体基片与场氧化膜之间的界面中的氟去除的步骤。去除氟的原因如下：由于形成P型扩散层，因而，注入场氧化膜、侧壁膜和半导体基片中的氟会在硅化钛形成的第一烧结步骤中诱发在场氧化膜和侧壁膜上不应该形成硅化钛的部分滋长硅化钛。当出现硅化钛滋长时，就会引起栅极和扩散层之间以及相邻扩散层相互间短路。因此，这种制造半导体器件的方法将通过去除氟来抑制硅化钛的滋长。
为了去除氟，在激活扩散层的步骤之前进行低温热处理。去除于氟就能够稳定地获得无硅化钛滋长的优质产品，不会因短路而出现次品。
附图说明
为了进一步理解本发明及其优点，下面结合附图作详细说明，附图中：
图1(a)到1(h)是截面示意图，按照其顺序，表示第一和第二实施例的硅化钛形成方法的第一应用例；
图2表示在本发明的第二实施例中当同时进行低温热处理和激活热处理时的温度曲线；
图3(a)到3(g)是截面示意图，表示传统硅化钛形成方法的一个实例的步骤顺序；
图4是用传统工艺形成硅化钛以后截面结构的一个实例；
图5(a)和5(b)是具有图4所示结构的半导体器件的电子扫描显微镜(SEM)照片，这些是从上面的方向斜视时的照片，具体地说，图5(a)和5(b)示出了半导体基片上形成的微观图形，表示硅化钛滋长的状态，图5(a)和5(b)表明，硅化钛的滋长程度随着注入物种的不同而不同，图5(a)表示用B+(质量：11)时的情形，而图5(b)表示用BF2+(质量：49)时的情形；
图6是曲线图，表示硼和氟在P型离子注入物质，BF2+(质量：49)中的浓度与深度的分布曲线；以及
图7表示当实施第一实施例时所得到的成品率与氟浓度的关系曲线。
具体实施方式
下面参照附图详细说明本发明的实施例。
实施例1
本实施例适用于第一发明，下面参照图1(a)到1(h)对本实例进行说明。
如图1(a)所示，在硅基片1上形成场氧化膜2、栅氧化膜3、栅极4和侧壁膜5。将杂质离子注入硅基片6的暴露部分内，并且将这些部分分别作扩散层区域。
随后，用化学气相淀积法在所得结构的整个表面上形成离子注入的防护氧化膜7。其后，注入杂质离子8，从而形成扩散层9[图1(b)]。这里，对P型扩散层的形成进行说明。将作为能够形成浅结(shallow junetion)的P型杂质，BF2+(质量：49)离子，注入图1(a)所示所得结构的整个表面内，其注入条件是：加速电压为30KeV，杂质浓度为3×1015cm-2。这里，作为离子注入物质组成元素的硼和氟的浓度在深度方向的分布取决于注入能量，其中，B的最大浓度位置大约在30nm附近，而F的最大浓度位置大约在25nm附近，如图6所示。
然后，用扩散炉在氮气气氛中进行热处理，其条件是：温度为700℃，热处理时间为60分钟[图1(c)]。在热处理过程中，存在于场氧化膜2、侧壁膜5、硅基片9以及硅基片1与场氧化膜2之间的界面中的F(氟)10作为释放气体而排出。从而，在场氧化膜2、侧壁膜5、硅基片9以及硅基片1与场氧化膜2之间的界面中F的浓度就变成1×1020原子/厘米3或更低。
接着，用灯退火设备(lamp annealing apparatus)以1000℃的温度进行10秒钟的热处理，从而激活扩散层。也就是说，形成了激活的扩散层14。这里，如果在激活扩散层14后进行低温热处理，那么F就会与Si等结合，而不能通过退火处理排出氟。因此，在进行激活扩散层的热处理前应该有效地进行低温热处理。
然后，用反应离子蚀刻设备(RIE etching apparatus)去除防护氧化膜7，并且在溅射(sputtering)Ti之前，用1∶100的DHF溶液清除扩散层和栅极上形成的自然氧化膜[图1(d)]。
接着，如图1(e)所示，用溅射方法在所得结构的整个表面上形成30nm厚的Ti膜11。用灯退火设备在700℃的温度进行30秒钟的热处理，从而形成由高阻值的TiSi2组成的C49相的硅化钛层12(第一烧结体)[图1(f)]。这时，只在栅极3和扩散层9上以自对准方式形成硅化钛层12。
然后，用过铵(per-ammoninm)水溶液将场氧化膜2和侧壁膜5上的未反应部分的Ti膜11去除[图1(g)]。
其后，用灯退火设备以850℃的温度再进行10秒钟的热处理。结果形成由低阻TiSi2组成的C54相的硅化钛层13(第二烧结体)，如图1(h)所示。
场氧化膜2和侧壁膜5上未出现如上所述形成的硅化钛膜13的滋长可得到低的硅化钛的薄层电阻率10Ω/或更低，从而，可以提高器件的运行速度，并且提高了优质产品的成品率，如图7所示。
实施例2
本实施例适用于本申请的第二发明，下面参照图1(a)到1(h)对本实施例进行说明。
首先，如图1(a)所示，类似于第一实施例，在硅基片1上形成场氧化膜2、栅氧化膜3、栅极4和侧壁膜5。将杂质离子注入硅基片6的暴露部分内，并且将这些部分分别作扩散层区域。
随后，用化学气相淀积法在所得结构的整个表面上形成离子注入的防护氧化膜7，其后，注入杂质离子8，从而形成扩散层9[图1(b)]。这里，与第一实施例一样，对P型扩散层的形成进行说明。将能够形成浅结的作为P型杂质，BF2+(质量：49)离子注入图1(a)所示所得结构的整个表面内，其注入条件是：加速电压为30KeV，杂质浓度为3×1015cm-2。这时，作为离子注入物质组成元素的硼和氟的浓度在深度方向的分布取决于注入能量，其中，B的最大浓度位置大约在30nm附近，而F的最大浓度位置大约在25nm附近，如图6所示。
接着，用灯退火设备(lamp annealing apparatus)以1000℃的10秒钟热处理，以便激活杂质离子。如图2所示，温度是变化的。在图2所示的步骤a中，氟作为释放气体从场氧化膜2、侧壁膜5、硅基片9以及硅基片1与场氧化膜2之间的界面中排出[图1(c)]。从而，在场氧化膜2、侧壁膜5、硅基片1以及硅基片1与场氧化膜2之间的界面中F的浓度就变成1×1020原子/厘米3或更低。在图2所示的步骤b中，对杂质离子进行激活处理。也就是说，形成激活的扩散层14。这样就不必增加步骤的数量和制造设备。
然后，用反应离子蚀刻设备去除防护氧化膜7[图1(d)]。其后，在溅射Ti之前，用1∶100的DHF溶液清除扩散层和栅极上形成的自然氧化膜[图1(d)]。
接着，如图1(e)所示，用溅射方法在所得结构的整个表面上形成30nm厚的Ti膜11。用灯退火设备在700℃的温度进行30秒钟的热处理，从而形成由高阻值TiSi2组成的C49相的硅化钛层12(第一烧结体)[图1(f)]。这时，只在栅极3和扩散层9上以自对准方式形成硅化钛层12。
然后，用过铵(per-anmonium)水溶液将场氧化膜2和侧壁膜5上的未反应部分的Ti膜11去除[图1(g)]。
其后，用灯退火设备以850℃的温度再进行10秒钟的热处理。结果形成由低阻值TiSi2组成的C54相的硅化钛层13(第二烧结体)，如图1(h)所示。
场氧化膜12和侧壁膜5上未出现如上所述形成的硅化钛膜13的滋长可得到低的硅化钛的薄层电阻率10Ω/或更低，从而，可以提高器件的运行速度。
用本发明的方法形成的硅化钛降低了氟在场氧化膜和侧壁氧化膜中的浓度，从而能够抑制硅化钛的滋长，并且能够稳定地获得优质产品，在栅极和扩散层之间以及相邻扩散层相互间不会短路。
尽管对本发明的最佳实施例进行了详细说明，但应该清楚，可以对本发明作出各种变化、替换和变更，而不会背离和超出附属的权利要求所限定的本发明的精神和范围。
Claims (15)
1.一种制造半导体器件的方法，包括下列步骤：在半导体基片上形成场氧化膜，以便形成元件隔离区；
在所述半导体基片上形成栅极，在所述栅极的侧壁上形成由绝缘材料构成的侧壁膜；
用所述的栅极作掩模，将含有氟的离子注入物质注入所述的半导体基片中，从而形成扩散层；
通过第一热处理来激活所述的扩散层；
在所述半导体基片的整个表面上淀积钛，并进行第二热处理，从而以自对准方式(in a self-aligned manner)在所述栅极上或所述扩散层上形成硅化钛；以及
局部地去除那些未转化成硅化钛的钛；
其中，在离子注入形成所述扩散层的步骤与第一热处理激活所述扩散的步骤之间以低于用来激活所述扩散层的第一热处理的温度进行第三热处理，从而，将离子注入物质所产生的氟从所述场氧化膜表面、所述侧壁膜表面、所述半导体基片、以及所述半导体基片与所述场氧化膜之间的界面排出去。
2.根据权利要求1所述的方法，其中，所述的第三热处理所用的设备与紧随其后的用来激活所述扩散层的所述第一热处理所用的设备相同。
3.根据权利要求1所述的方法，其中，所述的注入到所述扩散层中的离子注入物质是含有氟和硼的离子。
4.根据权利要求1所述的方法，其中，通过所述的第三热处理使氟的浓度变成1×1020原子/厘米3或更低。
5.根据权利要求1所述的方法，其中，所述的第三热处理的温度在300°～750℃的范围内。
6.根据权利要求1所述的方法，其中，所述的第三热处理所用的设备有扩散炉。
7.一种制造半导体器件的方法，包括下列步骤：
围绕半导体基片的预定区域形成隔离区；
在所述的预定区域上有选择地形成绝缘层；
在所述的绝缘层上有选择地形成电极；
在所述电极上有选择地形成硅化物；
将含有氟的杂质离子注入到所述电极和所述绝缘区之间的基片中；
以第一温度对所述基片进行加热；以及
在以所述第一温度加热以后，以高于所述第一温度的第二温度对所述基片进行加热，以使激活所述的杂质离子。
8.根据权利要求7所述的方法，其中，以所述的第一温度对所述的半导体器件进行加热，以便将所述隔离区内所含的氟排出去。
9.根据权利要求7所述的方法，其中，所述的硅化物具有C49相。
10.根据权利要求9所述的方法，进一步包括将所述硅化物的相由C49变成C54的步骤。
11.根据权利要求10所述的方法，其中，以所述的第一温度对所述的半导体器件进行加热，以便将所述隔离区内的氟排出去。
12.根据权利要求7所述的方法，进一步包括在所述电极侧面形成侧壁的步骤。
13.根据权利要求12所述的方法，其中，所述的硅化物具有C49相。
14.根据权利要求13所述的方法，进一步包括将所述硅化物的相由C49变成C54的步骤。
15.根据权利要求14所述的方法，其中，以所述的第一温度对所述的半导体器件进行加热，以便将所述隔离区和所述侧壁内所含的氟排出去。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149733A JP3031294B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体装置の製造方法 |
| JP149733/1997 | 1997-06-06 | ||
| JP149733/97 | 1997-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1201999A CN1201999A (zh) | 1998-12-16 |
| CN1118863C true CN1118863C (zh) | 2003-08-20 |
Family
ID=15481633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98102063A Expired - Fee Related CN1118863C (zh) | 1997-06-06 | 1998-06-05 | 防止硅化物滋长的半导体器件制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6133122A (zh) |
| JP (1) | JP3031294B2 (zh) |
| KR (1) | KR100294959B1 (zh) |
| CN (1) | CN1118863C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6312999B1 (en) * | 2001-03-29 | 2001-11-06 | Chartered Semiconductor Manufacturing Ltd. | Method for forming PLDD structure with minimized lateral dopant diffusion |
| US10510851B2 (en) * | 2016-11-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low resistance contact method and structure |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4047976A (en) * | 1976-06-21 | 1977-09-13 | Motorola, Inc. | Method for manufacturing a high-speed semiconductor device |
| JPS59126672A (ja) * | 1983-01-10 | 1984-07-21 | Nec Corp | 半導体装置の製造方法 |
| JPS61150216A (ja) * | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 半導体装置の製造方法 |
| US4855798A (en) * | 1986-12-19 | 1989-08-08 | Texas Instruments Incorporated | Semiconductor and process of fabrication thereof |
| JPH0411776A (ja) * | 1990-04-16 | 1992-01-16 | Natl Sci Council | ＰｔＳｉ／Ｓｉ構造を備えた半導体装置及びそのフッ素イオン注入方法 |
| US5185294A (en) * | 1991-11-22 | 1993-02-09 | International Business Machines Corporation | Boron out-diffused surface strap process |
| US5393685A (en) * | 1992-08-10 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Peeling free metal silicide films using rapid thermal anneal |
| US5380677A (en) * | 1993-06-23 | 1995-01-10 | Vlsi Technology, Inc. | Method for reducing resistance at interface of single crystal silicon and deposited silicon |
| JPH07202186A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 半導体装置の製造方法 |
| JP2891092B2 (ja) * | 1994-03-07 | 1999-05-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH07249763A (ja) * | 1994-03-09 | 1995-09-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5739046A (en) * | 1994-09-30 | 1998-04-14 | United Microelectronics Corporation | Method of making a reliable barrier layer |
| US5434096A (en) * | 1994-10-05 | 1995-07-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Method to prevent silicide bubble in the VLSI process |
| US5460993A (en) * | 1995-04-03 | 1995-10-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making NMOS and PMOS LDD transistors utilizing thinned sidewall spacers |
| US5698468A (en) * | 1995-06-07 | 1997-12-16 | Lsi Logic Corporation | Silicidation process with etch stop |
| US5599726A (en) * | 1995-12-04 | 1997-02-04 | Chartered Semiconductor Manufacturing Pte Ltd | Method of making a conductive spacer lightly doped drain (LDD) for hot carrier effect (HCE) control |
| US5811343A (en) * | 1996-07-15 | 1998-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric |
| US5707896A (en) * | 1996-09-16 | 1998-01-13 | Taiwan Semiconductor Manuacturing Company, Ltd. | Method for preventing delamination of interlevel dielectric layer over FET P+ doped polysilicon gate electrodes on semiconductor integrated circuits |
| US5834346A (en) * | 1997-10-14 | 1998-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Procedure for eliminating bubbles formed during reflow of a dielectric layer over an LDD structure |
-
1997
- 1997-06-06 JP JP9149733A patent/JP3031294B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-03 US US09/089,666 patent/US6133122A/en not_active Expired - Lifetime
- 1998-06-05 KR KR1019980020918A patent/KR100294959B1/ko not_active IP Right Cessation
- 1998-06-05 CN CN98102063A patent/CN1118863C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1201999A (zh) | 1998-12-16 |
| JP3031294B2 (ja) | 2000-04-10 |
| US6133122A (en) | 2000-10-17 |
| JPH10340866A (ja) | 1998-12-22 |
| KR19990006706A (ko) | 1999-01-25 |
| KR100294959B1 (ko) | 2001-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1061782C (zh) | 半导体器件的布线结构及其制造方法 | |
| US6291344B1 (en) | Integrated circuit with improved contact barrier | |
| KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| EP0606114A1 (en) | Method of producing field effect transistor | |
| CN1118864C (zh) | 利用相变来制造半导体器件的方法 | |
| CN1922717A (zh) | 用于半导体制造的栅极掺杂物激活方法 | |
| CN1777976A (zh) | 形成通过加入硅来调整功函数的金属栅极结构的方法 | |
| US5940725A (en) | Semiconductor device with non-deposited barrier layer | |
| CN1720607A (zh) | 含有掺杂高－k侧壁隔片的场效应晶体管的漏极/源极延伸结构 | |
| CN1873921A (zh) | 半导体元件制造方法及电容器的制造方法 | |
| CN1118863C (zh) | 防止硅化物滋长的半导体器件制造方法 | |
| CN1085407C (zh) | 生产半导体集成电路的方法 | |
| JPH0684824A (ja) | 半導体装置の製造方法 | |
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| CN1206711C (zh) | 金属－氧化物－半导体晶体管的自对准硅化物的制备方法 | |
| KR950006974B1 (ko) | 반도체장치의 제조방법 | |
| KR100282436B1 (ko) | 반도체 소자의 제조방법 | |
| KR930007440B1 (ko) | 고융점 금속 규소화물 박막을 가진 반도체 장치의 제조 방법 | |
| CN1873955A (zh) | 半导体元件及其制造方法 | |
| CN1612308A (zh) | 半导体装置的制造方法 | |
| JPH05251378A (ja) | 半導体装置の製造方法 | |
| CN1144266C (zh) | 采用锗或锑预无定形注入及清洗的钛硅化物方法 | |
| JP3105508B2 (ja) | 多層ポリサイド構造を保護するための高融点金属シリサイド被覆 | |
| KR100498607B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR950005264B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100901 Address after: Kanagawa, Japan Patentee after: NEC Corp. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| ASS | Succession or assignment of patent right |
Owner name: RENESAS ELECTRONICS CORPORATION Free format text: FORMER OWNER: NEC CORP. Effective date: 20101110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20101110 Address after: Kanagawa, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: NEC Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030820 Termination date: 20150605 |
|
| EXPY | Termination of patent right or utility model |