CN111884664B - 信号毛刺消除电路和信号检测电路 - Google Patents

Abstract

本申请的实施例提供了一种信号毛刺消除电路和包括该信号毛刺消除电路的信号检测电路，信号毛刺消除电路包括相并联的第一支路和第二支路、以及第一选通模块；第一选通模块的两数据输入端分别与第一支路的输出端和第二支路的输出端相连，第一选通模块受控于第一时钟信号进行数据输入端选通，以输出所选通数据输入端中输入的信号；第一支路包括第一模块、第二选通模块和第一驱动模块，第一模块包括第一或非门和第二或非门；第二支路包括第二模块、第三选通模块和第二驱动模块，第二模块包括第三或非门和第四或非门；由此实现了有效消除信号中的毛刺，保证了信号的稳定性。

Description

信号毛刺消除电路和信号检测电路

技术领域

本申请涉及集成电路技术领域，具体而言，涉及一种信号毛刺消除电路和信号检测电路。

背景技术

在数据通信的接收端，由于从远端发送过来的信号经过传输线后，其信号的幅度较小，但是为了保证一定的信噪比，该幅度通常是比外面的噪声幅度大。此时接收端需要通过信号检测电路去识别收到的是正常的信号还是干扰的噪声。

但是，现有的信号检测电路中，由于元器件的制造工艺、工作电压、温度等条件的影响，使接收端所输出信号的高低电平转换发生变化，导致信号中出现毛刺，而信号中的毛刺会导致后续的信号处理的结果。

因此，如何消除信号中的毛刺是现有技术中亟待解决的技术问题。

发明内容

本申请的实施例提供了一种信号毛刺消除电路和信号检测电路，进而至少在一定程度上可以实现信号中毛刺的消除，以保证信号的稳定性。

本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。

根据本申请实施例的一个方面，提供了一种信号毛刺消除电路，包括相并联的第一支路和第二支路、以及第一选通模块；所述第一选通模块的两数据输入端分别与所述第一支路的输出端和所述第二支路的输出端相连，所述第一选通模块受控于第一时钟信号进行数据输入端选通，以输出所选通数据输入端中输入的信号；

所述第一支路包括第一模块、第二选通模块和第一驱动模块，所述第一模块包括第一或非门和第二或非门，所述第一或非门的一输入端用于接收待进行毛刺消除的输入信号，所述第一或非门的另一输入端与所述第二或非门的输出端连接；所述第二或非门的一输入端与所述第一或非门的输出端连接，所述第二或非门的另一输入端用于接收第二时钟信号；所述第二选通模块的一数据输入端与所述第二或非门的输出端连接，所述第二选通模块的另一数据输入端与所述第一驱动模块的输出端连接，所述第二选通模块受控于第三时钟信号进行数据输入端选通，以输出所选通数据数据输入端中输入的信号；所述第一驱动模块用于驱动输出所述第二选通模块所输出的信号，所述第一驱动模块的输出端作为所述第一支路的输出端；

所述第二支路包括第二模块、第三选通模块和第二驱动模块，所述第二模块包括第三或非门和第四或非门，所述第三或非门的一输入端用于接收所述待进行毛刺消除的输入信号，所述第三或非门的另一输入端与所述第四或非门的输出端连接；所述第四或非门的一输入端与所述第三或非门的输出端连接，所述第四或非门的另一输入端用于接收第四时钟信号；所述第三选通模块的一数据输入端与所述第四或非门的输出端连接，所述第三选通模块的另一数据输入端与所述第二驱动模块的输出端连接，所述第三选通模块受控于第五时钟信号进行数据输入端选通，以输出所选通数据输入端中输入的信号；所述第二驱动模块用于驱动输出所述第三选通模块所输出的信号，所述第二驱动模块的输出端作为所述第二支路的输出端；

所述第二时钟信号和所述第四时钟信号构成第一差分时钟信号，所述第三时钟信号和所述第五时钟信号构成第二差分时钟信号。

在本申请的一些实施例中，所述第一时钟信号、第三时钟信号和所述第四时钟信号为负沿时钟信号，所述第二时钟信号和第五时钟信号为正沿时钟信号。

在本申请的一些实施例中，所述第一选通模块包括第一复接器，所述第一复接器的控制端用于接收所述第一时钟信号；所述第二选通模块包括第二复接器，所述第二复接器的控制端用于接收所述第三时钟信号；所述第三选通模块包括第三复接器，所述第三复接器的控制端用于接收所述第五时钟信号。

在本申请的一些实施例中，所述第一驱动模块包括串联的第一反相器和第二反相器，所述第一反相器的输入端作为所述第一驱动模块的输入端，所述第二反相器的输出端作为所述第一驱动模块的输出端。

在本申请的一些实施例中，所述第二驱动模块包括串联的第三反相器和第四反相器，所述第三反相器的输入端作为所述第二驱动模块的输入端，所述第四反相器的输出端作为所述第二驱动模块的输出端。

根据本申请实施例的一个方面，提供了一种信号检测电路，包括第一功率检测电路、比较器和如上所述的信号毛刺消除电路，其中，所述第一功率检测电路用于对待检测信号进行功率检测，并输出功率检测信号；

所述比较器用于将所述功率检测信号与参考信号进行比较，并输出第一信号；

所述信号毛刺消除电路用于消除所述第一信号中的毛刺。

在本申请的一些实施例中，所述信号检测电路还包括参考信号支路，所述参考信号支路用于提供所述参考信号。

在本申请的一些实施例中，所述参考信号支路包括参考电压生成电路和第二功率检测电路；

所述参考电压生成电路用于生成阈值电压信号；

所述第二功率检测电路用于对所述阈值电压信号进行功率检测并输出所述参考信号，所述第二功率检测电路与所述第一功率检测电路相同。

在本申请的一些实施例中，所述阈值电压信号所指示的阈值电压配置于寄存器中，所述参考电压生成电路根据所述寄存器中所配置的阈值电压生成所述阈值电压信号。

在本申请的一些实施例中，所述信号检测电路还包括预放大器，所述预放大器用于对所述功率检测信号和所述参考信号进行预放大，所述比较器对进行预放大后的功率检测信号和进行预放大后的参考信号进行比较。

本实施例所提供的信号毛刺消除电路，在第一支路以及第二支路中，利用两个或非门的级联可以实现采样脉冲的第一次跳变并保持，即实现只提取信号(即待进行毛刺消除的输入信号)的第一次变化，而不提取其后的变化，从而保证了该输入信号的稳定性，不会反复在0和1之间变化，有效实现了信号中毛刺的消除，而且电路结构简单。而包括该信号毛刺消除电路的信号检测电路对应可以消除信号中的毛刺，保证所输出信号的稳定性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

在附图中：

图1是根据本申请一实施例示出的信号毛刺消除电路的电路图；

图2是本实施例示出的信号检测电路的框图；

图3是本实施例示出的信号检测电路的电路图。

附图标记如：110-第一支路；120-第二支路；130-第一选通模块；111-第一模块；112-第二选通模块；113-第一驱动模块；121-第二模块；122-第三选通模块；123-第二驱动模块；NOR1-第一或非门；NOR2-第二或非门；NOR3-第三或非门；NOR4-第四或非门；MUX1-第一复接器；MUX2-第二复接器；MUX3-第三复接器；INV1-第一反相器；INV2-第二反相器；INV3-第三反相器；INV4-第四反相器。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本申请将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

如图1所示，本实施例提供了一种信号毛刺消除电路，包括相并联的第一支路110和第二支路120、以及第一选通模块130；第一选通模块130的两数据输入端分别与第一支路110的输出端和第二支路120的输出端相连，第一选通模块130受控于第一时钟信号进行数据输入端选通，以输出所选通数据输入端中输入的信号。

第一支路110包括第一模块111、第二选通模块112和第一驱动模块113，第一模块111包括第一或非门NOR1和第二或非门NOR2，第一或非门NOR1的一输入端用于接收待进行毛刺消除的输入信号，第一或非门NOR1的另一输入端与第二或非门NOR2的输出端连接；第二或非门NOR2的一输入端与第一或非门NOR1的输出端连接，第二或非门NOR2的另一输入端用于接收第二时钟信号；第二选通模块112的一数据输入端与第二或非门NOR2的输出端连接，第二选通模块112的另一数据输入端与第一驱动模块113的输出端连接，第二选通模块112受控于第三时钟信号进行数据输入端选通，以输出所选通数据数据输入端中输入的信号；第一驱动模块113用于驱动输出第二选通模块112所输出的信号，从而通过第一驱动模块113提高第二选通模块112所输出信号的驱动能力，以保证经第一驱动模块113所输出的信号足够驱动下一级。第一驱动模块113的输出端作为第一支路110的输出端。

第二支路120包括第二模块121、第三选通模块122和第二驱动模块123，第二模块121包括第三或非门NOR3和第四或非门NOR4，第三或非门NOR3的一输入端用于接收待进行毛刺消除的输入信号，第三或非门NOR3的另一输入端与第四或非门NOR4的输出端连接；第四或非门NOR4的一输入端与第三或非门NOR3的输出端连接，第四或非门NOR4的另一输入端用于接收第四时钟信号；第三选通模块122的一数据输入端与第四或非门NOR4的输出端连接，第三选通模块122的另一数据输入端与第二驱动模块123的输出端连接，第三选通模块122受控于第五时钟信号进行数据输入端选通，以输出所选通数据输入端中输入的信号；第二驱动模块123用于驱动输出第三选通模块122所输出的信号，从而通过第二驱动模块123提高第三选通模块122所输出信号的驱动能力，以保证经第二驱动模块123所输出的信号足够驱动下一级。第二驱动模块123的输出端作为第二支路120的输出端。

在本实施例中，如图1所示，第一驱动模块113包括串联的第一反相器INV1和第二反相器INV2，第一反相器INV1的输入端作为第一驱动模块113的输入端，第二反相器INV2的输出端作为第一驱动模块113的输出端。第二驱动模块123包括串联的第三反相器INV3和第四反相器INV4，第三反相器INV3的输入端作为第二驱动模块123的输入端，第四反相器INV4的输出端作为第二驱动模块123的输出端。通过串联的两个反相器作为第一驱动模块113和第二驱动模块123，不仅提高了所输出信号的驱动能力，而且实现了信号的延时输出，除此之外还可以起到阻抗变换的作用，即串联两个反相器，使传输线阻降低，提高了抗干扰能力。

在本实施例中第一驱动模块113和第二驱动模块123通过串联的两个反相器来实现，但是并不限于此，在其他实施例中，还可以将其他偶数个(例如4个等)反相器串联作为第一驱动模块113、第二驱动模块123。

进一步的，在本实施例中，第一选通模块130包括第一复接器MUX1，第一复接器MUX1的控制端用于接收第一时钟信号，第一复接器MUX1的两数据输入端分别作为第一选通模块130的两数据输入端，第一复接器MUX1的输出端作为第一选通模块130的输出端。即：第一复接器MUX1的两数据输入端分别与第二反相器INV2的输出端和第四反相器INV4的输出端连接，第一复接器MUX1的输出端用于输出进行毛刺消除后的信号。

第二选通模块112包括第二复接器MUX2，第二复接器MUX2的控制端用于接收第三时钟信号。第二复接器MUX2的两数据输入端分别作为第二选通模块112的两数据输入端，第二复接器MUX2的输出端作为第二选通模块112的输出端，即第二复接器MUX2的一数据输入端与第二或非门NOR2的输出端连接，第二复接器MUX2的另一数据输入端与第二反相器INV2的输出端连接，第二复接器MUX2的输出端与第一反相器INV1的输入端连接。

第三选通模块122包括第三复接器MUX3，第三复接器MUX3的控制端用于接收第五时钟信号。第三复接器MUX3的两数据输入端分别作为第三选通模块122的两数据输入端，第三复接器MUX3的输出端作为第三选通模块122的输出端，即第三复接器MUX3的一数据输入端与第四或非门NOR4的输出端连接，第三复接器MUX3的另一数据输入端与第四反相器INV4的输出端连接，第三复接器MUX3的输出端与第三反相器INV3的输入端连接。

在本实施例中，第二时钟信号和第四时钟信号构成第一差分时钟信号，第三时钟信号和第五时钟信号构成第二差分时钟信号。其中，第一时钟信号、第三时钟信号和第四时钟信号为负沿时钟信号CLKN，第二时钟信号和第五时钟信号为正沿时钟信号CLKP。

对于信号而言，若该信号短时间内在1和0之间反复跳变，则该信号即为存在毛刺的信号。本实施例所提供的信号毛刺消除电路，通过第一支路110以及第二支路120中，利用两个或非门的级联来是实现采样脉冲的第一次跳变并保持，即实现只提取信号(即待进行毛刺消除的输入信号)的第一次变化，而不提取其后的变化，从而保证了该输入信号的稳定性，不会反复在0和1之间变化。

以第一支路110中的两个或非门举例来说，当第二时钟信号为高电平1时，输出节点A(即第二或非门NOR2的输出端)为低电平0，此时第一支路110中输出数据并不选通；当第二时钟信号为低电平0时，输出节点A实现了累加的功能，从而实现了采样脉冲的第一次跳变的功能。对应的，其后所连接的两级复接器(即第二复接器MUX2和第三复接器MUX3)就实现了交叉采样输出的结果，并第一时钟信号的下降沿输出消除毛刺后的信号。

本申请实施例还提供了一种信号检测电路，如图2和图3所示，包括第一功率检测电路、比较器和如上的信号毛刺消除电路，其中，第一功率检测电路用于对待检测信号进行功率检测，并输出功率检测信号；比较器用于将功率检测信号与参考信号进行比较，并输出第一信号，当功率检测信号的幅度大于设置的阈值电压差时，输出高电平的第一信号；反之，则输出低电平的第一信号；信号毛刺消除电路用于消除第一信号中的毛刺。

在本实施例中，信号检测电路还包括参考信号支路，参考信号支路用于提供参考信号。

具体的，如图2所示，参考信号支路包括参考电压生成电路和第二功率检测电路；参考电压生成电路用于生成阈值电压信号；第二功率检测电路用于对阈值电压信号进行功率检测并输出参考信号，第二功率检测电路与第一功率检测电路相同。

在本实施例中，阈值电压信号所指示的阈值电压配置于寄存器中，参考电压生成电路根据寄存器中所配置的阈值电压生成阈值电压信号。通过独立的寄存器来配置阈值电压，从而可以保证阈值电压的大小与待检测信号的无关，可以实现独立设置阈值电压的大小。

在本实施例中，如图2和图3所示，信号检测电路还包括预放大器，预放大器用于对功率检测信号和参考信号进行预放大，比较器对进行预放大后的功率检测信号和进行预放大后的参考信号进行比较。

在本实施中，如图2和图3所示，接收端所接收到的待检测信号为一对差分信号VinP和VinN，该待检测信号经过第一功率检测电路后得到一路差分信号V1P和V2N。参考电压生成电路在生成阈值电压信号Vrefh和Vrefl后，该阈值电压信号Vrefh和Vrefl经过第二功率检测电路后得到一路差分信号V2P和V2N。其中，Vrefh为阈值电压的上限值，Vrefl为阈值电压的下限值。第一功率检测电路或第二功率检测电路所输出的差分信号，一路是和信号幅度大小相关，另一端则是与输入共模电压相关的。

由于可能存在第一功率检测电路所输出功率检测信号的幅度差值较小，例如常用的功率检测电路为半波整流的方式，其输出端接一个大的滤波电容，因此，所输出差的幅度差值比较小，而比较器本身可能存在失调电压，因此必须保证输出的幅度差值必须大于该比较器的失调电压才能分辨出来，从而对比较器的灵敏度要求较高。

在本实施例中，在功率检测电路(第一功率检测电路和第二功率检测电路)和比较器之间设置预放大器，将两路差分信号放大后再由比较器进行比较，从而，降低了针对比较器的灵敏度要求，降低了比较器的设计难度。

在数据通信的接收端，由于从远端发送过来的数据经过传输线后，其信号的幅度较小，但是为了保证了一定的信噪比，该幅度通常是比外面的噪声幅度大。此时接收端需要通过信号检测电路去识别收到的是正常的信号还是干扰的噪声。本实施例中的信号检测电路即可应用于此场景下的接收端，而且，该信号检测电路中的信号毛刺消除电路可以有效保证最终所输出信号的稳定性。

本领域技术人员在考虑说明书及实践这里公开的实施方式后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (9)

1.一种信号毛刺消除电路，其特征在于，包括相并联的第一支路和第二支路、以及第一选通模块；所述第一选通模块的两数据输入端分别与所述第一支路的输出端和所述第二支路的输出端相连，所述第一选通模块受控于第一时钟信号进行数据输入端选通，以输出所选通数据输入端中输入的信号；

所述第一支路包括第一模块、第二选通模块和第一驱动模块，所述第一模块包括第一或非门和第二或非门，所述第一或非门的一输入端用于接收待进行毛刺消除的输入信号，所述第一或非门的另一输入端与所述第二或非门的输出端连接；所述第二或非门的一输入端与所述第一或非门的输出端连接，所述第二或非门的另一输入端用于接收第二时钟信号；所述第二选通模块的一数据输入端与所述第二或非门的输出端连接，所述第二选通模块的另一数据输入端与所述第一驱动模块的输出端连接，所述第二选通模块受控于第三时钟信号进行数据输入端选通，以输出所选通数据数据输入端中输入的信号；所述第一驱动模块用于驱动输出所述第二选通模块所输出的信号，所述第一驱动模块的输出端作为所述第一支路的输出端；

所述第二支路包括第二模块、第三选通模块和第二驱动模块，所述第二模块包括第三或非门和第四或非门，所述第三或非门的一输入端用于接收所述待进行毛刺消除的输入信号，所述第三或非门的另一输入端与所述第四或非门的输出端连接；所述第四或非门的一输入端与所述第三或非门的输出端连接，所述第四或非门的另一输入端用于接收第四时钟信号；所述第三选通模块的一数据输入端与所述第四或非门的输出端连接，所述第三选通模块的另一数据输入端与所述第二驱动模块的输出端连接，所述第三选通模块受控于第五时钟信号进行数据输入端选通，以输出所选通数据输入端中输入的信号；所述第二驱动模块用于驱动输出所述第三选通模块所输出的信号，所述第二驱动模块的输出端作为所述第二支路的输出端；

其中，所述第二时钟信号和所述第四时钟信号构成第一差分时钟信号，所述第三时钟信号和所述第五时钟信号构成第二差分时钟信号，所述第一时钟信号、所述第三时钟信号和所述第四时钟信号为负沿时钟信号，所述第二时钟信号和所述第五时钟信号为正沿时钟信号。

2.根据权利要求1所述的信号毛刺消除电路，其特征在于，所述第一选通模块包括第一复接器，所述第一复接器的控制端用于接收所述第一时钟信号；所述第二选通模块包括第二复接器，所述第二复接器的控制端用于接收所述第三时钟信号；所述第三选通模块包括第三复接器，所述第三复接器的控制端用于接收所述第五时钟信号。

3.根据权利要求1所述的信号毛刺消除电路，其特征在于，所述第一驱动模块包括串联的第一反相器和第二反相器，所述第一反相器的输入端作为所述第一驱动模块的输入端，所述第二反相器的输出端作为所述第一驱动模块的输出端。

4.根据权利要求1所述的信号毛刺消除电路，其特征在于，所述第二驱动模块包括串联的第三反相器和第四反相器，所述第三反相器的输入端作为所述第二驱动模块的输入端，所述第四反相器的输出端作为所述第二驱动模块的输出端。

5.一种信号检测电路，其特征在于，包括第一功率检测电路、比较器和如权利要求1-4中任一项所述的信号毛刺消除电路，其中，所述第一功率检测电路用于对待检测信号进行功率检测，并输出功率检测信号；

所述比较器用于将所述功率检测信号与参考信号进行比较，并输出第一信号；

所述信号毛刺消除电路用于消除所述第一信号中的毛刺。

6.根据权利要求5所述的信号检测电路，其特征在于，所述信号检测电路还包括参考信号支路，所述参考信号支路用于提供所述参考信号。

7.根据权利要求6所述的信号检测电路，其特征在于，所述参考信号支路包括参考电压生成电路和第二功率检测电路；

所述参考电压生成电路用于生成阈值电压信号；

所述第二功率检测电路用于对所述阈值电压信号进行功率检测并输出所述参考信号，所述第二功率检测电路与所述第一功率检测电路相同。

8.根据权利要求7所述的信号检测电路，其特征在于，所述阈值电压信号所指示的阈值电压配置于寄存器中，所述参考电压生成电路根据所述寄存器中所配置的阈值电压生成所述阈值电压信号。

9.根据权利要求5所述的信号检测电路，其特征在于，所述信号检测电路还包括预放大器，所述预放大器用于对所述功率检测信号和所述参考信号进行预放大，所述比较器对进行预放大后的功率检测信号和进行预放大后的参考信号进行比较。

Images