CN111867252A - 一种高精度覆盖膜贴合方法 - Google Patents
一种高精度覆盖膜贴合方法 Download PDFInfo
- Publication number
- CN111867252A CN111867252A CN202010491905.9A CN202010491905A CN111867252A CN 111867252 A CN111867252 A CN 111867252A CN 202010491905 A CN202010491905 A CN 202010491905A CN 111867252 A CN111867252 A CN 111867252A
- Authority
- CN
- China
- Prior art keywords
- precision
- expansion
- shrinkage
- pcb
- same group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
Abstract
本发明公开了一种高精度覆盖膜贴合方法,包括S1:在完成线路加工后,测量并记录各PCB的涨缩参数;S2:根据各涨缩参数和预设的涨缩分组区间,对各PCB进行分组,并对各组PCB出具对应的涨缩补偿值;S3:对具有同组涨缩补偿值的PCB,划分同组配套的覆盖膜,并对同组覆盖膜先激光切割部分开口,再冲压剩余的部分开口;S4:撕除开窗后同组覆盖膜上的离型纸,并与同组PCB配对进行对位贴合。根据涨缩补偿分组来开窗对应同组的覆盖膜,可以降低原来通过固定尺寸开窗导致的误差增加问题,并且在分组覆盖膜之后,使用激光切割和模冲结合的方式分别加工同组覆盖膜上公差精度要求不同的开口,改善了开窗精度,后续批量PCB与覆盖膜对位贴合精度、效率和质量均有提升。
Description
技术领域
本发明涉及PCB加工技术领域,具体涉及一种高精度覆盖膜贴合方法。
背景技术
在PCB制作中,需要对PCB上的覆盖膜进行开窗及贴合,传统技术中存在两种批量加工形式。其一是以模冲方式完成覆盖膜开窗后,以控制涨缩补偿及套Pin对位的方式行贴合,这种加工方式中批量模冲取的是固定尺寸,但各个板子在加工过程中存在不同尺寸的涨缩变化,用固定尺寸模冲会存在对位上的误差,另外覆盖膜使用Pin孔治具固定的方式也存在一定的对位误差。另一种方式是将批量模冲后的覆盖膜,使用CCD贴合对位技术加工,此类方式虽然使用CCD贴合减少了套Pin治具的对位误差,但还是存在使用固定尺寸模冲覆盖膜造成的对位误差。因此,为提升覆盖膜的对位贴合精度,需对PCB覆盖膜的开窗及贴合方法寻求新的技术突破。
发明内容
为解决上述技术缺陷,本发明采用的技术方案在于,提供一种高精度覆盖膜贴合方法,包括如下步骤:
S1:在完成线路加工后,测量并记录各PCB的涨缩参数;
S2:根据各涨缩参数和预设的涨缩分组区间,对各PCB进行分组,并对各组PCB出具对应的涨缩补偿值;
S3:对具有同组涨缩补偿值的PCB,划分同组配套的覆盖膜;
S4:对同组覆盖膜先激光切割部分开口,再冲压剩余的部分开口;
S5:撕除开窗后同组覆盖膜上的离型纸,并与同组PCB配对进行对位贴合。
作为优选,在步骤S2中,预设的涨缩分组区间的划分规则为:结合初始PCB的L值、贴合精度公差±d、激光切割误差±D划分涨缩分组区间,区间间隔为2d/L,整距误差为2D/L;其中:L值为初始PCB的长边尺寸。
作为优选,设定区间间隔为0.2/L,划分三组涨缩分组区间,其中:无补偿组别为-0.1/L~0.1/L,偏小组别为-0.3/L~-0.1/L,偏大组别为0.1/L~0.3/L。
作为优选,在步骤S2中,依照各涨缩分组区间的中值设定涨缩补偿值,当PCB的涨缩参数为a%,且对应位于涨缩分组区间X%~Y%中,则该PCB对应的涨缩补偿值为(X%+Y%)/2。
作为优选,在步骤S4中,激光切割的部分开口为高精度要求开口,所述高精度要求开口的公差小于等于±0.1mm;冲压加工的部分开口为低精度要求开口,所述低精度要求开口的公差大于±0.1mm。
作为优选,在步骤S1中,使用CCD检测仪对PCB进行涨缩参数的测量。
作为优选,在步骤S5中,使用CCD假贴机对配对的PCB和覆盖膜进行对位贴合后压合。
上述技术方案具有如下优点或有益效果:通过预先测量每片PCB的涨缩参数,根据对应的涨缩补偿值将PCB分组,根据分组来开窗对应同组的覆盖膜,可以降低原来通过固定尺寸开窗导致的误差增加问题,并且在分组覆盖膜之后,使用激光切割和模冲结合的方式分别加工同组覆盖膜上公差精度要求不同的开口,改善了开窗精度,后续批量PCB与覆盖膜对位贴合精度、效率和质量均有提升。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例覆盖膜贴合方法的流程图;
图2是本发明实施例PCB及覆盖膜于加工过程中的形态变化图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明。
实施例
如图1所示,本发明提供一种高精度覆盖膜贴合方法,具体包括如下步骤:
S1:在完成线路加工后,测量并记录各PCB的涨缩参数;
作为优选,在步骤S1中,可以使用CCD检测仪对PCB进行涨缩参数的测量。
S2:根据各涨缩参数和预设的涨缩分组区间,对各PCB进行分组,并对各组PCB出具对应的涨缩补偿值;
作为优选,在步骤S2中,预设的涨缩分组区间的划分规则为:结合初始PCB的L值、贴合精度公差±d、激光切割误差±D划分涨缩分组区间,区间间隔为2d/L,整距误差为2D/L;其中:L值为初始PCB的长边尺寸。作为优选,可以设定区间间隔为0.2/L,并划分三组涨缩分组区间,其中:无补偿组别为-0.1/L~0.1/L,偏小组别为-0.3/L~-0.1/L,偏大组别为0.1/L~0.3/L。
分组区间划分示例:设定PCB长边尺寸为400mm,以贴合精度公差±0.1mm计算,则偏差0.2mm范围内为一组,即0.2/400=5%%。考虑激光切割误差为±0.05mm的情況下,整距误差为0.1/400=2.5%%,则涨缩分组区间(X%~Y%)可以划分为:1:1组别涨缩管制区间为-2.5%%~2.5/%%,偏大组别为2.5%%~7.5%%,偏小组别为-7.5%%~-2.5/%%)。
作为优选,在步骤S2中,依照各涨缩分组区间的中值设定涨缩补偿值,当PCB的涨缩参数为a%,且对应位于涨缩分组区间X%~Y%中,则该PCB对应的涨缩补偿值为(X%+Y%)/2。
作为优选,在步骤S4中,激光切割的部分开口为高精度要求开口,高精度要求开口的公差小于等于±0.1mm;冲压加工的部分开口为低精度要求开口,低精度要求开口的公差大于±0.1mm。
S3:对具有同组涨缩补偿值的PCB,划分同组配套的覆盖膜;
S4:对同组覆盖膜先激光切割部分开口,再冲压剩余的部分开口;
S5:撕除开窗后同组覆盖膜上的离型纸,并与同组PCB配对进行对位贴合。
作为优选,在步骤S5中,可以使用CCD假贴机对配对的PCB和覆盖膜进行对位贴合后压合。
如图2所示,展示PCB及覆盖膜加工变化,(2a):使用CCD检测仪根据设置的靶位测量各PCB的涨缩参数,确定对应的涨缩补偿值;(2b):依据分组涨缩补偿值在对应的覆盖膜上,使用激光切割公差小的一部分开口;(2c)再接着在覆盖膜上使用模冲方式开公差大的另一部分开口;(2d):将开窗完成的同组覆盖膜与对应的同组涨缩PCB配对贴合;(2e):使用CCD假贴机对配对好的PCB及覆盖膜压合密着。
具体地,本发明通过预先测量每片PCB的涨缩参数,根据对应的涨缩补偿值将PCB分组,根据分组来开窗对应同组的覆盖膜,可以降低原来通过固定尺寸开窗导致的误差增加问题,并且在分组覆盖膜之后,使用激光切割和模冲结合的方式分别加工同组覆盖膜上公差精度要求不同的开口,改善了开窗精度,后续批量PCB与覆盖膜对位贴合精度、效率和质量均有提升。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种高精度覆盖膜贴合方法,其特征在于,包括如下步骤:
S1:在完成线路加工后,测量并记录各PCB的涨缩参数;
S2:根据各涨缩参数和预设的涨缩分组区间,对各PCB进行分组,并对各组PCB出具对应的涨缩补偿值;
S3:对具有同组涨缩补偿值的PCB,划分同组配套的覆盖膜;
S4:对同组覆盖膜先激光切割部分开口,再冲压剩余的部分开口;
S5:撕除开窗后同组覆盖膜上的离型纸,并与同组PCB配对进行对位贴合。
2.如权利要求1所述的高精度覆盖膜贴合方法,其特征在于,在步骤S2中,预设的涨缩分组区间的划分规则为:结合初始PCB的L值、贴合精度公差±d、激光切割误差±D划分涨缩分组区间,区间间隔为2d/L,整距误差为2D/L;其中:L值为初始PCB的长边尺寸。
3.如权利要求2所述的高精度覆盖膜贴合方法,其特征在于,设定区间间隔为0.2/L,划分三组涨缩分组区间,其中:无补偿组别为-0.1/L~0.1/L,偏小组别为-0.3/L~-0.1/L,偏大组别为0.1/L~0.3/L。
4.如权利要求2所述的高精度覆盖膜贴合方法,其特征在于,在步骤S2中,依照各涨缩分组区间的中值设定涨缩补偿值,当PCB的涨缩参数为a%,且对应位于涨缩分组区间X%~Y%中,则该PCB对应的涨缩补偿值为(X%+Y%)/2。
5.如权利要求1所述的高精度覆盖膜贴合方法,其特征在于,在步骤S4中,激光切割的部分开口为高精度要求开口,所述高精度要求开口的公差小于等于±0.1mm;冲压加工的部分开口为低精度要求开口,所述低精度要求开口的公差大于±0.1mm。
6.如权利要求1所述的高精度覆盖膜贴合方法,其特征在于,在步骤S1中,使用CCD检测仪对PCB进行涨缩参数的测量。
7.如权利要求1所述的高精度覆盖膜贴合方法,其特征在于,在步骤S5中,使用CCD假贴机对配对的PCB和覆盖膜进行对位贴合后压合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010491905.9A CN111867252B (zh) | 2020-06-02 | 2020-06-02 | 一种高精度覆盖膜贴合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010491905.9A CN111867252B (zh) | 2020-06-02 | 2020-06-02 | 一种高精度覆盖膜贴合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111867252A true CN111867252A (zh) | 2020-10-30 |
CN111867252B CN111867252B (zh) | 2021-10-22 |
Family
ID=72985490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010491905.9A Active CN111867252B (zh) | 2020-06-02 | 2020-06-02 | 一种高精度覆盖膜贴合方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111867252B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009276096A (ja) * | 2008-05-12 | 2009-11-26 | Seiko Precision Inc | 基板変形認識方法及び基板変形認識装置及び基板変形認識プログラム |
CN101695217A (zh) * | 2009-09-30 | 2010-04-14 | 深圳市金百泽电路板技术有限公司 | 一种刚挠结合印制板生产方法 |
CN103747639A (zh) * | 2014-02-13 | 2014-04-23 | 遂宁市广天电子有限公司 | 一种高层板制造方法 |
CN103997852A (zh) * | 2014-04-23 | 2014-08-20 | 奥士康精密电路(惠州)有限公司 | 一种涨缩板的分堆方法 |
CN104270889A (zh) * | 2014-09-28 | 2015-01-07 | 广州兴森快捷电路科技有限公司 | 局部高精度印制线路板及其制备方法 |
CN108449880A (zh) * | 2018-04-08 | 2018-08-24 | 珠海市凯诺微电子有限公司 | 柔性线路板覆盖膜贴合方法 |
CN109121303A (zh) * | 2018-09-28 | 2019-01-01 | 广州兴森快捷电路科技有限公司 | 预成板的分板方法、预成板的钻孔方法及线路板 |
-
2020
- 2020-06-02 CN CN202010491905.9A patent/CN111867252B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009276096A (ja) * | 2008-05-12 | 2009-11-26 | Seiko Precision Inc | 基板変形認識方法及び基板変形認識装置及び基板変形認識プログラム |
CN101695217A (zh) * | 2009-09-30 | 2010-04-14 | 深圳市金百泽电路板技术有限公司 | 一种刚挠结合印制板生产方法 |
CN103747639A (zh) * | 2014-02-13 | 2014-04-23 | 遂宁市广天电子有限公司 | 一种高层板制造方法 |
CN103997852A (zh) * | 2014-04-23 | 2014-08-20 | 奥士康精密电路(惠州)有限公司 | 一种涨缩板的分堆方法 |
CN104270889A (zh) * | 2014-09-28 | 2015-01-07 | 广州兴森快捷电路科技有限公司 | 局部高精度印制线路板及其制备方法 |
CN108449880A (zh) * | 2018-04-08 | 2018-08-24 | 珠海市凯诺微电子有限公司 | 柔性线路板覆盖膜贴合方法 |
CN109121303A (zh) * | 2018-09-28 | 2019-01-01 | 广州兴森快捷电路科技有限公司 | 预成板的分板方法、预成板的钻孔方法及线路板 |
Also Published As
Publication number | Publication date |
---|---|
CN111867252B (zh) | 2021-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001291641A (ja) | チップ型コンデンサ及びその製造方法並びにモールド金型 | |
CN103929884A (zh) | 一种具有台阶槽孔的印刷电路板的制作方法 | |
CN111867252B (zh) | 一种高精度覆盖膜贴合方法 | |
JP2011505075A (ja) | 印刷基板を製造するためのパネル化方法 | |
CN219180507U (zh) | 一种整流模块封装结构 | |
CN107072078A (zh) | 一种解决刚挠结合板叠构不对称造成的板翘曲方法 | |
CN112533355A (zh) | 一种带嵌入式铜块的pcb板件及其制作方法 | |
JPS5923100B2 (ja) | 電子部品群の製造方法 | |
US5231756A (en) | Process for manufacturing a multi-layer lead frame | |
JPH06132618A (ja) | フレキシブルプリント配線板及びその製造方法 | |
EP0457592A2 (en) | Process for manufacturing a multi-layer lead frame | |
WO2021184261A1 (zh) | 显示面板及显示装置 | |
JP2007088140A (ja) | 集合プリント配線板 | |
JPH04117153A (ja) | 積層鉄心の製造方法 | |
CN201887726U (zh) | 多元联排复合基板、频率器件组以及频率器件 | |
WO1998034444B1 (en) | A manufacturing process for printed circuits | |
JPH03195079A (ja) | フレキシブル回路基板元材及びフレキシブル回路基板の製造方法 | |
KR20190064497A (ko) | 인쇄 회로 기판 패널 | |
CN219696458U (zh) | 一种光学传感器的封装结构 | |
USRE35353E (en) | Process for manufacturing a multi-layer lead frame | |
CN117156693B (zh) | 一种减少ate产品形变的方法 | |
CN205082058U (zh) | 复合基线路板真空压合结构及复合基线路板 | |
JPH09246686A (ja) | 接続部材およびその製造方法 | |
KR100472666B1 (ko) | 시트형 탄탈 소자 제조방법 및 시트형 탄탈 소자 | |
JPH0964093A (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |