CN111834233A - 线路结构及其制备方法 - Google Patents
线路结构及其制备方法 Download PDFInfo
- Publication number
- CN111834233A CN111834233A CN202010586607.8A CN202010586607A CN111834233A CN 111834233 A CN111834233 A CN 111834233A CN 202010586607 A CN202010586607 A CN 202010586607A CN 111834233 A CN111834233 A CN 111834233A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- metal circuit
- circuit layer
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 302
- 239000002184 metal Substances 0.000 claims abstract description 302
- 238000005530 etching Methods 0.000 claims abstract description 84
- 230000000694 effects Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000243 solution Substances 0.000 claims description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910000570 Cupronickel Inorganic materials 0.000 claims description 14
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 14
- 239000000956 alloy Substances 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 claims description 14
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 claims description 14
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 229910001120 nichrome Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 252
- 239000000463 material Substances 0.000 description 11
- 239000007788 liquid Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明涉及一种线路结构及其制备方法，该线路结构，包括：基层，以及依次叠置在基层上的第一金属线路层、第二金属线路层、第三金属线路层；其中，第一金属线路层和第三金属线路层的金属活性均与第二金属线路层的金属活性不同，第一金属线路层、第二金属线路层，以及第三金属线路层三者在基层上的投影重合。在本发明中，金属导电线路分成三层，每一层的厚度都可以设置的较小，这样在蚀刻每一层金属层时，都可以避免该金属层远离基层的一侧蚀刻量过大。同时，每一次蚀刻时，蚀刻液都不会侵蚀其他已经制备完成的金属线路层，故通过本方法，可以有效解决金属层远离基层的一侧因蚀刻量过大而导致最终得到金属线路不能满足正常需要的问题。
Description
技术领域
本发明涉及导电膜材技术领域，特别是涉及一种线路结构及其制备方法。
背景技术
金属纳米多层膜具有传统金属膜不具备的特性，如特殊的光学、机械、巨弹性模量等。金属纳米多层膜通常包括基层以及设置在基层上的金属导电线路，其中，金属导电线路的制备方式通常是：现在基层上设置相应的金属层，然后在金属层远离基层的表面上设置干膜，然后通过曝光、显影等操作在干膜上形成蚀刻图案，最后通过蚀刻液蚀刻掉金属层多余的部分以形成金属导电线路。但是在蚀刻时，金属层距离基层越远的区域与蚀刻液接触的时间越长，这会导致金属层远离基层的一侧蚀刻量过大，进而使最终制备的金属导线线路不能满足实际的需要。
发明内容
基于此，有必要针对金属层远离基层的区域因与蚀刻液接触之间过长而导致最终制备的金属导电线路不能满足实际需求的问题提供一种线路结构及其制备方法。
一种线路结构的制备方法，包括以下步骤：在基层上设置第一金属线路层；在所述第一金属线路层远离所述基层的表面设置第二金属层；在所述第二金属层远离所述基层的表面设置第三金属层；在所述第三金属层远离所述基层的表面设置干膜，并通过曝光、显影在所述干膜上形成蚀刻图案；利用第一蚀刻液蚀刻所述第三金属层，以将所述第三金属层制备成第三金属线路层；利用第二蚀刻液蚀刻所述第二金属层，以将所述第二金属层制备成第二金属线路层；所述第一金属线路层、所述第二金属线路层，以及所述第三金属线路层三者在所述基层上的投影重合；其中，所述第一金属层的金属活性与所述第二金属层的金属活性不同，所述第二金属层的金属活性与所述第三金属层的金属活性不同，使得所述第二金属层可以避免被所述第一蚀刻液蚀刻、所述第一金属线路层和所述第三金属线路层可以避免被所述第二蚀刻液蚀刻。
在本发明中，金属导电线路分成三层，每一层都是单独地经过一次蚀刻操作制备而成，同时，每一层的厚度都可以设置的较小，这样蚀刻液在蚀刻每一次金属层时，都可以有效避免金属层远离基层的一侧因与蚀刻液接触时间过长而导致蚀刻量过大。另外，每一次蚀刻时，蚀刻液都不会侵蚀其他已经制备完成的金属线路层，故通过本发明提供的制备方法，可以有效解决金属层远离基层的一侧因蚀刻量过大而导致最终得到金属线路不能满足正常需要的问题。这样通过本实施例提供的制备方法便可以制备宽度更小的金属线路，比如可以通过本实施例提供的制备方法可以制备线宽小于25um的金属线路。
进一步的，所述基层的材质为PI、PET、PEN三者中的任一种；及/或所述第一金属线路层的材质为铜、铜钛合金、铜镍合金三者中的任一种；及/或所述第二金属线路层的材质为镍铬合金；及/或所述第三金属线路层的材质为铜、铜钛合金、铜镍合金中的任一种。
进一步的，在由所述基层至所述第一金属线路层的方向上，所述基层的厚度为10um-500um；及/或在由所述基层至所述第一金属线路层的方向上，所述第一金属线路层的厚度为50um-500um；及/或在由所述基层至所述第一金属线路层的方向上，所述第二金属线路层的厚度为10um-100um；及/或在由所述基层至所述第一金属线路层的方向上，所述第三金属线路层的厚度为50um-500um。
进一步的，所述第二金属线路层的材质为镍铬合金，所述第三金属线路层的材质为铜、铜钛合金、铜镍合金三者中的任一种，所述第一蚀刻液为硫酸和双氧水的混合液。
进一步的，所述第一金属线路层的材质为铜、铜钛合金、铜镍合金三者中的任一种，所述第二蚀刻液为盐酸和硝酸的混合液。
进一步的，所述在基层上设置第一金属线路层的步骤，包括：在所述基层上设置第一金属层；在所述第一金属层远离所述基层的表面设置干膜，并通过曝光、显影在所述干膜上形成蚀刻图案；利用第三蚀刻液蚀刻所述第一金属层，以将所述第一金属层制备成所述第一金属线路层。
进一步的，所述第一蚀刻液和所述第三蚀刻液为同一种蚀刻液，这样可以减少蚀刻液的种类，可以在一定程度上降低线路结构的生产成本。
一种线路结构，包括：基层；第一金属线路层，成型在所述基层上；第二金属线路层，成型在所述第一金属线路层远离所述基层的表面上；第三金属线路层，成型在所述第二金属线路层远离所述基层的表面上，所述第一金属线路层、所述第二金属线路层，以及所述第三金属线路层三者在所述基层上的投影重合；其中，所述第一金属线路层的金属活性与所述第二金属线路层的金属活性不同，所述第二金属线路层的金属活性与所述第三金属线路层的金属活性不同。
在本发明中，金属导电线路分成三层，每一层都是单独地经过一次蚀刻操作制备而成，同时，每一层的厚度都可以设置的较小，这样蚀刻液在蚀刻每一次金属层时，都可以有效避免金属层远离基层的一侧因与蚀刻液接触时间过长而导致蚀刻量过大。另外，每一次蚀刻时，蚀刻液都不会侵蚀其他已经制备完成的金属线路层，故通过本发明提供的制备方法，可以有效解决金属层远离基层的一侧因蚀刻量过大而导致最终得到金属线路不能满足正常需要的问题。
进一步的，在由所述基层至所述第一金属线路层的方向上，所述基层的厚度为10um-500um；及/或在由所述基层至所述第一金属线路层的方向上，所述第一金属线路层的厚度为50um-500um；及/或在由所述基层至所述第一金属线路层的方向上，所述第二金属线路层的厚度为10um-100um；及/或在由所述基层至所述第一金属线路层的方向上，所述第三金属线路层的厚度为50um-500um。
进一步的，所述基层的材质为PI、PET、PEN三者中的任一种；及/或所述第一金属线路层的材质为铜、铜钛合金、铜镍合金三者中的任一种；及/或所述第二金属线路层的材质为镍铬合金；及/或所述第三金属线路层的材质为铜、铜钛合金、铜镍合金中的任一种。
附图说明
图1为本发明提供的线路结构的堆叠结构示意图；
图2为本发明提供的制备方法的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
如图1所示，本实施例提供的线路结构100包括基层10，以及设置在基层10上的金属导电线路20。其中，金属导电线路20包括：第一金属线路层1、第二金属线路层2以及第三金属线路层3，其中，第一金属线路层1设置在基层10上；第二金属线路层2设置在第一金属线路层1远离基层10的表面上；第三金属线路层3设置在第二金属线路层2远离基层10的表面上，第一金属线路层1、第二金属线路层2以及第三金属线路层3三者在基层10上的投影重合。另外，在本实施例中，该线路结构100可以是金属纳米多层膜、电路板等，该线路结构100可以应用在穿戴设备、康复设备等产品中。
如图2所示，本实施例提供了一种制备上述线路结构100的方法，以下结合附图对该方法的各流程步骤进行详细描述。
步骤1，在基层10上设置第一金属层1a。其中，在本实施例中，基层10的材质为PI、PET、PEN三者中的任一种，第一金属层1a的材质为铜、铜钛合金、铜镍合金三者中的任一种，第一金属层1a可以通过溅射或者蒸镀等方式成型在基层10上。
步骤2，在第一金属层1a远离基层10的表面设置干膜，定义该干膜为第一干膜30，然后通过曝光、显影等操作在该第一干膜30上形成蚀刻图案。
步骤3，利用第三蚀刻液蚀刻第一金属层1a，以将第一金属层1a制备成所述第一金属线路层1。同时，第一金属线路层1制备完成后，需要去除贴附在第一金属线路层1上的第一干膜30。
步骤4，在第一金属线路层1远离基层10的表面设置第二金属层2a，其中，第二金属层2a完全覆盖第一金属线路层1，且第二金属层2a还填充第一金属线路层1中的各线路11之间的间隙12。另外，在本实施例中，第二金属线路层2为惰性保护层，其材质可以是镍铬合金等，第二金属层2a可以通过溅射或者蒸镀等成型在第一金属线路层1上。
步骤5，在第二金属层2a远离基层10的表面设置第三金属层3a，其中，第三金属层3a完全覆盖第二金属层2a。另外，在本实施例中，第三金属层3a的材质为铜、铜钛合金、铜镍合金三者中的任一种，第三金属层3a可以通过溅射或者蒸镀等方式成型在第二金属层2a上。
步骤6，在第三金属层3a远离基层10的表面设置干膜，定义该干膜为第二干膜40，然后通过曝光、显影等操作在第二干膜40上形成蚀刻图案。
步骤7，利用第一蚀刻液蚀刻第三金属层3a，以将第三金属层3a制备成第三金属线路层3。其中，第二金属层2a的金属活性与第三金属层3a的金属活性不同，使得第二金属层2a可以避免被第一蚀刻液蚀刻，这样可以避免第一金属线路层1与第一蚀刻液接触，进而避免第一蚀刻液损坏第一金属线路层1。具体的，在本实施例中，第一蚀刻液可以是硫酸和双氧水的混合液。
步骤8，利用第二蚀刻液蚀刻第二金属层2a，以将第二金属层2a制备成第二金属线路层2。在本实施例中，第二金属层2a的金属活性不仅与第三金属层3a的金属活性不同，而且与第一金属层1a的金属活性也不同。实际上第二金属层2a的金属活性比第一金属层1a以及第三金属层3a的金属活性都要小，与第一金属层1a以及第三金属层3a的材质相比，第二金属层2a的材质相当于是惰性金属，这样可以使第一金属线路层1和第三金属线路层3可以避免被第二蚀刻液蚀刻，故在蚀刻第二金属层2a时，第二蚀刻液不会损坏第一金属线路层1和第三金属线路层3。具体的，在本实施例中，第二蚀刻液为盐酸和硝酸的混合液。
步骤9，去除设置在第二金属线路层3上的第二干膜40。
在本实施例中，第一干膜30的材质和第二干膜40的材质相同，步骤6中曝光时采用的光罩与步骤2中曝光时所采用的光罩可以是同一个光罩，且步骤2中曝光时光罩相对基层10的位置，与步骤6中曝光时光罩相对基层10的位置保持不变，这样金属导电线路20制备以后，第一金属线路层1、第二金属线路层2，以及第三金属线路层3三者在基层10上的投影重合。
在蚀刻过程中，蚀刻液先与金属层远离基层10的一侧接触，然后逐步蚀刻侵蚀至基层10处，故蚀刻液完成后，金属层离基层10越远蚀刻量越大，此时蚀刻区域的横截面会呈一梯形，且在由基层至第一金属线路层1的方向上，梯形的宽度逐渐增大，当金属层厚度较大时，最终形成的金属线路远离基层10的一侧会被蚀刻掉。
在本实施例中，金属导电线路20分成三层，每一层都是单独地经过一次蚀刻操作制备而成。生产时，每一层的厚度都可以设置的较小，这样在蚀刻每一层金属层时，都可以有效避免该金属层远离基层10的一侧因与蚀刻液接触时间过长而导致蚀刻量过大。同时每一次蚀刻时，蚀刻液都不会侵蚀其他已经制备完成的金属线路层，故通过本实施例提供的制备方法，可以有效解决因金属层远离基层10的一侧蚀刻量过大而导致最终得到金属导电线路20不能满足正常需要的问题。这样通过本实施例提供的制备方法便可以制备宽度更小的金属线路，比如可以通过本实施例提供的制备方法可以制备线宽小于25um的金属线路。
在实际产品中，第一金属线路层1和第三金属线路层3的材质的活性较强，第二金属线路层2的材质的活性较弱，正常使用时，金属线路主要是通过第一金属线路层1和第二金属线路层2进行电流传输。在本实施例中，第一金属线路层1和第三金属线路层3的材质可以相同，这样第一蚀刻液和第三蚀刻液可以是同一种蚀刻液。可以理解的，在其他实施例中，金属线路还可以包括其他金属线路层，这些金属线路层在基层10上的投影也和第一金属线路层1在基层10的投影重合。
在本实施例中，为了提高第一金属线路层1的制备精度，第一金属层1a的厚度为50um-500um，其中，优选的第一金属层1a的厚度为100um-500um。为了提高第三金属线路层3的制备精度，第三金属层3a的厚度也设置为50um-500um，其中，优选的第三金属层3a的厚度为100um-500um。为了提高第二金属线路层2的制备精度，同时避免过多增大整个金属线路的厚度，第二金属层2a的厚度为10um-100um，其中，优选的第二金属层2a的厚度为20um-50um。另外，在本实施例中，基层10的厚度为10um-500um。
可以理解的，在本实施例中，基层10、第一金属层1a、第二金属层2a以及第三金属层3a四者的厚度，均是指四者在由基层10至第一金属层1a的方向上的尺寸。另外，第一金属层1a的厚度即为第一金属线路层1的厚度，第二金属层2a的厚度即为第二金属线路层2的厚度，第三金属层3a的厚度即为第三金属线路层3的厚度。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种线路结构的制备方法，其特征在于，包括以下步骤：
在基层上设置第一金属线路层；
在所述第一金属线路层远离所述基层的表面设置第二金属层；
在所述第二金属层远离所述基层的表面设置第三金属层；
在所述第三金属层远离所述基层的表面设置干膜，并通过曝光、显影在所述干膜上形成蚀刻图案；
利用第一蚀刻液蚀刻所述第三金属层，以将所述第三金属层制备成第三金属线路层；
利用第二蚀刻液蚀刻所述第二金属层，以将所述第二金属层制备成第二金属线路层；所述第一金属线路层、所述第二金属线路层，以及所述第三金属线路层三者在所述基层上的投影重合；
其中，所述第一金属层的金属活性与所述第二金属层的金属活性不同，所述第二金属层的金属活性与所述第三金属层的金属活性不同，使得所述第二金属层可以避免被所述第一蚀刻液蚀刻、所述第一金属线路层和所述第三金属线路层可以避免被所述第二蚀刻液蚀刻。
2.根据权利要求1所述的线路结构的制备方法，其特征在于，所述基层的材质为PI、PET、PEN三者中的任一种；及/或
所述第一金属线路层的材质为铜、铜钛合金、铜镍合金三者中的任一种；及/或
所述第二金属线路层的材质为镍铬合金；及/或
所述第三金属线路层的材质为铜、铜钛合金、铜镍合金中的任一种。
3.根据权利要求1所述的线路结构的制备方法，其特征在于，在由所述基层至所述第一金属线路层的方向上，所述基层的厚度为10um-500um；及/或
在由所述基层至所述第一金属线路层的方向上，所述第一金属线路层的厚度为50um-500um；及/或
在由所述基层至所述第一金属线路层的方向上，所述第二金属线路层的厚度为10um-100um；及/或
在由所述基层至所述第一金属线路层的方向上，所述第三金属线路层的厚度为50um-500um。
4.根据权利要求1所述的线路结构的制备方法，其特征在于，所述第二金属线路层的材质为镍铬合金，所述第三金属线路层的材质为铜、铜钛合金、铜镍合金三者中的任一种，所述第一蚀刻液为硫酸和双氧水的混合液。
5.根据权利要求4所述的线路结构的制备方法，其特征在于，所述第一金属线路层的材质为铜、铜钛合金、铜镍合金三者中的任一种，所述第二蚀刻液为盐酸和硝酸的混合液。
6.根据权利要求1所述的线路结构的制备方法，其特征在于，所述在基层上设置第一金属线路层的步骤，包括：
在所述基层上设置第一金属层；
在所述第一金属层远离所述基层的表面设置干膜，并通过曝光、显影在所述干膜上形成蚀刻图案；
利用第三蚀刻液蚀刻所述第一金属层，以将所述第一金属层制备成所述第一金属线路层。
7.根据权利要求6所述的线路结构的制备方法，其特征在于，所述第一蚀刻液和所述第三蚀刻液为同一种蚀刻液。
8.一种线路结构，其特征在于，包括：
基层；
第一金属线路层，成型在所述基层上；
第二金属线路层，成型在所述第一金属线路层远离所述基层的表面上；
第三金属线路层，成型在所述第二金属线路层远离所述基层的表面上；所述第一金属线路层、所述第二金属线路层，以及所述第三金属线路层三者在所述基层上的投影重合；
其中，所述第一金属线路层的金属活性与所述第二金属线路层的金属活性不同，所述第二金属线路层的金属活性与所述第三金属线路层的金属活性不同。
9.根据权利要求8所述的线路结构，其特征在于，在由所述基层至所述第一金属线路层的方向上，所述基层的厚度为10um-500um；及/或
在由所述基层至所述第一金属线路层的方向上，所述第一金属线路层的厚度为50um-500um；及/或
在由所述基层至所述第一金属线路层的方向上，所述第二金属线路层的厚度为10um-100um；及/或
在由所述基层至所述第一金属线路层的方向上，所述第三金属线路层的厚度为50um-500um。
10.根据权利要求8所述的线路结构，其特征在于，所述基层的材质为PI、PET、PEN三者中的任一种；及/或
所述第一金属线路层的材质为铜、铜钛合金、铜镍合金三者中的任一种；及/或
所述第二金属线路层的材质为镍铬合金；及/或
所述第三金属线路层的材质为铜、铜钛合金、铜镍合金中的任一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010586607.8A CN111834233A (zh) | 2020-06-24 | 2020-06-24 | 线路结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010586607.8A CN111834233A (zh) | 2020-06-24 | 2020-06-24 | 线路结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111834233A true CN111834233A (zh) | 2020-10-27 |
Family
ID=72898892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010586607.8A Withdrawn CN111834233A (zh) | 2020-06-24 | 2020-06-24 | 线路结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111834233A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020014841A1 (en) * | 1997-10-03 | 2002-02-07 | Masashi Nishiki | Wiring substrate and gas discharge display device |
| US6500352B1 (en) * | 1996-06-19 | 2002-12-31 | Canon Kabushiki Kaisha | Electrode plate, liquid crystal device and production thereof |
| CN101365300A (zh) * | 2007-08-08 | 2009-02-11 | 富葵精密组件(深圳)有限公司 | 电路板导电线路的制作方法 |
| CN110709805A (zh) * | 2017-05-29 | 2020-01-17 | 住友金属矿山株式会社 | 透明导电性基板的制造方法、透明导电性基板 |
-
2020
- 2020-06-24 CN CN202010586607.8A patent/CN111834233A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500352B1 (en) * | 1996-06-19 | 2002-12-31 | Canon Kabushiki Kaisha | Electrode plate, liquid crystal device and production thereof |
| US20020014841A1 (en) * | 1997-10-03 | 2002-02-07 | Masashi Nishiki | Wiring substrate and gas discharge display device |
| US20020070665A1 (en) * | 1997-10-03 | 2002-06-13 | Masashi Nishiki | Wiring substrate and gas discharge display device |
| CN101365300A (zh) * | 2007-08-08 | 2009-02-11 | 富葵精密组件(深圳)有限公司 | 电路板导电线路的制作方法 |
| CN110709805A (zh) * | 2017-05-29 | 2020-01-17 | 住友金属矿山株式会社 | 透明导电性基板的制造方法、透明导电性基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9173289B2 (en) | Multilayer substrate | |
| US8456018B2 (en) | Semiconductor packages | |
| WO2020192017A1 (en) | Touch substrate, manufacturing method thereof, and touch display device | |
| US8287992B2 (en) | Flexible board | |
| JP2010165780A (ja) | 薄膜抵抗素子の製造方法 | |
| CN107920415B (zh) | 具厚铜线路的电路板及其制作方法 | |
| CN108538802B (zh) | 半导体装置封装及制造半导体装置封装的方法 | |
| CN108886025B (zh) | 半导体封装基板及其制造方法 | |
| CN111834233A (zh) | 线路结构及其制备方法 | |
| JP6576498B2 (ja) | Ｆｐｃ一体型静電容量スイッチおよびその製造方法 | |
| CN116528512A (zh) | Rdl积层线路的制作方法和rdl积层线路 | |
| KR20020050704A (ko) | 플렉시블 배선판 및 그 제조방법 | |
| CN112020229A (zh) | 电路板的制作方法 | |
| JP5410377B2 (ja) | マスクセット | |
| CN113873771A (zh) | 一种适用于超精细fpc线路的制作工艺 | |
| JP4413932B2 (ja) | カメラの埋込みレンズモジュールの製造方法 | |
| CN110221723B (zh) | 触控面板制作方法、触控面板及电子装置 | |
| CN110993621A (zh) | 阵列基板及其制作方法 | |
| JP7213302B2 (ja) | 積層構造及びタッチセンサ | |
| CN112186103B (zh) | 一种电阻结构及其制作方法 | |
| CN111465167B (zh) | 基板结构及其制作方法 | |
| JP4311157B2 (ja) | 半導体装置用基板の製造方法 | |
| JP7211930B2 (ja) | 配線回路基板の製造方法 | |
| JP2023029294A (ja) | 配線回路基板の製造方法 | |
| JP2018026464A (ja) | 配線基板、半導体装置および配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201027 |