CN111816711B - 共振隧穿二极管及其制作方法 - Google Patents

共振隧穿二极管及其制作方法 Download PDF

Info

Publication number
CN111816711B
CN111816711B CN202010877959.9A CN202010877959A CN111816711B CN 111816711 B CN111816711 B CN 111816711B CN 202010877959 A CN202010877959 A CN 202010877959A CN 111816711 B CN111816711 B CN 111816711B
Authority
CN
China
Prior art keywords
layer
substrate
ohmic contact
functional layer
resonant tunneling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010877959.9A
Other languages
English (en)
Other versions
CN111816711A (zh
Inventor
周祥鹏
陆书龙
邱海兵
杨文献
李雪飞
边历峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN202010877959.9A priority Critical patent/CN111816711B/zh
Publication of CN111816711A publication Critical patent/CN111816711A/zh
Application granted granted Critical
Publication of CN111816711B publication Critical patent/CN111816711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种共振隧穿二极管，该共振隧穿二极管包括衬底以及在衬底上形成的功能层，在共振隧穿二极管的彼此相对的两侧分别设有第一磁性部和第二磁性部，第一磁性部和第二磁性部之间形成磁场；其中，磁场的磁场方向与衬底的面向功能层的表面的法线垂直。本发明还公开了一种共振隧穿二极管的制作方法。本发明解决了现有技术中因衬底的位错导致共振隧穿二极管的功能层内也形成有与衬底的位错相应的内部缺陷，从而导致共振隧穿二极管难以实现负阻特性的问题。

Description

共振隧穿二极管及其制作方法
技术领域
本发明涉及纳米半导体器件技术领域，尤其涉及一种共振隧穿二极管及其制作方法。
背景技术
制作共振隧穿二极管时，首选的衬底为蓝宝石衬底。但是，当前在市面上能得到的蓝宝石衬底的位错(是指晶体材料的内部微观缺陷，也是材料本身的特性)密度较高，直接在蓝宝石衬底上生长功能层时，蓝宝石衬底的位错特性会延续到功能层结构中，导致功能层内也形成有与蓝宝石衬底的位错相应的内部缺陷。这些缺陷能够俘获电子进而形成陷阱中心。
形成在共振隧穿二极管的功能层里的陷阱中心会束缚自由电子，使电子无法自由迁移。这样会严重影响共振隧穿过程，导致共振隧穿二极管难以实现负阻特性。
发明内容
鉴于现有技术存在的不足，在本发明的一方面提供了一种共振隧穿二极管，包括衬底以及在所述衬底上形成的功能层，在所述共振隧穿二极管的彼此相对的两侧分别设有第一磁性部和第二磁性部，所述第一磁性部和所述第二磁性部之间形成磁场；其中，所述磁场的磁场方向与所述衬底的面向所述功能层的表面的法线垂直。
优选地，所述功能层包括依序层叠在所述衬底上的第一欧姆接触层、第一势垒层、势阱层、第二势垒层和第二欧姆接触层。
优选地，所述功能层还包括第一隔离层和第二隔离层，所述第一隔离层设于第一欧姆接触层与所述第一势垒层之间，所述第二隔离层设于所述第二欧姆接触层与所述第二势垒层之间。
优选地，所述功能层的侧表面上包覆有钝化膜，所述第一磁性部和所述第二磁性部嵌设在所述钝化膜内。
优选地，所述共振隧穿二极管还包括第一电极和第二电极，所述第一电极设于第一欧姆接触层的面向所述势阱层的表面上，所述第二电极设于所述第二欧姆接触层的背向所述势阱层的表面上。
在本发明的另一方面提供了一种共振隧穿二极管的制作方法，所述制作方法包括：
在衬底上形成功能层；
在所述功能层的彼此相对的两侧分别形成第一磁性部和第二磁性部；
其中，所述第一磁性部和所述第二磁性部之间的磁场方向与所述衬底的面向所述功能层的表面的法线垂直。
优选地，形成所述功能层的方法包括：在所述衬底上依序层叠形成第一欧姆接触层、第一势垒层、势阱层、第二势垒层和第二欧姆接触层。
优选地，形成所述第一势垒层之前，形成所述功能层的方法还包括：在所述第一欧姆接触层背向所述衬底的表面上形成第一隔离层；其中，所述第一势垒层、所述势阱层和所述第二势垒层在所述第一隔离层形成后，并且依序层叠形成在所述第一隔离层上。
优选地，形成所述第二欧姆接触层之前，形成所述功能层的方法还包括：在所述第二势垒层背向所述势阱层的表面上形成第二隔离层；其中，所述第二欧姆接触层在所述第二隔离层形成后，并且形成在所述第二隔离层上。
优选地，形成所述第一磁性部和第二磁性部的方法包括：
对所述功能层进行部分刻蚀，以形成台面结构；
在所述台面结构的侧表面上形成钝化膜；
在所述功能层的彼此相对的两侧的所述钝化膜内分别注入磁性物质，以形成所述第一磁性部和所述第二磁性部。
本发明中，在共振隧穿二极管的功能层的相对两侧分别设置了磁性部，通过该彼此相对的两个磁性部生成磁场，该磁场的方向与衬底的面向功能层的表面的法线垂直。由于功能层内部电场的电场方向与衬底的面向功能层的表面的法线平行，因此功能层内部电场的电场方向也与该磁场方向垂直。当共振隧穿二极管的功能层内的磁场方向和电场方向垂直时，由于电子所受到的电场力和洛伦兹力相互垂直，电子会进行螺旋运动。电子的螺旋运动会使电子绕过陷阱中心，以此来减少电子被陷阱中心束缚的几率。而且，电场力和洛伦兹力同时施加在陷阱中心的电子时，该电子能够摆脱陷阱中心的束缚，恢复到自由状态。
本发明克服了衬底的位错缺陷的影响，减少了共振隧穿二极管结构对衬底质量的依赖，进而改善了共振隧穿二极管的性能。
附图说明
图1是根据本发明的实施例的共振隧穿二极管的截面图；
图2a至图2e是根据本发明的实施例的共振隧穿二极管的制程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
此外，当诸如层、膜、区域或基底等的元件被称作“在”另一元件或者另一元件的表面“上”时，该元件可以直接在所述另一元件上或者所述另一元件的表面上，或者也可以存在中间元件。可选择地，当元件被称作“直接在”另一元件或者另一元件的表面“上”时，不存在中间元件。
如背景技术中所述，现阶段的共振隧穿二极管的制作过程极度依赖于衬底本身的质量。当前在市面上能得到的蓝宝石衬底的位错密度普遍较高，由于这种位错缺陷是材料本身的特性(其他衬底材料也有位错缺陷，不同材料之间的位错密度不同)无法通过后续的加工来改善。当在蓝宝石衬底上直接生长功能层时，蓝宝石衬底的位错特性会延续到功能层结构中，导致功能层内也形成有与蓝宝石衬底的位错相应的内部缺陷，以形成陷阱中心。陷阱中心会束缚自由电子，使电子无法自由迁移。这样会严重影响共振隧穿过程，导致共振隧穿二极管难以实现负阻特性。
针对上述的问题，根据本发明的实施例提供了在共振隧穿二极管的功能层的相对两侧分别设置磁性部，以此在功能层内形成与功能层内部电场垂直的磁场，使功能层内的电子在垂直的电场力和洛伦兹力的作用下进行螺旋运动的技术方案。采用上述的技术方案可以使功能层内的电子绕过功能层内的陷阱中心，从而可以减少电子被陷阱中心束缚的几率，以此来克服衬底的位错缺陷的影响，进而能够缓解现阶段的共振隧穿二极管的制作过程极度依赖于衬底质量的问题。
以下将结合附图来详细描述根据本发明的实施例的共振隧穿二极管。
实施例1
本实施例提供了一种共振隧穿二极管。如图1所示，本实施例的共振隧穿二极管包括衬底1以及在所述衬底1上形成的功能层A。其中，所述共振隧穿二极管的彼此相对的两侧分别设有第一磁性部B和第二磁性部C。优选地，本实施例的所述功能层A具有彼此相对且平行的第一侧表面和第二侧表面。应当理解的是，本实施例的共振隧穿二极管的功能层A包括用于实现共振隧穿效应的多个子功能层，本实施例中所谓的功能层A的侧表面是指构成所述功能层A的多个子功能层的侧面连续相接而成的面(以下相同)。所述第一侧表面和所述第二侧表面上分别涂覆有磁性物质，以形成所述第一磁性部B和所述第二磁性部C。其中，所述第一磁性部B和所述第二磁性部C之间形成的磁场的磁场方向与所述衬底1的面向所述功能层A的表面的法线垂直。
由于所述功能层A的多个子功能层是沿着衬底1承载面的法线依序层叠，因此功能层A内部电场的电场方向与所述衬底1的面向功能层A的表面的法线平行。由此可知，本实施例的共振隧穿二极管中所述功能层A内部电场的电场方向与所述第一磁性部B和所述第二磁性部C之间的磁场方向相互垂直。因此，本实施例的功能层A内的电子受到相互垂直的电场力和洛伦兹力，从而可以进行螺旋运动。
电子的螺旋运动会使电子绕过陷阱中心，以此来减少电子被陷阱中心束缚的几率。而且，电场力和洛伦兹力同时施加在陷阱中心的电子时，该电子能够摆脱陷阱中心的束缚，恢复到自由状态。本实施例的共振隧穿二极管结构克服了衬底1的位错缺陷的影响，减少了共振隧穿二极管结构对衬底1质量的依赖，改善了器件性能。
优选地，如图1所示，所述功能层A的侧表面上包覆有钝化膜D。所述第一磁性部B和所述第二磁性部C嵌设在所述钝化膜D内。其中，所述第一磁性部B的N级与所述第二磁性部C的S级彼此相对设置，或者也可以是所述第一磁性部B的S级与所述第二磁性部C的N级彼此相对设置。
具体地，如图1所示，本实施例的所述功能层A包括依序层叠在所述衬底1上的第一欧姆接触层2、第一势垒层3、势阱层4、第二势垒层5和第二欧姆接触层6。所述共振隧穿二极管还包括第一电极7和第二电极8。其中，所述第一势垒层3、所述势阱层4、所述第二势垒层5所述和第二欧姆接触层6在所述衬底1上的正投影均位于所述第一欧姆接触层2在所述衬底1上的正投影内，也就是说，所述第一欧姆接触层2与其上方的其余功能层之间形成了台阶。所述第一电极7设于第一欧姆接触层2的面向所述势阱层4的表面上，所述第二电极8设于所述第二欧姆接触层6的背向所述势阱层4的表面上。
较佳地，为了防止所述第一欧姆接触层2和所述第二欧姆接触层6等重掺杂层的杂质向势垒层扩散，本实施例的所述功能层A还包括第一隔离层9和第二隔离层10。所述第一隔离层9设于第一欧姆接触层2与所述第一势垒层3之间，所述第二隔离层10设于所述第二欧姆接触层6与所述第二势垒层5之间。
进一步地，为了缓解所述衬底1的位错对所述功能层A的影响，本实施例中，在所述衬底1与所述功能层A之间还设置了缓冲层11。其中，所述缓冲层11的位错密度小于所述衬底1的位错密度，从而可以缓解生长在所述缓冲层11上的功能层A的内部缺陷。
实施例2
本实施例提供了实施例1的共振隧穿二极管的具体制作方法，如图2a至图2e所示，该制作方法包括：
步骤S1、如图2a所示，在衬底1上形成功能层A。具体地，在所述衬底1上依序叠形成第一欧姆接触层2、第一势垒层3、势阱层4、第二势垒层5和第二欧姆接触层6。
其中，所述第一欧姆接触层2的生长材料为重掺杂Si的GaN材料，其生长厚度为80nm～300nm。所述第一势垒层3、所述势阱层4和所述第二势垒层5构成功能层A的有源区，所述第一势垒层3的生长材料为无掺杂的AlN材料，其生长厚度为1nm～3nm，所述势阱层4的生长材料为无掺杂的GaN材料，其生长厚度为1nm～3nm，所述第二势垒层5的生长材料为无掺杂的AlN材料，其生长厚度为1nm～3nm。所述第二欧姆接触层6的生长材料为重掺杂Si的GaN材料，其生长厚度为80nm～300nm。
步骤S2、在所述功能层A的彼此相对的两侧分别形成第一磁性部B和第二磁性部C。具体地，如图2b所示，对所述功能层A进行部分刻蚀，以形成台面结构E。之后如图2c所示，在所述台面结构E的侧表面上形成钝化膜D，所述钝化膜D形成之后如图2d所示，在所述功能层A的彼此相对的两侧的所述钝化膜D内分别注入磁性物质，以形成所述第一磁性部B和所述第二磁性部C。其中，所述第一磁性部B和所述第二磁性部C之间的磁场方向与所述衬底1的面向所述功能层A的表面的法线垂直。
形成所述第一磁性部B和第二磁性部C后如图2e所示，所述制作方法还包括：在所述第一欧姆接触层2的面向所述有源区的表面上形成第一电极7；在所述第二欧姆接触层6的背向所述有源区的表面上形成第二电极8，以此使所述共振隧穿二极管能够与其他器件形成电子回路。
进一步地，如图2a所示，步骤S1还可以包括形成第一隔离层9和第二隔离层10的步骤。所述第一隔离层9在所述第一势垒层3形成之前形成在所述第一欧姆接触层2背向所述衬底1的表面上。所述第一隔离层9形成之后，所述第一势垒层3在所述第一隔离层9背向所述第一欧姆接触层2的表面上形成；所述第二隔离层10在所述第二欧姆接触层6形成之前形成在所述第二势垒层5背向所述势阱层4的表面上。所述第二隔离层10形成之后，所述第二欧姆接触层6在所述第二隔离层10背向所述第二势垒层5的表面上形成。其中，所述第一隔离层9和所述第二隔离层10的厚度为4nm～10nm。
更进一步地，本实施例中，如图2a所示，形成所述功能层A之前，还包括在所述衬底1上形成缓冲层11的步骤。所述缓冲层11的位错密度小于所述衬底1的位错密度，从而可以缓解生长在所述缓冲层11上的功能层A的内部缺陷。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种共振隧穿二极管，其特征在于，包括衬底以及在所述衬底上形成的功能层，在所述共振隧穿二极管的彼此相对的两侧分别设有第一磁性部和第二磁性部，所述第一磁性部和所述第二磁性部之间形成磁场；其中，所述磁场的磁场方向与所述衬底的面向所述功能层的表面的法线垂直。
2.根据权利要求1所述的共振隧穿二极管，其特征在于，所述功能层包括依序层叠在所述衬底上的第一欧姆接触层、第一势垒层、势阱层、第二势垒层和第二欧姆接触层。
3.根据权利要求2所述的共振隧穿二极管，其特征在于，所述功能层还包括第一隔离层和第二隔离层，所述第一隔离层设于第一欧姆接触层与所述第一势垒层之间，所述第二隔离层设于所述第二欧姆接触层与所述第二势垒层之间。
4.根据权利要求2或3所述的共振隧穿二极管，其特征在于，所述功能层的侧表面上包覆有钝化膜，所述第一磁性部和所述第二磁性部嵌设在所述钝化膜内。
5.根据权利要求4所述的共振隧穿二极管，其特征在于，所述共振隧穿二极管还包括第一电极和第二电极，所述第一电极设于第一欧姆接触层的面向所述势阱层的表面上，所述第二电极设于所述第二欧姆接触层的背向所述势阱层的表面上。
6.一种共振隧穿二极管的制作方法，其特征在于，所述制作方法包括：
在衬底上形成功能层；
在所述功能层的彼此相对的两侧分别形成第一磁性部和第二磁性部；
其中，所述第一磁性部和所述第二磁性部之间的磁场方向与所述衬底的面向所述功能层的表面的法线垂直。
7.根据权利要求6所述的制作方法，其特征在于，形成所述功能层的方法包括：在所述衬底上依序层叠形成第一欧姆接触层、第一势垒层、势阱层、第二势垒层和第二欧姆接触层。
8.根据权利要求7所述的制作方法，其特征在于，形成所述第一势垒层之前，形成所述功能层的方法还包括：在所述第一欧姆接触层背向所述衬底的表面上形成第一隔离层；其中，所述第一势垒层、所述势阱层和所述第二势垒层在所述第一隔离层形成后，并且依序层叠形成在所述第一隔离层上。
9.根据权利要求8所述的制作方法，其特征在于，形成所述第二欧姆接触层之前，形成所述功能层的方法还包括：在所述第二势垒层背向所述势阱层的表面上形成第二隔离层；其中，所述第二欧姆接触层在所述第二隔离层形成后，并且形成在所述第二隔离层上。
10.根据权利要求6至9任一所述的制作方法，其特征在于，形成所述第一磁性部和第二磁性部的方法包括：
对所述功能层进行部分刻蚀，以形成台面结构；
在所述台面结构的侧表面上形成钝化膜；
在所述功能层的彼此相对的两侧的所述钝化膜内分别注入磁性物质，以形成所述第一磁性部和所述第二磁性部。
CN202010877959.9A 2020-08-27 2020-08-27 共振隧穿二极管及其制作方法 Active CN111816711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010877959.9A CN111816711B (zh) 2020-08-27 2020-08-27 共振隧穿二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010877959.9A CN111816711B (zh) 2020-08-27 2020-08-27 共振隧穿二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN111816711A CN111816711A (zh) 2020-10-23
CN111816711B true CN111816711B (zh) 2024-02-09

Family

ID=72859739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010877959.9A Active CN111816711B (zh) 2020-08-27 2020-08-27 共振隧穿二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN111816711B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623523A (zh) * 2012-03-28 2012-08-01 中国科学院半导体研究所 一种有多色响应的量子点红外探测器
CN107706245A (zh) * 2017-11-14 2018-02-16 北京大学 一种氮化物平面结构共振隧穿二极管及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008039534A2 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
JP4682367B2 (ja) * 2007-09-28 2011-05-11 キヤノンアネルバ株式会社 磁気抵抗効果を用いた負性抵抗素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623523A (zh) * 2012-03-28 2012-08-01 中国科学院半导体研究所 一种有多色响应的量子点红外探测器
CN107706245A (zh) * 2017-11-14 2018-02-16 北京大学 一种氮化物平面结构共振隧穿二极管及其制备方法

Also Published As

Publication number Publication date
CN111816711A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
JP2007088426A (ja) 半導体電子デバイス
JP2013504889A (ja) 半導体構造
JP2010251414A (ja) 半導体装置及びその製造方法
CN103975491A (zh) 激光二极管元件和制造激光二极管元件的方法
JP2010171032A (ja) 窒化物半導体装置形成用基板及び窒化物半導体装置
US8405067B2 (en) Nitride semiconductor element
JP2004296717A (ja) 窒化物系半導体を含む積層体およびそれを用いた電子素子
TW201222732A (en) Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device
WO2023045046A1 (zh) 无金欧姆接触电极、半导体器件和射频器件及其制法
CN108695157B (zh) 一种空隙型复合钝化介质的氮化镓晶体管及制作方法
CN111816711B (zh) 共振隧穿二极管及其制作方法
JP2009224758A (ja) 複合半導体基板とその製造方法
US20080296616A1 (en) Gallium nitride-on-silicon nanoscale patterned interface
JP3078420B2 (ja) 半導体デバイス
US10411098B2 (en) Semiconductor device and manufacturing method thereof
CN115763256A (zh) 一种半导体结构的制备方法及半导体结构
JP2013214625A (ja) 窒化物半導体へのオーミック接触領域の形成方法
US7776624B2 (en) Method for improving semiconductor surfaces
CN106847910B (zh) 一种GaN基半导体器件及其制备方法
TW202115909A (zh) 高電子遷移率電晶體及其製作方法
JP3172958B2 (ja) 化合物半導体薄膜の製造方法
JP6706414B2 (ja) Ｇｅ単結晶薄膜の製造方法及び光デバイス
JP2013247297A (ja) 半導体デバイスおよびその製造方法
CN111146282B (zh) 高电子迁移率晶体管装置及其制造方法
CN110112068B (zh) 氮化镓器件制作方法及氮化镓器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant