CN111799158A - 一种一次可编程器件的制造方法 - Google Patents
一种一次可编程器件的制造方法 Download PDFInfo
- Publication number
- CN111799158A CN111799158A CN202010693357.8A CN202010693357A CN111799158A CN 111799158 A CN111799158 A CN 111799158A CN 202010693357 A CN202010693357 A CN 202010693357A CN 111799158 A CN111799158 A CN 111799158A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon substrate
- silicon
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 147
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 113
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 113
- 239000010703 silicon Substances 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000000137 annealing Methods 0.000 claims abstract description 35
- 238000002955 isolation Methods 0.000 claims abstract description 35
- 239000011241 protective layer Substances 0.000 claims abstract description 29
- 239000007789 gas Substances 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000004380 ashing Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- 238000004151 rapid thermal annealing Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 abstract description 72
- 230000014759 maintenance of location Effects 0.000 abstract description 11
- 239000000463 material Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 8
- 230000015654 memory Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OPTOQCQBJWTWPN-UHFFFAOYSA-N [Si].[Ge].[Si] Chemical compound [Si].[Ge].[Si] OPTOQCQBJWTWPN-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种一次可编程器件的制造方法，主要包括：提供一硅衬底，并在硅衬底上形成分立的浅栅隔离沟槽结构；对硅衬底进行离子注入以形成阱区；形成一护层，护层至少覆盖硅衬底的露出部分；对硅衬底执行退火以激活注入的离子；去除护层；在相邻浅栅隔离沟槽结构间的硅衬底上形成分立的控制栅结构和浮栅结构。通过在对硅衬底进行离子注入后、退火前在硅衬底的表面形成护层，使得在退火时退火气氛中的氧化氮气体无法接触到硅衬底，从而不会使之附着在器件的硅表面，避免了在形成氧化层时由于氧化氮的粘附而在硅表面产生氮氧化硅，进而避免了OTP器件在栅氧处的漏电，解决了OTP器件的数据保持能力较差的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种一次可编程器件的制造方法。
背景技术
一次可编程(OTP，One Time Programmable)器件是一种常用的存储器，属于只读存储器，由于只能进行一次编程，故此得名。OTP器件出厂时，一般存储内容都是0或1，用户可以根据自己的需要对其进行编程，将用户数据写入。 OTP器件由于结构简单、易于使用、造价较低等优点，在微控制器(MCU，Micro Control Unit)等芯片中可以替代传统的电可擦写存储器(EPROM)，受到广泛的使用。
如图1A至图1C所示，是现有一次可编程器件的制造方法各步骤中的器件结构示意图。现有技术中，一次可编程器件的制造工艺主要包括如下步骤：
步骤一，如图1A所示，提供一半导体硅衬底110，在半导体硅衬底110上形成分立的浅栅隔离沟槽结构120。
步骤二，如图1B所示，对所述半导体硅衬底110进行离子注入，以形成阱区。
步骤三，对所述半导体硅衬底110执行退火。
步骤四，如图1C所示，在相邻所述浅栅隔离沟槽结构120间的所述硅衬底上形成分立的控制栅结构130和浮栅结构140，所述控制栅结构130包括自下而上依次堆叠的栅氧化层131和控制栅多晶硅层132，所述浮栅结构140包括自下而上依次堆叠的隧穿氧化层141和浮栅多晶硅层142。
利用现有制造方法制造的OTP器件，其存储的信息会随着时间的推移而发生变化，这极大地降低了OTP器件的数据保持能力。
发明内容
发明人发现，现有技术制造的OTP器件的数据保持能力较差的原因是OTP 器件在栅氧处发生了漏电。通过失效分析发现，在现有方法中，在进行离子注入后，为激活被注入的离子并恢复迁移率与其它材料参数，必须在适当的时间与温度下将其退火。在退火时，通常会引入含氮气体，如氧化氮气体。而在退火时，器件的衬底表面的硅是裸露的，如此就会使得氧化氮气体极易附着滞留在器件的硅表面。接着在形成栅氧的时候，这些氧化氮会和硅发生作用，在硅的表面产生氮氧化硅。由于氮氧化硅的势垒比氧化硅的低，就会导致在栅氧处发生漏电，进而降低了OTP器件的数据保持能力。
有鉴于此，本发明的目的在于提供一种一次可编程器件的制造方法，以解决在退火时硅表面附着氧化氮气体，使得在形成栅氧化层时在硅表面产生氮氧化硅，进而造成栅氧处漏电而导致OTP器件的数据保持能力较差的问题。
为解决上述技术问题，本发明提供一种一次可编程器件的制造方法，所述一次可编程器件的制造方法包括：
提供一硅衬底，并在所述硅衬底上形成分立的浅栅隔离沟槽结构；
对所述硅衬底进行离子注入，以形成阱区；
形成一护层，所述护层至少覆盖所述硅衬底的露出部分；
对所述硅衬底执行退火，以激活注入的离子；
去除所述护层；
在相邻所述浅栅隔离沟槽结构间的所述硅衬底上形成分立的控制栅结构和浮栅结构，所述控制栅结构包括自下而上依次堆叠的栅氧化层和控制栅多晶硅层，所述浮栅结构包括自下而上依次堆叠的隧穿氧化层和浮栅多晶硅层。
可选的，在所述的一次可编程器件的制造方法中，所述护层的厚度为
可选的，在所述的一次可编程器件的制造方法中，所述护层为二氧化硅层。
可选的，在所述的一次可编程器件的制造方法中，所述去除所述护层的方法包括：
对所述护层进行灰化处理；
使用氟化氢液体将灰化处理后的所述护层清洗干净。
可选的，在所述的一次可编程器件的制造方法中，所述灰化处理的温度为230～270℃，所述灰化处理的气体为氧气、氢气和氮气的混合气体。
可选的，在所述的一次可编程器件的制造方法中，对所述硅衬底执行退火的方法为快速热退火工艺。
可选的，在所述的一次可编程器件的制造方法中，所述在相邻所述浅栅隔离沟槽结构间的所述硅衬底上形成分立的控制栅结构和浮栅结构的方法包括：
在所述硅衬底上自下而上依次形成氧化层和多晶硅层；
刻蚀所述多晶硅层和所述氧化层，以形成分立的控制栅结构和浮栅结构。
可选的，在所述的一次可编程器件的制造方法中，所述氧化层的形成方法为：采用热氧化工艺形成所述氧化层。
可选的，在所述的一次可编程器件的制造方法中，在形成分立的控制栅结构和浮栅结构之后，所述一次可编程器件的制造方法还包括：
形成控制栅侧墙和浮栅侧墙，所述控制栅侧墙覆盖所述控制栅多晶硅层的侧壁和所述栅氧化层的侧壁，所述浮栅侧墙覆盖所述浮栅多晶硅层的侧壁和所述隧穿氧化层的侧壁；
对所述硅衬底进行离子注入，以形成源区和漏区；
形成介质层，所述介质层覆盖所述浮栅侧墙和所述浮栅多晶硅层的露出部分。
可选的，在所述的一次可编程器件的制造方法中，所述栅氧化层包括自下而上依次堆叠的氧化硅层和氮化硅层。
本发明提供的一次可编程器件的制造方法，主要包括：提供一硅衬底，并在所述硅衬底上形成分立的浅栅隔离沟槽结构；对所述硅衬底进行离子注入，以形成阱区；形成一护层，所述护层至少覆盖所述硅衬底的露出部分；对所述硅衬底执行退火，以激活注入的离子；去除所述护层；在相邻所述浅栅隔离沟槽结构间的所述硅衬底上形成分立的控制栅结构和浮栅结构，所述控制栅结构包括自下而上依次堆叠的栅氧化层和控制栅多晶硅层，所述浮栅结构包括自下而上依次堆叠的隧穿氧化层和浮栅多晶硅层。通过在对硅衬底进行离子注入后、退火前在衬底的表面形成护层，使得在退火时退火气氛中的氧化氮气体无法接触到硅衬底，从而隔绝了氧化氮气体和硅表面的接触，不会使氮化硅气体附着在器件的硅表面，避免了在形成栅氧化层时由于氧化氮的粘附而在硅表面产生氮氧化硅，进而避免了OTP器件在栅氧处的漏电，解决了OTP器件的数据保持能力较差的问题。
附图说明
图1A至图1C为现有技术制造OTP器件的制造方法各步骤中的器件结构示意图；
图2为本实施例提供的OTP器件的制造方法的流程图；
图3A至图3N为本实施例提供的OTP器件的制造方法各步骤中的器件结构示意图；
其中，各附图标记说明如下：
110-半导体硅衬底；120-浅栅隔离沟槽结构；130-控制栅结构；131-栅氧化层；132-控制栅多晶硅层；140-浮栅结构；141-隧穿氧化层；150-浮栅多晶硅层；
210-硅衬底；220-衬氧化层；230-硬掩膜层；240-浅栅隔离沟槽；250-隔离材料层；251-浅栅隔离沟槽结构；260-护层；270-氧化层；271-栅氧化层；272- 隧穿氧化层；280-多晶硅层；281-控制栅多晶硅层；282-浮栅多晶硅层；290-控制栅结构；291-控制栅侧墙；300-浮栅结构；301-浮栅侧墙；310-介质层；320- 钴化硅层。
具体实施方式
以下结合附图和具体实施例对本发明提出的一次可编程器件的制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如图1A至图1C所示，为现有技术制造OTP器件的制造方法各步骤中的器件结构示意图。在现有制造OTP器件的制造方法中，在半导体硅衬底形成阱区之后，进行退火工艺时，此时OTP器件的硅衬底110的表面是裸露在外的，如图1B所示，如此就会使得退火工艺中的氧化氮气体极易附着滞留在硅衬底110 的表面。接着在形成栅氧化层的时候，这些氧化氮会和硅发生作用，在硅的表面产生氮氧化硅。由于氮氧化硅的势垒比氧化硅的低，就会导致在栅氧处发生漏电，进而影响OTP器件的数据保持能力。
为了解决上述问题，本实施例提供一种一次可编程器件的制造方法，如图2 所示，所述一次可编程器件的制造方法包括：
S1，提供一硅衬底，并在所述硅衬底上形成分立的浅栅隔离沟槽结构；
S2，对所述硅衬底进行离子注入，以形成阱区；
S3，形成一护层，所述护层至少覆盖所述硅衬底的露出部分；
S4，对所述硅衬底执行退火，以激活注入的离子；
S5，去除所述护层；
S6，在相邻所述浅栅隔离沟槽结构间的所述硅衬底上形成分立的控制栅结构和浮栅结构，所述控制栅结构包括自下而上依次堆叠的栅氧化层和控制栅多晶硅层，所述浮栅结构包括自下而上依次堆叠的隧穿氧化层和浮栅多晶硅层。
本实施例提供的一次可编程器件的制造方法，通过在对硅衬底进行离子注入后、退火前在硅衬底的表面形成护层，使得在退火时退火气氛中的氧化氮气体无法接触到硅衬底，从而不会使之附着在器件的硅表面，避免了在形成栅氧化层时由于氧化氮的粘附而在硅表面产生氮氧化硅，进而避免了OTP器件在栅氧处的漏电，解决了OTP器件的数据保持能力较差的问题。
以下，将对照图3A至图3N对本实施例提供的一次可编程(OTP)器件的制造方法进行具体说明，需要说明的是，以下说明只是一个较佳的实现方式，本领域的技术人员应该可以容易推及到不脱离本实施方式本质的其他实施方式。
首先，如图3A所示，提供一硅衬底210，在所述硅衬底210上自下而上依次形成衬氧化层220和硬掩膜层230。具体的，所述硅衬底210可以是硅硅衬底、硅锗硅衬底、Ⅲ-Ⅴ族元素化合物硅衬底(如砷化镓、磷化铟、氮化镓等)、碳化硅硅衬底或其叠层结构，本实施例中优选为硅硅衬底，以及，在本实施例中所述硬掩膜层230为氮化硅层。
然后，如图3B所示，刻蚀所述硬掩膜层230、所述衬氧化层220和所述衬底210，以形成浅栅隔离沟槽240。
接着，在浅栅隔离沟槽240中填充隔离材料以形成浅栅隔离沟槽结构251。具体的，如图3C所示，利用隔离材料填充浅栅隔离沟槽240并延伸覆盖至所述硬掩膜层230的表面，形成隔离材料层250；之后，如图3D所示，去除所述硬掩膜层230表面的隔离材料层250，通常，研磨所述隔离材料层250，并使所述隔离材料层250的表面与所述硬掩膜层230的表面高度一致，以形成浅栅隔离沟槽结构251。所述隔离材料可以为氧化物或氮化硅。研磨方式可以为化学机械研磨。
再接着，如图3E所示，去除所述硬掩膜层230和衬氧化层220。
至此，形成了OTP器件的浅栅隔离沟槽结构。
之后，如图3F所示，对所述硅衬底210进行离子注入，以形成阱区。
接着，形成一护层260，所述护层260至少覆盖所述硅衬底210的露出部分。具体的，如图3G所示，可以通过沉积形成所述护层260，所述护层260覆盖所述硅衬底210的露出部分和所述浅栅隔离沟槽结构251的露出部分。
通过在硅衬底210的表面形成护层260，使得在退火时退火气氛中的氧化氮气体无法接触到硅衬底210，从而不会使之附着在器件的硅表面，避免了在形成栅氧化层时由于氧化氮的粘附而在硅表面产生氮氧化硅，进而避免了OTP器件在栅氧处的漏电，解决了OTP器件的数据保持能力较差的问题。
较佳的，所述护层260的厚度为
如此，不仅可以很好地保护硅衬底210在退火工艺中不会与退火气氛接触反应，同时还可以在后续去除护层 260的步骤中能够方便、干净地将护层260去除。在本实施例中，所述护层260 为二氧化硅层，二氧化硅不仅能够起到较好的隔离防护作用，还能够降低退火时产生的应力。当然，在其他实施例中，也可以选用其他材料来形成所述护层 260。
形成护层260之后，对所述硅衬底210执行退火，以激活注入的离子。在本实施例中，选择快速热退火工艺(RTA)进行退火，快速热退火用来激活半导体材料中的掺杂元素和将由离子注入造成的非晶结构恢复为完整晶格结构，可以避免长时间的高温导致杂质扩散，以及减小瞬间增强扩散。
由于增加了一道护层260，使在退火时，反应腔中的氧化氮气体无法接触到硅衬底210的表面，因此在退火后硅表面不会有氧化氮气体的附着残留。如此，在形成栅氧化层的时候就避免了氧化氮与硅发生反应产生氮氧化硅，进而解决了栅氧处发生漏电影响OTP器件的数据保持能力的问题。
退火工艺结束后，如图3H所示，去除所述护层260。去除所述护层260的方法需依据所述护层260的材质进行选择。在本实施例中，所述护层260为二氧化硅，因此对所述护层260进行灰化处理能够较佳地将二氧化硅去除干净且不损伤硅衬底210的表面。较佳的，所述灰化处理的温度为230～270℃，所述灰化处理的气体为氧气、氢气和氮气的混合气体。在本实施例中，灰化处理的温度为250℃。灰化处理后，还会使用氟化氢液体(氢氟酸)将灰化处理后的所述护层清洗干净。
之后，在相邻所述浅栅隔离沟槽结构251间的所述硅衬底210上形成分立的控制栅结构290和浮栅结构300，所述控制栅结构290包括自下而上依次堆叠的栅氧化层271和控制栅多晶硅层281，所述浮栅结构300包括自下而上依次堆叠的隧穿氧化层272和浮栅多晶硅层282。具体的，在所述硅衬底210上自下而上依次形成氧化层270和多晶硅层280，在本实施例中，如图3I所示，在所述器件表面上自下而上依次形成氧化层270和多晶硅层280，其中，氧化层270可以采用热氧化工艺形成。然后，如图3J所示，刻蚀所述多晶硅层280和所述氧化层270，以形成分立的控制栅结构290和浮栅结构300，在本实施例中，采用光刻工艺依次对所述多晶硅层280和所述氧化层270进行刻蚀。
接着，如图3K所示，形成控制栅侧墙291和浮栅侧墙301，所述控制栅侧墙291覆盖所述控制栅多晶硅层281的侧壁和所述栅氧化层271的侧壁，所述浮栅侧墙301覆盖所述浮栅多晶硅层282的侧壁和所述隧穿氧化层272的侧壁。在本实施例中，所述控制栅侧墙291和所述浮栅侧墙301的材料为氮化硅。侧墙的形成方式为本领域技术人员所熟知的，此处不再赘述。
再接着，如图3L所示，对所述硅衬底210进行离子注入，以形成源区和漏区；
最后，如图3M所示，形成介质层310，所述介质层310覆盖所述浮栅侧墙 301和所述浮栅多晶硅层282的露出部分。在本实施例中，所述介质层310包括自下而上依次堆叠的氧化硅层和氮化硅层。所述介质层310的形成方式可以为沉积加刻蚀工艺形成。
通常，在形成所述介质层310之后，如图3N所示，还会在所述控制栅多晶硅层281的露出表面、所述源区的表面和所述漏区的表面形成钴化硅层320。钴化硅层320可以有效降低接触电阻。
本实施例提供的一种一次可编程器件的制造方法，主要包括：提供一硅衬底，并在所述硅衬底上形成分立的浅栅隔离沟槽结构；对所述硅衬底进行离子注入，以形成阱区；形成一护层，所述护层至少覆盖所述硅衬底的露出部分；对所述硅衬底执行退火，以激活注入的离子；去除所述护层；在相邻所述浅栅隔离沟槽结构间的所述硅衬底上形成分立的控制栅结构和浮栅结构，所述控制栅结构包括自下而上依次堆叠的栅氧化层和控制栅多晶硅层，所述浮栅结构包括自下而上依次堆叠的隧穿氧化层和浮栅多晶硅层。通过在对硅衬底进行离子注入后、退火前在衬底的表面形成护层，使得在退火时退火气氛中的氧化氮气体无法接触到硅衬底，从而隔绝了氧化氮气体和硅表面的接触，不会使氮化硅气体附着在器件的硅表面，避免了在形成栅氧化层时由于氧化氮的粘附而在硅表面产生氮氧化硅，进而避免了OTP器件在栅氧处的漏电，解决了OTP器件的数据保持能力较差的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种一次可编程器件的制造方法，其特征在于，所述一次可编程器件的制造方法包括：
提供一硅衬底，并在所述硅衬底上形成分立的浅栅隔离沟槽结构；
对所述硅衬底进行离子注入，以形成阱区；
形成一护层，所述护层至少覆盖所述硅衬底的露出部分；
对所述硅衬底执行退火，以激活注入的离子；
去除所述护层；
在相邻所述浅栅隔离沟槽结构间的所述硅衬底上形成分立的控制栅结构和浮栅结构，所述控制栅结构包括自下而上依次堆叠的栅氧化层和控制栅多晶硅层，所述浮栅结构包括自下而上依次堆叠的隧穿氧化层和浮栅多晶硅层。
2.根据权利要求1所述的一次可编程器件的制造方法，其特征在于，所述护层的厚度为
3.根据权利要求1所述的一次可编程器件的制造方法，其特征在于，所述护层为二氧化硅层。
4.根据权利要求3所述的一次可编程器件的制造方法，其特征在于，所述去除所述护层的方法包括：
对所述护层进行灰化处理；
使用氟化氢液体将灰化处理后的所述护层清洗干净。
5.根据权利要求4所述的一次可编程器件的制造方法，其特征在于，所述灰化处理的温度为230～270℃，所述灰化处理的气体为氧气、氢气和氮气的混合气体。
6.根据权利要求1所述的一次可编程器件的制造方法，其特征在于，对所述硅衬底执行退火的方法为快速热退火工艺。
7.根据权利要求1所述的一次可编程器件的制造方法，其特征在于，所述在相邻所述浅栅隔离沟槽结构间的所述硅衬底上形成分立的控制栅结构和浮栅结构的方法包括：
在所述硅衬底上自下而上依次形成氧化层和多晶硅层；
刻蚀所述多晶硅层和所述氧化层，以形成分立的控制栅结构和浮栅结构。
8.根据权利要求7所述的一次可编程器件的制造方法，其特征在于，所述氧化层的形成方法为：采用热氧化工艺形成所述氧化层。
9.根据权利要求1所述的一次可编程器件的制造方法，其特征在于，在形成分立的控制栅结构和浮栅结构之后，所述一次可编程器件的制造方法还包括：
形成控制栅侧墙和浮栅侧墙，所述控制栅侧墙覆盖所述控制栅多晶硅层的侧壁和所述栅氧化层的侧壁，所述浮栅侧墙覆盖所述浮栅多晶硅层的侧壁和所述隧穿氧化层的侧壁；
对所述硅衬底进行离子注入，以形成源区和漏区；
形成介质层，所述介质层覆盖所述浮栅侧墙和所述浮栅多晶硅层的露出部分。
10.根据权利要求9所述的一次可编程器件的制造方法，其特征在于，所述介质层包括自下而上依次堆叠的氧化硅层和氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010693357.8A CN111799158B (zh) | 2020-07-17 | 2020-07-17 | 一种一次可编程器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010693357.8A CN111799158B (zh) | 2020-07-17 | 2020-07-17 | 一种一次可编程器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111799158A true CN111799158A (zh) | 2020-10-20 |
| CN111799158B CN111799158B (zh) | 2022-09-09 |
Family
ID=72807764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010693357.8A Active CN111799158B (zh) | 2020-07-17 | 2020-07-17 | 一种一次可编程器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111799158B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10289990A (ja) * | 1997-04-16 | 1998-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR20010066620A (ko) * | 1999-12-31 | 2001-07-11 | 황인길 | 이온주입 손상 회복 방법 |
| TWI226683B (en) * | 2004-02-10 | 2005-01-11 | Powerchip Semiconductor Corp | Method of fabricating a flash memory |
| KR20100051428A (ko) * | 2008-11-07 | 2010-05-17 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| CN103377928A (zh) * | 2012-04-17 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管的形成方法 |
| CN105448832A (zh) * | 2014-08-21 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN105845568A (zh) * | 2015-01-12 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN107221502A (zh) * | 2017-05-25 | 2017-09-29 | 电子科技大学 | 一种沟槽栅dmos的制作方法 |
| CN107293487A (zh) * | 2016-04-05 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN111354632A (zh) * | 2020-05-21 | 2020-06-30 | 江苏长晶科技有限公司 | 一种碳化硅元器件的掺杂方法及其制备方式 |
-
2020
- 2020-07-17 CN CN202010693357.8A patent/CN111799158B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10289990A (ja) * | 1997-04-16 | 1998-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR20010066620A (ko) * | 1999-12-31 | 2001-07-11 | 황인길 | 이온주입 손상 회복 방법 |
| TWI226683B (en) * | 2004-02-10 | 2005-01-11 | Powerchip Semiconductor Corp | Method of fabricating a flash memory |
| KR20100051428A (ko) * | 2008-11-07 | 2010-05-17 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| CN103377928A (zh) * | 2012-04-17 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管的形成方法 |
| CN105448832A (zh) * | 2014-08-21 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN105845568A (zh) * | 2015-01-12 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN107293487A (zh) * | 2016-04-05 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN107221502A (zh) * | 2017-05-25 | 2017-09-29 | 电子科技大学 | 一种沟槽栅dmos的制作方法 |
| CN111354632A (zh) * | 2020-05-21 | 2020-06-30 | 江苏长晶科技有限公司 | 一种碳化硅元器件的掺杂方法及其制备方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111799158B (zh) | 2022-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7416945B1 (en) | Method for forming a split gate memory device | |
| US20060270181A1 (en) | Methods of forming integrated circuit devices | |
| US6689653B1 (en) | Method of preserving the top oxide of an ONO dielectric layer via use of a capping material | |
| US20060076609A1 (en) | Electronic device including an array and process for forming the same | |
| CN108010915B (zh) | 浮栅型闪存sab制作方法以及浮栅型闪存结构 | |
| US7807580B2 (en) | Triple poly-si replacement scheme for memory devices | |
| CN108807392B (zh) | 快闪存储器及其制造方法 | |
| US7391081B2 (en) | Method for simultaneous fabrication of a nanocrystal and non-nanocrystal device | |
| US10014314B2 (en) | Semiconductor device and methods of manufacture thereof | |
| US7407871B2 (en) | Method for passivation of plasma etch defects in DRAM devices | |
| US8530950B1 (en) | Methods and structures for split gate memory | |
| CN111799158B (zh) | 一种一次可编程器件的制造方法 | |
| CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
| US6872667B1 (en) | Method of fabricating semiconductor device with separate periphery and cell region etching steps | |
| CN102881574A (zh) | 半导体元件的制作方法 | |
| TWI786418B (zh) | 半導體結構及其製造方法 | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| CN114141628A (zh) | 一种高效编程的半浮栅晶体管及其制备方法 | |
| US7884412B2 (en) | System and method of forming a split-gate flash memory structure including partial circular sidewalls of the floating gates and control gates | |
| JP2008066725A (ja) | Ｅｅｐｒｏｍ装置及びその製造方法 | |
| CN109903797B (zh) | 分栅快闪存储器的制造方法及分栅快闪存储器 | |
| CN109755172A (zh) | 浅沟槽隔离结构、半导体器件及其制造方法 | |
| CN107978606A (zh) | 一种嵌入式闪存工艺集成方法 | |
| CN112002634A (zh) | 半导体结构的形成方法 | |
| CN113921528A (zh) | 一种sonos存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |