CN111727476A - 具有通过感测放大器彼此进行比较的存储器串的设备 - Google Patents

具有通过感测放大器彼此进行比较的存储器串的设备 Download PDF

Info

Publication number
CN111727476A
CN111727476A CN201880089643.4A CN201880089643A CN111727476A CN 111727476 A CN111727476 A CN 111727476A CN 201880089643 A CN201880089643 A CN 201880089643A CN 111727476 A CN111727476 A CN 111727476A
Authority
CN
China
Prior art keywords
memory cell
bit line
capacitor
node
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880089643.4A
Other languages
English (en)
Other versions
CN111727476B (zh
Inventor
T·H·金
黄祥珉
李时雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111727476A publication Critical patent/CN111727476A/zh
Application granted granted Critical
Publication of CN111727476B publication Critical patent/CN111727476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4013—Memory devices with multiple cells per bit, e.g. twin-cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一些实施例包含一种设备，其具有水平延伸且与感测放大器耦合的第一及第二比较位线。第一存储器单元结构与所述第一比较位线耦合。所述第一存储器单元结构中的每一者具有与第一电容器相关联的第一晶体管。第二存储器单元结构与所述第二比较位线耦合。所述第二存储器单元结构中的每一者具有与第二电容器相关联的第二晶体管。所述第一电容器中的每一者具有容器形第一节点且从相关联第一姐妹电容器垂直偏移，所述相关联第一姐妹电容器是其相关联第一电容器沿着水平平面的镜像。所述第二电容器中的每一者具有容器形第一节点且从相关联第二姐妹电容器垂直偏移，所述相关联第二姐妹电容器是其相关联第二电容器沿着所述水平平面的镜像。

Description

具有通过感测放大器彼此进行比较的存储器串的设备
技术领域
具有通过感测放大器彼此进行比较的存储器串的设备。
背景技术
存储器在现代计算架构中用于存储数据。一种类型的存储器是动态随机存取存储器(DRAM)。DRAM可相较于替代类型的存储器提供以下优点：结构简单、低成本及高速度。
DRAM可利用具有与一个晶体管结合的一个电容器的存储器单元(所谓的1T-1C存储器单元)，其中电容器与晶体管的源极/漏极区域耦合。在图1中展示实例1T-1C存储器单元1000，其中晶体管标记为T且电容器标记为C。电容器具有与晶体管的源极/漏极区域耦合的一个节点，且具有与共同板CP耦合的另一节点。共同板可与任何合适的电压耦合，例如在从大于或等于接地到小于或等于VCC的范围内的电压(即，接地≤CP≤VCC)。在一些应用中，共同板处于约一半VCC电压下(即，约VCC/2)。晶体管具有耦合到字线WL(即，存取线)的栅极，且具有耦合到位线BL(即，数字线或感测线)的源极/漏极区域。在操作中，由电压沿着字线产生的电场可在读取/写入操作期间将位线门控地耦合到电容器。
另一现有技术存储器单元配置利用与两个晶体管结合的两个电容器。此配置可被称为2T-2C存储器单元。在图2中示意性地说明2T-2C存储器单元1010。存储器单元的两个晶体管被标记为T1及T2，且分别可被称为第一及第二晶体管。两个电容器被标记为C1及C2，且分别可被称为第一及第二电容器。
第一晶体管T1的源极/漏极区域与第一电容器C1的节点连接，且第一晶体管T1的另一源极/漏极区域与第一比较位线BL-T连接。第一晶体管T1的栅极与字线WL连接。第二晶体管T2的源极/漏极区域与第二电容器C2的节点连接，且第二晶体管T2的另一源极/漏极区域与第二比较位线BL-C连接。第二晶体管T2的栅极与字线WL连接。第一电容器C1及第二电容器C2中的每一者具有与共同板CP电耦合的节点。
比较位线BL-T及BL-C延伸到感测放大器SA，所述感测放大器SA比较两者的电性质(例如，电压)以确定存储器单元1010的存储器状态。位线BL-T可被称为真位线，且位线BL-C可被称为互补位线。术语“真”及“互补”是任意的，且仅指示将对BL-T及BL-C的位线值彼此进行比较。
将希望开发将存储器并入到高度集成布置中以便节省半导体芯片的宝贵占用面积。
附图说明
图1是具有1个晶体管及1个电容器的现有技术存储器单元的示意图。
图2是具有2个晶体管及2个电容器的现有技术存储器单元的示意图。
图3是实例设备的区域的示意图。
图4是可用于图3的实例设备中的结构的实例布置的图解横截面图。
图5是实例设备的区域的示意图。
图6是可用于图5的实例设备中的结构的实例布置的图解横截面图。
图7是实例设备的区域的示意图。
图8是可用于图7的实例设备中的结构的实例布置的图解横截面图。
图9是实例设备的区域的示意图。
具体实施方式
一些实施例包含将通过感测放大器彼此进行比较的存储器单元串的布置。存储器单元串可包含具有至少一个晶体管及至少一个电容器的存储器单元结构。在一些实例实施例中，存储器单元结构可为1T-1C存储器单元。在一些实例实施例中，存储器单元结构可为2T-2C单元。所述布置可通过使各种组件彼此垂直上下堆叠而高度集成。参考图3到9描述实例配置。
参考图3，实例设备(即，构造、组合件等)10包含第一比较位线BL-T，所述第一比较位线BL-T水平延伸且与感测放大器SA耦合。设备10还包含第二比较位线BL-C，所述第二比较位线BL-C水平延伸且也与感测放大器SA耦合。
共同板12垂直地在第一与第二比较位线之间且水平延伸。
第一存储器单元结构在第一比较位线BL-T与共同板12之间，其中此类第一存储器单元结构被标记为单元0a…na；其中“n”是整数。第一存储器单元结构彼此水平间隔，且一起布置成第一存储器单元串14。存储器单元串14内的第一存储器单元结构的总数目可为任何合适的数目；且在一些实施例中，可为64个存储器单元结构、128个存储器单元结构、256个存储器单元结构、512个存储器单元结构、1024个存储器单元结构等。因此，整数“n”个单元0a…na可为(例如)63个、127个、255个、511个、1023个等。
第一存储器单元结构(单元0a…na)中的每一者包括与第一电容器18相关联的第一晶体管16。第一晶体管16接近第一比较位线BL-T，且第一电容器18接近共同板12。
第一晶体管16中的每一者包括栅极17及一对源极/漏极区域13及15。源极/漏极区域13及15分别可被称为第一及第二源极/漏极区域。第二源极/漏极区域15与第一比较位线BL-T耦合。
第一电容器18中的每一者具有第一节点19及第二节点21。每一电容器18的第一节点19与相关联于电容器18的晶体管16的第一源极/漏极区域13耦合，且第二节点21与共同板12耦合。
晶体管16的栅极17与延伸到字线驱动器D0a…Dna的字线20耦合。第一存储器单元(单元0a…na)是1T-1C存储器单元，且驱动器D0a…Dna中的每一者相对于其它驱动器D0a…Dna被独立控制。
第二存储器单元结构在第二比较位线BL-C与共同板12之间，其中此类第二存储器单元结构被标记为单元0b…nb。第二存储器单元结构彼此水平间隔，且一起布置成第二存储器单元串22。
第二存储器单元结构(单元0b…nb)中的每一者包括与第二电容器26相关联的第二晶体管24。第二晶体管24接近第二比较位线BL-C，且第二电容器26接近共同板12。
第二晶体管24中的每一者包括栅极27及一对源极/漏极区域23及25。源极/漏极区域23及25分别可被称为第一及第二源极/漏极区域。第二源极/漏极区域25与第二比较位线BL-C耦合。
第二电容器26中的每一者具有第一节点29及第二节点31。每一电容器26的第一节点29与相关联于电容器26的晶体管24的第一源极/漏极区域23耦合，且第二节点31与共同板12耦合。
晶体管24的栅极27与延伸到字线驱动器D0b…Dnb的字线28耦合。第二存储器单元(单元0b…nb)是1T-1C存储器单元，且驱动器D0b…Dnb中的每一者相对于其它驱动器D0b…Dnb被独立控制。
第二存储器单元串22是第一存储器单元串14的补充，且如此经配置以在存储器操作(例如，其中从设备10的所说明存储器单元读取数据的操作)期间通过感测放大器SA彼此进行比较。
在一些实施例中，设备10可被视为折叠式架构的实例，其中第二比较位线BL-C经布置在第一比较位线BL-T下方。所述架构可为高度集成的。在一些实施例中，第二存储器单元结构0b…nb可在第一存储器单元结构0a…na正下方；如在图4的横截面图中图解地说明。
图4的设备10包括比较位线Bl-T及BL-C作为沿着水平方向延伸的导电接线。此导电接线可包括任何合适的导电组合物，例如(举例来说)各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。
共同板12也是沿着水平方向延伸的导电接线。此导电接线可包括任何合适的导电组合物，例如(举例来说)各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。
第一晶体管16包含围绕半导体材料基座30延伸的栅极17，其中栅极17包括与字线20一样的导电材料。此导电材料可包括任何合适的导电组合物，例如(举例来说)各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。
栅极17通过绝缘材料32(其可被称为栅极电介质材料)与半导体材料基座30间隔。绝缘材料32可包括任何合适的组合物或组合物的组合；且在一些实施例中，可包括二氧化硅，基本上由二氧化硅组成，或由二氧化硅组成。
基座30的半导体材料可包括任何合适的组合物或组合物的组合；且在一些实施例中，可包括硅、锗、III/V族半导体材料(例如，磷化镓)、半导体氧化物等中的一或多者。
源极/漏极区域13及15形成于基座30的半导体材料内。在一些实施例中，源极/漏极区域可为与NMOS装置相关联的n型区域；且在其它实施例中可为与PMOS装置相关联的p型区域。沟道区域(未标记)将在沿着栅极电介质材料32的半导体材料基座30内，且在源极/漏极区域13与15之间。
电容器18包括配置为向下敞开的容器结构的第一节点19，且包括向上延伸到向下敞开的容器结构中的第二节点21。节点19及21可包括任何合适的导电组合物，例如(举例来说)各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。
绝缘材料34(其可被称为电容器电介质材料)在第一节点19与第二节点21之间。绝缘材料34可包括任何合适的组合物(例如，非铁电材料、铁电材料及磁性材料)或组合物的组合。在一些实施例中，绝缘材料34可包括非铁电材料；且可(例如)包括二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆等中的一或多者、基本上由所述一或多者组成、或由所述一或多者组成。在一些实施例中，绝缘材料34可包括铁电材料。例如，绝缘材料34可包括从由以下各者组成的群组选出的一或多种材料、基本上由所述一或多种材料组成或由所述一或多种材料组成：过渡金属氧化物、锆、氧化锆、铪、氧化铪、锆钛酸铅、氧化钽及钛酸锶钡；且具有其中的掺杂物，所述掺杂物包括硅、铝、镧、钇、铒、钙、镁、铌、锶及稀土元素中的一或多者。
第二晶体管24包含围绕半导体材料基座36延伸的栅极27，其中栅极27包括与字线28一样的导电材料。此导电材料可包括任何合适的导电组合物，例如(举例来说)各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。
栅极27通过绝缘材料38(其可被称为栅极电介质材料)与半导体材料基座36间隔。绝缘材料38可包括任何合适的组合物或组合物的组合；且在一些实施例中，可包括二氧化硅，基本上由二氧化硅组成，或由二氧化硅组成。
基座36的半导体材料可包括任何合适的组合物或组合物的组合；且在一些实施例中，可包括硅、锗、III/V族半导体材料(例如，磷化镓)、半导体氧化物等中的一或多者。
源极/漏极区域23及25形成于基座36的半导体材料内。在一些实施例中，源极/漏极区域可为与NMOS装置相关联的n型区域；且在其它实施例中可为与PMOS装置相关联的p型区域。沟道区域(未标记)将在沿着栅极电介质材料38的半导体材料基座36内，且在源极/漏极区域23与25之间。
电容器26包括配置为向上敞开的容器结构的第一节点29，且包括向下延伸到向上敞开的容器结构中的第二节点31。节点29及31可包括任何合适的导电组合物，例如(举例来说)各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。
绝缘材料40(其可被称为电容器电介质材料)在第一节点29与第二节点31之间。绝缘材料40可包括任何合适的组合物(例如，非铁电材料、铁电材料及磁性材料)或组合物的组合。在一些实施例中，绝缘材料40可包括非铁电材料；且可(例如)包括二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆等中的一或多者、基本上由所述一或多者组成、或由所述一或多者组成。在一些实施例中，绝缘材料40可包括铁电材料。例如，绝缘材料40可包括从由以下各者组成的群组选出的一或多种材料、基本上由所述一或多种材料组成或由所述一或多种材料组成：过渡金属氧化物、锆、氧化锆、铪、氧化铪、锆钛酸铅、氧化钽及钛酸锶钡；且具有其中的掺杂物，所述掺杂物包括硅、铝、镧、钇、铒、钙、镁、铌、锶及稀土元素中的一或多者。
在一些实施例中，第二串22的存储器单元可包括与第一串14的存储器单元相同的组合物，且可为跨沿着共同板12的中心延伸的水平平面42反射的此类存储器单元的镜像。例如，单元0a可为单元0b的镜像。在一些实施例中，至少第二存储器串22的第二电容器26是跨沿着共同板12的中心的水平平面42反射的第一电容器18的镜像。在此类实施例中，第一存储器单元串14内的第一电容器18中的每一者可被视为从第二存储器单元串22内的姐妹电容器26垂直偏移。例如，单元0a内的电容器18从单元0b内的姐妹电容器26垂直偏移。在图4的实施例中，姐妹电容器在第二存储器单元串22内，所述第二存储器单元串22是第一存储器单元串14的补充，其中第一存储器单元串14及其补充存储器单元串22通过感测放大器SA进行比较。
图4展示比较位线BL-C下方的基底44。基底44可包括半导体材料；且可(例如)包括单晶硅，基本上由单晶硅组成，或由单晶硅组成。基底44可被称为半导体衬底。术语“半导体衬底”意指包括半导电材料的任何构造，包含(但不限于)块状半导电材料，例如半导电晶片(单独或以包括其它材料的组合件)，及半导电材料层(单独或以包括其它材料的组合件)。术语“衬底”是指任何支撑结构，包含(但不限于)上文描述的半导体衬底。在一些应用中，基底44可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含(例如)耐火金属材料、阻障材料、扩散材料、绝缘体材料等中的一或多者。
在比较位线BL-C与基底44之间提供间隙以指示可存在提供于基底44与比较位线BL-C之间的其它结构、组件等。
图5展示另一实例设备10a。设备10a具有延伸到第一感测放大器SA1的比较位线BL-T。比较位线BL-C也延伸到第一感测放大器SA1，且相对于比较位线BL-T水平偏移。在一些实施例中，比较位线BL-T可被称为第一比较位线46。此比较位线在第二比较位线48之上。第二比较位线水平延伸到第二感测放大器SA2。比较位线BL-C可被称为第三比较位线50，其与第一感测放大器SA1耦合。第四比较位线52相对于第二比较位线48水平偏移，且与第二感测放大器SA2耦合。第五比较位线54相对于第三比较位线50垂直位移，且延伸到第三感测放大器SA3。第六比较位线56相对于第五比较位线54水平位移，也与第三感测放大器SA3耦合。第七比较位线58相对于第二比较位线56垂直位移，且第八比较位线60相对于第四比较位线52垂直位移。
垂直位移的位线46/48一起形成在其之间具有共同板12的第一对垂直位移的位线。类似地，位线50/54一起形成在其之间具有共同板12的第二对垂直位移的位线，位线52/60一起形成在其之间具有共同板12的第三对垂直位移的位线，且位线56/58一起形成在其之间具有共同板12的第四对垂直位移的位线。
在每一对垂直位移的位线之间的是具有标记为单元0a…na的存储器单元结构的顶部存储器单元串及标记为单元0b…nb的存储器单元结构的底部存储器单元串；其中存储器单元结构中的每一者包括呈类似于上文参考图3描述的配置的配置的电容器及晶体管。晶体管及电容器在图5中未单独标记以便简化图式，但应理解，此类电容器及晶体管可具有类似于上文参考图3论述的配置的配置。
在图5中未展示字线驱动器以便简化图式；但应理解，图5的存储器单元的晶体管中的每一者可具有其与呈类似于上文参考图3描述的配置的配置的字线驱动器耦合的栅极(其中图3的实例字线驱动器是D0a…Dna及D0b…Dnb)。
沿着第一比较位线46的单元0a…na可被称为第一存储器单元结构，其彼此水平间隔且一起布置成标记为串1的第一存储器单元串。类似地，沿着第二比较位线48的单元0b…nb可被称为第二存储器单元结构，其一起布置成标记为串2的第二存储器单元串。
沿着第三比较位线50的单元0a…na可被称为第三存储器单元结构，其一起布置成成第一存储器单元串的补充且被标记为串1补充；其中串1及其补充经配置以通过第一感测放大器SA1彼此进行比较。
沿着第四比较位线52的单元0a…na可被称为第四存储器单元结构，其一起布置成成第二存储器单元串的补充且被标记为串2补充；其中串2及其补充经配置以通过第二感测放大器SA2彼此进行比较。
沿着第五比较位线54的单元0b…nb布置成存储器单元串(串3)，且沿着第六比较位线56的单元0a…na布置成此存储器单元串的补充(标记为串3补充)；其中串3及其补充经配置以通过第三感测放大器SA3彼此进行比较。
沿着第七比较位线58的单元0b…nb经配置为第四存储器单元串(串4)，其可与第四串的补充(在图5中未展示)进行比较；且沿着第八比较位线60的单元0b…nb经配置为第五存储器单元串(串5)，其可与第五串的补充(在图5中未展示)进行比较。
在一些实施例中，设备10a可被视为开放架构的实例，其中第二比较位线BL-C布置成相对于其与之进行比较的第一比较位线BL-T水平偏移。所述开放架构可以类似于上文参考图4的折叠式架构描述的方式的方式高度集成。例如，图6展示包括成对的垂直堆叠位线46/48的设备10a的区域。
设备10a的所说明区域在许多方面相同于图4中展示的设备10的区域。未标记图6的晶体管及电容器的各个区域，但应理解，此类区域可相同于图4的实施例中展示的类似区域。图6的设备10a与图4的设备10的不同之处在于图6的比较位线46及48未耦合到相同感测放大器。代替地，比较位线46耦合到第一感测放大器SA1，而比较位线48耦合到第二感测放大器SA2。因此，与下部比较位线48相关联的存储器单元串(串2)不是与上部比较位线46相关联的存储器单元串(串1)的补充，因为此类串未通过感测放大器彼此进行比较。无论如何，下部存储器单元串(串2)内的电容器可被视为关于上部存储器单元串(串1)中的电容器的姐妹电容器，因为其是上部存储器单元串中的电容器沿着平面42的镜像。例如，存储器单元0a内的电容器被标记为62，且存储器单元0b内的电容器被标记为64；且此类电容器可被称为姐妹电容器，因为其可为彼此跨平面42的镜像。
标记为串1的上部存储器单元串可被视为与标记为串2的下部存储器单元串成对，因为沿着上部存储器单元串的电容器与沿着下部存储器单元串的电容器共享共同板12。因此，垂直位移的位线46/48可被视为布置成成对结构。类似地，图5的其它垂直位移的位线50/54、56/58及52/60可被视为布置成类似的成对结构。此成对结构内的存储器单元可包括参考图6描述的类型的姐妹电容器作为姐妹电容器62/64。
上文描述的存储器单元配置仅具有单个晶体管及单个电容器(即，是1T-1C存储器单元配置)。在其它实施例中，可结合2T-2C存储器单元配置利用类似于上文描述的布置的布置。
图7展示具有类似于上文参考图3描述的配置的折叠式配置的设备10b，但其中垂直堆叠的晶体管的栅极彼此耦合以借此形成单元0…n的2T-2C存储器单元结构。晶体管的栅极与延伸到字线驱动器D0…Dn的字线66耦合。
用与板驱动器PL0…PLn耦合的多个板68替换图3的折叠式配置的共同板12。板驱动器中的每一者可相对于全部其它者独立地操作。在一些实施例中，存储器单元结构的电容器可包括铁电材料。可藉由通过驱动器D0…Dn对栅极提供适当电刺激、通过驱动器PL0…PLn对板68提供电刺激、及/或对比较位线BL-T及BL-C中的一者或两者提供电刺激来操作存储器单元结构中的每一者(即，读取到所述每一者/从所述每一者写入)。
图7的架构可以类似于上文参考图4描述的方式的方式高度集成。例如，图8展示包括类似于上文参考图4描述的结构的结构的设备10b的区域。未标记图8的晶体管及电容器的各个区域，但应理解，此类区域可相同于图4的实施例中展示的类似区域。
在一些实施例中，2T-2C存储器配置可用于稍微类似于上文参考图5描述的开放布置的开放布置中。例如，图9展示具有提供成开放布置的2T-2C存储器单元配置的设备10c。
上文论述的组合件及结构可用于集成电路内(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；且可被并入到电子系统中。此类电子系统可用于(例如)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中，且可包含多层多芯片模块。电子系统可为广泛范围系统的任何者，例如(举例来说)相机、无线装置、显示器、芯片集、机顶盒、游戏、发光装置、交通工具、时钟、电视机、手机、个人计算机、汽车、工业控制系统、飞机等。
除非另外指定，否则本文描述的各种材料、物质、组合物等可用现在已知或尚待开发的任何合适的方法形成，包含(例如)原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“电介质”及“绝缘”可用于描述具有绝缘电性质的材料。在本发明中，所述术语被视为是同义的。在一些例子中，利用术语“电介质”，且在其它例子中，利用术语“绝缘”(或“电绝缘”)可在本发明内提供语言变化以简化以下权利要求书内的前提基础，且不用于指示任何显著化学或电差异。
图式中的各种实施例的特定定向仅出于说明性目的，且在一些应用中，实施例可相对于展示的定向旋转。本文提供的描述及以下权利要求书涉及在各种特征之间具有描述的关系的任何结构，无论所述结构是处于图式的特定定向中还是相对于此定向旋转。
除非另外指定，否则随附说明的横截面图仅展示横截面的平面内的特征，且不展示横截面的平面后的材料以便简化所述图式。
当结构在上文被称为“在另一结构上”、“邻近另一结构”或“抵靠另一结构”时，其可直接在另一结构上或也可存在中介结构。相比之下，当结构被称为“直接在另一结构上”、“直接邻近另一结构”或“直接抵靠另一结构”时，不存在中介结构。
结构(例如，层、材料等)可被称为“垂直延伸”以指示所述结构大致从下方基底(例如，衬底)向上延伸。垂直延伸结构可相对于所述基底的上表面基本上正交延伸，或不正交延伸。
一些实施例包含一种设备，其具有：第一比较位线，其水平延伸且与感测放大器耦合；及第二比较位线，其水平延伸且与感测放大器耦合。第一存储器单元结构与第一比较位线耦合。第一存储器单元结构彼此水平间隔，且一起布置成第一存储器单元串。第一存储器单元结构中的每一者具有与第一电容器相关联的第一晶体管。第一晶体管接近第一比较位线。第二存储器单元结构与所述第二比较位线耦合。第二存储器单元结构彼此水平间隔，且一起布置成第二存储器单元串，所述第二存储器单元串是第一存储器单元串的补充。第二存储器单元结构中的每一者具有与第二电容器相关联的第二晶体管。第二晶体管接近第二比较位线。第一电容器中的每一者具有容器形第一节点且从相关联第一姐妹电容器垂直偏移，所述相关联第一姐妹电容器是其相关联第一电容器沿着第一电容器与第一姐妹电容器之间的水平平面的镜像。第二电容器中的每一者具有容器形第一节点且从相关联第二姐妹电容器垂直偏移，所述相关联第二姐妹电容器是其相关联第二电容器沿着第二电容器与第二姐妹电容器之间的水平平面的镜像。第一存储器单元串及其补充经配置以通过感测放大器进行比较。
一些实施例包含一种设备，其具有第一比较位线，所述第一比较位线水平延伸且与感测放大器耦合，且具有第二比较位线，所述第二比较位线在第一比较位线下方、水平延伸且与感测放大器耦合。共同板在第一与第二比较位线之间且水平延伸。第一存储器单元结构在第一比较位线与共同板之间。第一存储器单元结构彼此水平间隔，且一起布置成第一存储器单元串。第一存储器单元结构中的每一者具有与第一电容器相关联的第一晶体管。第一晶体管接近第一比较位线。第一电容器接近共同板。第一电容器中的每一者具有与其相关联第一晶体管的源极/漏极区域耦合的第一节点，且具有与共同板耦合的第二节点。第二存储器单元结构在第二比较位线与共同板之间。第二存储器单元结构彼此水平间隔，且一起布置成第二存储器单元串，所述第二存储器单元串是第一存储器单元串的补充。第二存储器单元结构中的每一者具有与第二电容器相关联的第二晶体管。第二晶体管接近第二比较位线。第二电容器接近共同板。第二电容器中的每一者具有与其相关联第二晶体管的源极/漏极区域耦合的第一节点，且具有与共同板耦合的第二节点。第一存储器单元串及其补充经配置以通过感测放大器进行比较。
一些实施例包含一种设备，其具有第一比较位线，所述第一比较位线水平延伸且与第一感测放大器耦合；具有第二比较位线，所述第二比较位线在第一比较位线下方、水平延伸且与第二感测放大器耦合，所述第二感测放大器不同于第一感测放大器；具有第三比较位线，所述第三比较位线水平延伸且与第一感测放大器耦合；且具有第四比较位线，所述第四比较位线水平延伸且与第二感测放大器耦合。共同板在第一与第二比较位线之间且水平延伸。第一存储器单元结构在第一比较位线与共同板之间。第一存储器单元结构彼此水平间隔，且一起布置成第一存储器单元串。第一存储器单元结构中的每一者具有与第一电容器相关联的第一晶体管。第一晶体管接近第一比较位线。第一电容器接近共同板。第一电容器中的每一者具有与其相关联第一晶体管的源极/漏极区域耦合的第一节点，且具有与共同板耦合的第二节点。第二存储器单元结构在第二比较位线与共同板之间。第二存储器单元结构彼此水平间隔，且一起布置成第二存储器单元串。第二存储器单元结构中的每一者具有与第二电容器相关联的第二晶体管。第二晶体管接近第二比较位线。第二电容器接近共同板。第二电容器中的每一者具有与其相关联第二晶体管的源极/漏极区域耦合的第一节点，且具有与共同板耦合的第二节点。第三存储器单元结构是沿着第三比较位线。第三存储器单元结构彼此水平间隔，且一起布置成第一存储器单元串的补充。第一存储器单元串及其补充经配置以通过第一感测放大器彼此进行比较。第四存储器单元结构是沿着第四比较位线。第四存储器单元结构彼此水平间隔，且一起布置成第二存储器单元串的补充。第二存储器单元串及其补充经配置以通过第二感测放大器彼此进行比较。
依据法规，已用或多或少特定于结构及方法特征的语言描述本文中揭示的标的物。然而，应理解，权利要求书不限于展示及描述的特定特征，因为本文中揭示的意义包括实例实施例。因此，权利要求书应被赋予字面意义上的全部范围，且应根据等同原则适当地解释。

Claims (19)

1.一种设备，其包括：
第一比较位线，其水平延伸且与感测放大器耦合；
第二比较位线，其水平延伸且与所述感测放大器耦合；
第一存储器单元结构，其与所述第一比较位线耦合；所述第一存储器单元结构彼此水平间隔且一起布置成第一存储器单元串；所述第一存储器单元结构中的每一者具有与第一电容器相关联的第一晶体管；所述第一晶体管接近所述第一比较位线；
第二存储器单元结构，其与所述第二比较位线耦合；所述第二存储器单元结构彼此水平间隔且一起布置成第二存储器单元串，所述第二存储器单元串是所述第一存储器单元串的补充；所述第二存储器单元结构中的每一者具有与第二电容器相关联的第二晶体管；所述第二晶体管接近所述第二比较位线；
其中所述第一电容器中的每一者具有容器形第一节点且从相关联第一姐妹电容器垂直偏移，所述相关联第一姐妹电容器是其相关联第一电容器沿着所述第一电容器与所述第一姐妹电容器之间的水平平面的镜像；
其中所述第二电容器中的每一者具有容器形第一节点且从相关联第二姐妹电容器垂直偏移，所述相关联第二姐妹电容器是其相关联第二电容器沿着所述第二电容器与所述第二姐妹电容器之间的水平平面的镜像；及
其中所述第一存储器单元串及其补充经配置以通过所述感测放大器进行比较。
2.根据权利要求1所述的设备，其中所述第一及第二电容器除了所述第一节点外还包括第二节点，且包括所述第一与第二节点之间的绝缘材料；且其中所述绝缘材料仅包括非铁电材料。
3.根据权利要求1所述的设备，其中所述第一及第二电容器除了所述第一节点外还包括第二节点，且包括所述第一与第二节点之间的绝缘材料；且其中所述绝缘材料包括铁电材料。
4.根据权利要求1所述的设备，其中所述第一及第二存储器单元结构各自仅包括一个晶体管及一个电容器。
5.根据权利要求1所述的设备，其中所述第一及第二存储器单元结构各自包括两个晶体管及两个电容器。
6.根据权利要求1所述的设备，其中所述第一及第二姐妹电容器分别是与所述第二及第一电容器相同的结构。
7.根据权利要求1所述的设备，其中所述第一姐妹电容器是与所述第二电容器不同的结构，且其中所述第二姐妹电容器是与所述第一电容器不同的结构。
8.根据权利要求1所述的设备，其中所述第二比较位线从所述第一比较位线垂直偏移。
9.根据权利要求8所述的设备，其中共同板在所述第一与第二比较位线之间。
10.根据权利要求8所述的设备，其中多个板电极在所述第一与第二比较位线之间，其中所述板电极中的每一者耦合到与所述板电极中的其它者不同的驱动器。
11.根据权利要求1所述的设备，其中所述第二比较位线从所述第一比较位线水平偏移。
12.根据权利要求11所述的设备，其中所述第一及第二存储器单元结构各自仅包括一个晶体管及一个电容器。
13.根据权利要求11所述的设备，其中所述第一及第二存储器单元结构各自包括两个晶体管及两个电容器。
14.一种设备，其包括：
第一比较位线，其水平延伸且与感测放大器耦合；
第二比较位线，其在所述第一比较位线下方、水平延伸且与所述感测放大器耦合；
共同板，其在所述第一与第二比较位线之间且水平延伸；
第一存储器单元结构，其在所述第一比较位线与所述共同板之间；所述第一存储器单元结构彼此水平间隔且一起布置成第一存储器单元串；所述第一存储器单元结构中的每一者具有与第一电容器相关联的第一晶体管；所述第一晶体管接近所述第一比较位线；所述第一电容器接近所述共同板；所述第一电容器中的每一者具有与其相关联第一晶体管的源极/漏极区域耦合的第一节点，且具有与所述共同板耦合的第二节点；
第二存储器单元结构，其在所述第二比较位线与所述共同板之间；所述第二存储器单元结构彼此水平间隔且一起布置成第二存储器单元串，所述第二存储器单元串是所述第一存储器单元串的补充；所述第二存储器单元结构中的每一者具有与第二电容器相关联的第二晶体管；所述第二晶体管接近所述第二比较位线；所述第二电容器接近所述共同板；所述第二电容器中的每一者具有与其相关联第二晶体管的源极/漏极区域耦合的第一节点，且具有与所述共同板耦合的第二节点；且
其中所述第一存储器单元串及其补充经配置以通过所述感测放大器进行比较。
15.根据权利要求14所述的设备，其中所述第一电容器中的每一者的所述第一节点经配置为向下敞开的容器结构；其中所述第一电容器的所述第二节点向上延伸到所述向下敞开的容器结构中；其中所述第二电容器中的每一者的所述第一节点经配置为向上敞开的容器结构；且其中所述第二电容器的所述第二节点向下延伸到所述向上敞开的容器结构中。
16.根据权利要求15所述的设备，其中所述向下敞开的容器结构与所述向上敞开的容器结构对准，使得所述向下敞开的容器结构中的每一者是所述向上敞开的容器结构中的一者跨沿着所述共同板水平延伸的平面的镜像。
17.一种设备，其包括：
第一比较位线，其水平延伸且与第一感测放大器耦合；
第二比较位线，其在所述第一比较位线下方、水平延伸且与不同于所述第一感测放大器的第二感测放大器耦合；
第三比较位线，其水平延伸且与所述第一感测放大器耦合；
第四比较位线，其水平延伸且与所述第二感测放大器耦合；
共同板，其在所述第一与第二比较位线之间且水平延伸；
第一存储器单元结构，其在所述第一比较位线与所述共同板之间；所述第一存储器单元结构彼此水平间隔且一起布置成第一存储器单元串；所述第一存储器单元结构中的每一者具有与第一电容器相关联的第一晶体管；所述第一晶体管接近所述第一比较位线；所述第一电容器接近所述共同板；所述第一电容器中的每一者具有与其相关联第一晶体管的源极/漏极区域耦合的第一节点，且具有与所述共同板耦合的第二节点；
第二存储器单元结构，其在所述第二比较位线与所述共同板之间；所述第二存储器单元结构彼此水平间隔且一起布置成第二存储器单元串；所述第二存储器单元结构中的每一者具有与第二电容器相关联的第二晶体管；所述第二晶体管接近所述第二比较位线；所述第二电容器接近所述共同板；所述第二电容器中的每一者具有与其相关联第二晶体管的源极/漏极区域耦合的第一节点，且具有与所述共同板耦合的第二节点；
沿着所述第三比较位线的第三存储器单元结构；所述第三存储器单元结构彼此水平间隔且一起布置成所述第一存储器单元串的补充；所述第一存储器单元串及其补充经配置以通过所述第一感测放大器彼此进行比较；及
沿着所述第四比较位线的第四存储器单元结构；所述第四存储器单元结构彼此水平间隔且一起布置成所述第二存储器单元串的补充；所述第二存储器单元串及其补充经配置以通过所述第二感测放大器彼此进行比较。
18.根据权利要求17所述的设备，其中所述第一电容器中的每一者的所述第一节点经配置为向下敞开的容器结构；其中所述第一电容器的所述第二节点向上延伸到所述向下敞开的容器结构中；其中所述第二电容器中的每一者的所述第一节点经配置为向上敞开的容器结构；其中所述第二电容器的所述第二节点向下延伸到所述向上敞开的容器结构中。
19.根据权利要求18所述的设备，其中所述向下敞开的容器结构与所述向上敞开的容器结构对准，使得所述向下敞开的容器结构中的每一者是所述向上敞开的容器结构中的一者跨沿着所述共同板水平延伸的平面的镜像。
CN201880089643.4A 2018-02-20 2018-09-04 具有通过感测放大器彼此进行比较的存储器串的设备 Active CN111727476B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/900,403 US10347322B1 (en) 2018-02-20 2018-02-20 Apparatuses having memory strings compared to one another through a sense amplifier
US15/900,403 2018-02-20
PCT/US2018/049351 WO2019164550A1 (en) 2018-02-20 2018-09-04 Apparatuses having memory strings compared to one another through a sense amplifier

Publications (2)

Publication Number Publication Date
CN111727476A true CN111727476A (zh) 2020-09-29
CN111727476B CN111727476B (zh) 2024-04-09

Family

ID=67106600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880089643.4A Active CN111727476B (zh) 2018-02-20 2018-09-04 具有通过感测放大器彼此进行比较的存储器串的设备

Country Status (4)

Country Link
US (3) US10347322B1 (zh)
KR (1) KR102432207B1 (zh)
CN (1) CN111727476B (zh)
WO (1) WO2019164550A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115418A1 (zh) * 2021-12-22 2023-06-29 华为技术有限公司 一种铁电存储器及电子设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019046125A1 (en) 2017-08-29 2019-03-07 Micron Technology, Inc. VOLATILE MEMORY DEVICE COMPRISING STACKED MEMORY CELLS
US11031400B2 (en) * 2018-08-10 2021-06-08 Micron Technology, Inc. Integrated memory comprising secondary access devices between digit lines and primary access devices
US11031404B2 (en) * 2018-11-26 2021-06-08 Etron Technology, Inc. Dynamic memory structure with a shared counter electrode
JP7313853B2 (ja) * 2019-03-22 2023-07-25 キオクシア株式会社 半導体メモリ
JP2021108331A (ja) 2019-12-27 2021-07-29 キオクシア株式会社 半導体記憶装置
US11069385B1 (en) * 2020-03-31 2021-07-20 Micron Technology, Inc. Integrated assemblies comprising folded-digit-line-configurations
US11916032B2 (en) 2021-12-27 2024-02-27 Micron Technology, Inc. Microelectronic devices, related electronic systems, and methods of forming microelectronic devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604697A (en) * 1994-12-20 1997-02-18 Hitachi, Ltd. Semiconductor
US5995406A (en) * 1997-11-14 1999-11-30 Ramtron International Corporation Plate line segmentation in a 1T/1C ferroelectric memory
US6115309A (en) * 1998-06-02 2000-09-05 Texas Instruments Incorporated Sense amplifier having increased drive current capability
JP2001202776A (ja) * 2000-01-19 2001-07-27 Oki Electric Ind Co Ltd 強誘電体メモリおよびデータ読み出し方法
US20050152171A1 (en) * 2004-01-09 2005-07-14 Susumu Shuto Semiconductor integrated circuit device
CN101208775A (zh) * 2005-06-27 2008-06-25 美光科技公司 形成堆叠电容器动态随机存取存储器单元的方法
JP2012069194A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
CN205789124U (zh) * 2015-11-24 2016-12-07 意法半导体股份有限公司 感测放大器电路
US20160358640A1 (en) * 2015-06-02 2016-12-08 Texas Instruments Deutschland Gmbh Ferroelectric Memory Expansion for Firmware Updates

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798964A (en) * 1994-08-29 1998-08-25 Toshiba Corporation FRAM, FRAM card, and card system using the same
TW297948B (en) 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
US5822258A (en) * 1997-05-05 1998-10-13 Micron Technology, Inc. Circuit and method for testing a memory device with a cell plate generator having a variable current
US7034353B2 (en) * 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
US6404005B1 (en) * 1998-09-17 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and related integrated circuitry
US6459634B1 (en) * 2000-01-31 2002-10-01 Micron Technology, Inc. Circuits and methods for testing memory cells along a periphery of a memory array
US6292417B1 (en) * 2000-07-26 2001-09-18 Micron Technology, Inc. Memory device with reduced bit line pre-charge voltage
JP2002288981A (ja) * 2001-03-27 2002-10-04 Mitsubishi Electric Corp 半導体記憶装置
US6495428B1 (en) * 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
US7042749B2 (en) * 2002-05-16 2006-05-09 Micron Technology, Inc. Stacked 1T-nmemory cell structure
US6730164B2 (en) * 2002-08-28 2004-05-04 Micron Technology, Inc. Systems and methods for forming strontium- and/or barium-containing layers
KR100456598B1 (ko) * 2002-09-09 2004-11-09 삼성전자주식회사 서로 상보되는 데이터를 갖는 메모리 셀들이 배열되는메모리 장치
JP2004186501A (ja) * 2002-12-04 2004-07-02 Renesas Technology Corp 半導体装置
US6845033B2 (en) 2003-03-05 2005-01-18 International Business Machines Corporation Structure and system-on-chip integration of a two-transistor and two-capacitor memory cell for trench technology
TWI269041B (en) 2004-03-09 2006-12-21 Nanya Technology Corp A test key for detecting leakage current between deep trench capacitors
US20060261441A1 (en) * 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
US20070183191A1 (en) * 2006-02-01 2007-08-09 Juhan Kim Stacked capacitor memory
JP5266632B2 (ja) * 2006-11-29 2013-08-21 富士通株式会社 Ｍｉｍ素子および電子装置、電子装置の製造方法
WO2008087498A1 (en) * 2007-01-17 2008-07-24 Stmicroelectronics Crolles 2 Sas Dram stacked capacitor and its manufacturing method using cmp
JP2009004026A (ja) * 2007-06-21 2009-01-08 Elpida Memory Inc メモリセルアレイ、およびモリセルアレイの制御方法
US7848131B2 (en) * 2008-10-19 2010-12-07 Juhan Kim High speed ferroelectric random access memory
JP5190326B2 (ja) 2008-11-04 2013-04-24 株式会社東芝 強誘電体メモリ装置
DE102010003452B4 (de) * 2010-03-30 2018-12-13 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
TWI620176B (zh) * 2010-10-05 2018-04-01 半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
JP5770068B2 (ja) * 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
JP6105266B2 (ja) * 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
US10224279B2 (en) * 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US20140367827A1 (en) * 2013-06-17 2014-12-18 Qualcomm Incorporated Metal capacitor with inner first terminal and outer second terminal
US9640240B2 (en) * 2013-11-26 2017-05-02 Micron Technology, Inc. Partial access mode for dynamic random access memory
US9768181B2 (en) * 2014-04-28 2017-09-19 Micron Technology, Inc. Ferroelectric memory and methods of forming the same
US9305929B1 (en) * 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
JP6773453B2 (ja) * 2015-05-26 2020-10-21 株式会社半導体エネルギー研究所 記憶装置及び電子機器
US9552869B1 (en) * 2016-01-25 2017-01-24 International Business Machines Corporation Random access memory with pseudo-differential sensing
US10283181B2 (en) * 2016-03-01 2019-05-07 Texas Instruments Incorporated Time tracking circuit for FRAM
CN109155311A (zh) 2016-08-31 2019-01-04 美光科技公司 存储器单元及存储器阵列
EP3507832A4 (en) 2016-08-31 2020-04-08 Micron Technology, Inc. MEMORY CELLS AND MEMORY MATRICES
KR102646847B1 (ko) 2016-12-07 2024-03-12 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템
US10366738B2 (en) 2017-01-30 2019-07-30 Micron Technology, Inc. Integrated memory assemblies comprising multiple memory array decks

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604697A (en) * 1994-12-20 1997-02-18 Hitachi, Ltd. Semiconductor
US5995406A (en) * 1997-11-14 1999-11-30 Ramtron International Corporation Plate line segmentation in a 1T/1C ferroelectric memory
US6115309A (en) * 1998-06-02 2000-09-05 Texas Instruments Incorporated Sense amplifier having increased drive current capability
JP2001202776A (ja) * 2000-01-19 2001-07-27 Oki Electric Ind Co Ltd 強誘電体メモリおよびデータ読み出し方法
US20050152171A1 (en) * 2004-01-09 2005-07-14 Susumu Shuto Semiconductor integrated circuit device
CN101208775A (zh) * 2005-06-27 2008-06-25 美光科技公司 形成堆叠电容器动态随机存取存储器单元的方法
JP2012069194A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
US20160358640A1 (en) * 2015-06-02 2016-12-08 Texas Instruments Deutschland Gmbh Ferroelectric Memory Expansion for Firmware Updates
CN205789124U (zh) * 2015-11-24 2016-12-07 意法半导体股份有限公司 感测放大器电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115418A1 (zh) * 2021-12-22 2023-06-29 华为技术有限公司 一种铁电存储器及电子设备

Also Published As

Publication number Publication date
US10347322B1 (en) 2019-07-09
KR102432207B1 (ko) 2022-08-12
CN111727476B (zh) 2024-04-09
US10714167B2 (en) 2020-07-14
US20190287605A1 (en) 2019-09-19
US10366740B1 (en) 2019-07-30
KR20200113282A (ko) 2020-10-06
US20190259444A1 (en) 2019-08-22
WO2019164550A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
CN111727476B (zh) 具有通过感测放大器彼此进行比较的存储器串的设备
US10607994B2 (en) Vertical 2T-2C memory cells and memory arrays
US11264394B2 (en) Integrated components which have both horizontally-oriented transistors and vertically-oriented transistors
US10847516B2 (en) Memory cells and memory arrays
EP3507831B1 (en) Memory arrays
US20180269283A1 (en) Integrated Memory, Integrated Assemblies, and Methods of Forming Memory Arrays
CN109155145B (zh) 存储器阵列
US10700073B2 (en) Integrated assemblies having dielectric regions along conductive structures, and methods of forming integrated assemblies
US11152056B1 (en) Integrated assemblies
US20190267328A1 (en) Protective Material Along Surfaces of Tungsten-Containing Structures; and Methods of Forming Apparatuses Having Tungsten-Containing Structures
CN110827888A (zh) 包括电荷存储装置和存取装置之间的选通区的集成存储器
US11443788B1 (en) Reference-voltage-generators within integrated assemblies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant