CN111627370A - 低漏电静电释放电路及显示面板 - Google Patents
低漏电静电释放电路及显示面板 Download PDFInfo
- Publication number
- CN111627370A CN111627370A CN202010421538.5A CN202010421538A CN111627370A CN 111627370 A CN111627370 A CN 111627370A CN 202010421538 A CN202010421538 A CN 202010421538A CN 111627370 A CN111627370 A CN 111627370A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- potential
- static electricity
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
Abstract
本申请实施例提供一种低漏电静电释放电路及显示面板,该低漏电静电释放电路采用6T2C结构,将依次串联的第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管作为第一组,将依次串联的第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管作为第二组,第一组的一端和第二组的一端均与信号线连接,第一组的另一端和第二组中的另一端分别接入第一电位和第二电位,第一电位和第二电位分别指恒压高电位或恒压低电位。第一组和第二组分别作为负压静电和正压静电的释放路径,在一组正在释放负压静电或正压静电时,另一组的漏电流很小,因此与减小了静电释放电路因漏电对信号线电压的影响,适用于柔性折叠屏折叠区对应的静电释放电路。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种低漏电静电释放电路及显示面板。
背景技术
目前,柔性折叠面板的开发已经成为热门领域。柔性折叠面板在开发过程中,存在垂直折叠或水平折叠的工艺,折叠会使折叠区的薄膜晶体管的电特性发生变化,因此折叠区对应的静电释放电路,可能会由于折叠区的薄膜晶体管的电特性发生变化而产生漏电,漏电使与静电释放电路连接的信号端的输入电压不准确,从而导致面板显示不均匀的问题。
图1为现有技术的一种静电释放电路的电路图。参考图1,该静电释放电路包括4个P型薄膜晶体管T10、T20、T30和T40,其中,T10和T20串联构成第一组,T10的栅极与源极短接,T10的漏极接入恒压低电位VGL,T20的栅极和源极均与信号线S连接,T20的漏极与T10的源极连接;T30和T40串联构成第二组,T30的栅极与漏极均接入恒压高电位VGH,T30的源极与T40的漏极连接,T40的栅极与漏极短接,T40的源极与信号线S连接。
当负高压静电从信号线S流入时,T10和T20打开,负高压静电经由T10和T20导入恒压低电位,但此时如果T30和T40由于折叠使电特性发生改变产生漏电,则会使信号线S的电压不准确;当正高压静电从信号线S流入时,T30和T40打开,正高压静电经由T30和T40导入恒压高电位,但此时如果T10和T20由于折叠使电特性发生改变产生漏电,则也会使信号线S的电压不准确。
因此,现有的柔性折叠屏折叠区的静电释放电路,因折叠区的薄膜晶体管电特性改变会产生漏电的问题,漏电会使信号线的电压不准确,造成显示不均匀(Mura)的问题。
发明内容
为了解决上述问题,本申请提供一种低漏电静电释放电路,该低漏电静电释放电路包括:信号线和与所述信号线电性连接的静电保护器件;所述静电保护器件包括:第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第一电容和第二电容;所述第一薄膜晶体管的栅极与所述第一电容的第一端电性连接,所述第一薄膜晶体管的漏极与第一节点电性连接,源极接入第一电位;所述第二薄膜晶体管的栅极和漏极均与第二节点电性连接,所述第二薄膜晶体管的源极与所述第一节点电性连接;所述第三薄膜晶体管的栅极和漏极均与所述信号线电性连接,所述第三薄膜晶体管的源极与所述第二节点电性连接;所述第四薄膜晶体管的栅极和漏极均接入第二电位,所述第四薄膜晶体管的源极与第三节点电性连接;所述第五薄膜晶体管的栅极和漏极均与所述第三节点电性连接,所述第五薄膜晶体管的源极与第四节点电性连接;所述第六薄膜晶体管的栅极与所述第二电容的第一端电性连接,所述第六薄膜晶体管的源极与所述第四节点电性连接,所述第六薄膜晶体管的漏极与所述信号线电性连接;所述第一电容的第二端与所述信号线电性连接,所述第二电容的第二端接入所述第二电位。
在一些实施例中,所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管均为P型薄膜晶体管,所述第一电位为恒压低电位,所述第二电位为恒压高电位。
在一些实施例中,所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管均为N型薄膜晶体管,所述第一电位为恒压高电位,所述第二电位为恒压低电位。
在一些实施例中,当所述信号线向所述静电保护器件输入负压静电时,所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管打开,且所述第六薄膜晶体管关闭;当所述信号线向所述静电保护器件输入正压静电时,所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管打开,且所述第一薄膜晶体管关闭。
在一些实施例中,当所述信号线向所述静电保护器件输入负压静电时,所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管打开,且所述第一薄膜晶体管关闭;当所述信号线向所述静电保护器件输入正压静电时,所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管打开,且所述第六薄膜晶体管关闭。
在一些实施例中,所述负压静电和所述正压静电的电压等级均为千伏级。
另外,本申请还提供一种显示面板,该显示面板包括如上所述的低漏电静电释放电路。
本申请提供一种低漏电静电释放电路及显示面板,该低漏电静电释放电路采用6T2C结构,将依次串联的第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管作为第一组,将依次串联的第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管作为第二组,第一组的一端和第二组的一端均与信号线连接,第一组的另一端和第二组中的另一端分别接入第一电位和第二电位,第一电位和第二电位分别指恒压高电位或恒压低电位。第一组和第二组分别作为负压静电和正压静电的释放路径,在一组正在释放负压静电或正压静电时,另一组的漏电流很小,因此与现有技术的静电释放电路相比,减小了静电释放电路因漏电对信号线电压的影响,适用于柔性折叠屏折叠区对应的静电释放电路。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为现有技术的一种静电释放电路的电路图;
图2为本申请实施例提供的低漏电静电释放电路的电路图;
图3为本申请实施例提供的低漏电静电释放电路的第一电路图;
图4为本申请实施例提供的低漏电静电释放电路的第二电路图;
图5为本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请所有实施例为区分晶体管处栅极之外的两极,将其中一极称为源极,另一极称为漏极。由于晶体管的源极和漏极是对称的,因此其源极和漏极是可以互换的。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外,本申请所有实施例采用的晶体管可以包括P型和/或N型晶体管两种,其中,P型晶体管在栅极为低电位时打开,在栅极为高电位时关闭;N型晶体管在栅极为高电位时打开,在栅极为低电位时关闭。
图2为本申请实施例提供的低漏电静电释放电路的电路图。参考图2,本申请实施例提供一种低漏电静电释放电路,该低漏电静电释放电路包括信号线S和与信号线S电性连接的静电保护器件。
其中,静电保护器件包括:第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第一电容C1和第二电容C2。
第一薄膜晶体管T1的栅极与第一电容C1的第一端电性连接,第一薄膜晶体管T1的漏极与第一节点A电性连接,源极接入第一电位V1。
第二薄膜晶体管T2的栅极和漏极均与第二节点B电性连接,第二薄膜晶体管T2的源极与第一节点A电性连接。
第三薄膜晶体管T3的栅极和漏极均与信号线S电性连接,第三薄膜晶体管T3的源极与第二节点B电性连接。
第四薄膜晶体管T4的栅极和漏极均接入第二电位V2,第四薄膜晶体管T4的源极与第三节点C电性连接。
第五薄膜晶体管T5的栅极和漏极均与第三节点C电性连接,第五薄膜晶体管T5的源极与第四节点D电性连接。
第六薄膜晶体管T6的栅极与第二电容C2的第一端电性连接,第六薄膜晶体管T6的源极与第四节点D电性连接,漏极与信号线S电性连接。
第一电容C1的第二端与信号线S电性连接,第二电容C2的第二端接入第二电位V2。
需要说明的是,第一电位V1和第二电位V2为两种不同的电位,第一电位V1和第二电位V2分别指恒压高电位VGH或恒压低电位VGL。
可以理解的是,信号线S可以为数据线或扫描线中的至少一种。
具体地,本申请实施例提供的低漏电静电释放电路采用6T2C结构,将依次串联的第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3作为第一组,将依次串联的第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6作为第二组,第一组的一端和第二组的一端均与信号线S连接,第一组的另一端和第二组中的另一端分别接入第一电位V1和第二电位V2,第一电位V1和第二电位V2分别指恒压高电位VGH或恒压低电位VGL。第一组和第二组分别作为负压静电和正压静电的释放路径,在一组正在释放负压静电或正压静电时,另一组的漏电流很小,因此与现有技术的静电释放电路相比,减小了静电释放电路因漏电对信号线S电压的影响,适用于柔性折叠屏折叠区对应的静电释放电路。
图3本申请实施例提供的低漏电静电释放电路的第一电路图。参考图3,该低漏电静电释放电路的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6均为P型薄膜晶体管,第一电位V1为恒压低电位VGL,第二电位V2为恒压高电位VGH。
当信号线S向静电保护器件输入负压静电时,第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3打开,且第六薄膜晶体管T6关闭;当信号线S向静电保护器件输入正压静电时,第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6打开,且第一薄膜晶体管T1关闭。
具体地,当信号线S向静电保护器件输入负压静电时,第一薄膜晶体管T1在恒压低电位VGL、负压静电和第一电容C1的耦合作用下打开,使第一节点A的电位为恒压低电位VGL;第三薄膜晶体管T3在负压静电的作用下打开,使第二节点B的电位为负压静电的电位;第二薄膜晶体管T2在恒压低电位VGL和负压静电的作用下打开,从而使负压静电经第三薄膜晶体管T3、第二薄膜晶体管T2和第一薄膜晶体管T1导入恒压低电位VGL;此时,第六薄膜晶体管T6在负压静电、恒压高电位VGH和第二电容C2的耦合作用下完全关闭,漏电流非常小,因此即使折叠使第四薄膜晶体管T4和第五薄膜晶体管T5的电特性发生改变产生漏电,也不会对信号线S的电压产生影响。
进一步地,当信号线S向静电保护器件输入正压静电时,第六薄膜晶体管T6在正压静电和第二电容C2的耦合作用下打开,使第四节点D的电位为正压静电的电位;第五薄膜晶体管T5在正压静电的作用下打开,使第三节点C的电位为正压静电的电位;第四薄膜晶体管T4在恒压高电位VGH和正压静电的作用下打开,从而使正压静电经第六薄膜晶体管T6、第五薄膜晶体管T5和第四薄膜晶体管T4导入恒压高电位VGH;此时,第一薄膜晶体管T1在正压静电、恒压低电位VGL和第一电容C1的耦合作用下完全关闭,漏电流非常小,因此即使折叠使第二薄膜晶体管T2和第三薄膜晶体管T3的电特性发生改变产生漏电,也不会对信号线S的电压产生影响。
图4本申请实施例提供的低漏电静电释放电路的第二电路图。参考图4,该低漏电静电释放电路的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6均为N型薄膜晶体管,第一电位V1为恒压高电位VGH,第二电位V2为恒压低电位VGL。
当信号线S向静电保护器件输入负压静电时,第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6打开,且第一薄膜晶体管T1关闭;当信号线S向静电保护器件输入正压静电时,第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3打开,且第六薄膜晶体管T6关闭。
具体地,当信号线S向静电保护器件输入负压静电时,第六薄膜晶体管T6在负压静电和第二电容C2的耦合作用下打开,使第四节点D的电位为负压静电的电位;第五薄膜晶体管T5在负压静电的作用下打开,使第三节点C的电位为负压静电的电位;第四薄膜晶体管T4在恒压低电位VGL和负压静电的作用下打开,从而使负压静电经第六薄膜晶体管T6、第五薄膜晶体管T5和第四薄膜晶体管T4导入恒压低电位VGL;此时,第一薄膜晶体管T1在负压静电、恒压高电位VGH和第一电容C1的耦合作用下完全关闭,漏电流非常小,因此即使折叠使第二薄膜晶体管T2和第三薄膜晶体管T3的电特性发生改变产生漏电,也不会对信号线S的电压产生影响。
进一步地,当信号线S向静电保护器件输入正压静电时,第一薄膜晶体管T1在恒压高电位VGH、正压静电和第一电容C1耦合的作用下打开,使第一节点A的电位为恒压高电位VGH;第三薄膜晶体管T3在正压静电的作用下打开,使第二节点B的电位为正压静电的电位;第二薄膜晶体管T2在恒压高电位VGH和正压静电的作用下打开,从而使正压静电经第三薄膜晶体管T3、第二薄膜晶体管T2和第一薄膜晶体管T1导入恒压高电位VGH;此时,第六薄膜晶体管T6在正压静电、恒压低电位VGL和第二电容C2的耦合作用下完全关闭,漏电流非常小,因此即使折叠使第四薄膜晶体管T4和第五薄膜晶体管T5的电特性发生改变产生漏电,也不会对信号线S的电压产生影响。
需要说明的是,负压静电和正压静电的电压等级均为千伏(kV)级,即,负压静电和正压静电的数值远高于一般的恒压低电位VGL和恒压高电位VGH的数值。
图5为本申请实施例提供的显示面板的结构示意图。参考图5,本申请实施例还提供一种显示面板1,该显示面板1在折叠区2包括如上所述的低漏电静电释放电路。该显示面板1在折叠区2具有与上述实施例提供的低漏电静电释放电路相同的结构和有益效果,由于上述实施例已经对该低漏电静电释放电路的结构和有益效果进行了详细的描述,此处不再赘述。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (7)
1.一种低漏电静电释放电路,其特征在于,包括:信号线和与所述信号线电性连接的静电保护器件;
所述静电保护器件包括:第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第一电容和第二电容;
所述第一薄膜晶体管的栅极与所述第一电容的第一端电性连接,所述第一薄膜晶体管的漏极与第一节点电性连接,所述第一薄膜晶体管的源极接入第一电位;
所述第二薄膜晶体管的栅极和漏极均与第二节点电性连接,所述第二薄膜晶体管的源极与所述第一节点电性连接;
所述第三薄膜晶体管的栅极和漏极均与所述信号线电性连接,所述第三薄膜晶体管的源极与所述第二节点电性连接;
所述第四薄膜晶体管的栅极和漏极均接入第二电位,所述第四薄膜晶体管的源极与第三节点电性连接;
所述第五薄膜晶体管的栅极和漏极均与所述第三节点电性连接,所述第五薄膜晶体管的源极与第四节点电性连接;
所述第六薄膜晶体管的栅极与所述第二电容的第一端电性连接,所述第六薄膜晶体管的源极与所述第四节点电性连接,所述第六薄膜晶体管的漏极与所述信号线电性连接;
所述第一电容的第二端与所述信号线电性连接,所述第二电容的第二端接入所述第二电位。
2.如权利要求1所述的低漏电静电释放电路,其特征在于,所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管均为P型薄膜晶体管,所述第一电位为恒压低电位,所述第二电位为恒压高电位。
3.如权利要求1所述的低漏电静电释放电路,其特征在于,所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管均为N型薄膜晶体管,所述第一电位为恒压高电位,所述第二电位为恒压低电位。
4.如权利要求2所述的低漏电静电释放电路,其特征在于,
当所述信号线向所述静电保护器件输入负压静电时,所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管打开,且所述第六薄膜晶体管关闭;
当所述信号线向所述静电保护器件输入正压静电时,所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管打开,且所述第一薄膜晶体管关闭。
5.如权利要求3所述的低漏电静电释放电路,其特征在于,
当所述信号线向所述静电保护器件输入负压静电时,所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管打开,且所述第一薄膜晶体管关闭;
当所述信号线向所述静电保护器件输入正压静电时,所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管打开,且所述第六薄膜晶体管关闭。
6.如权利要求4或5所述的低漏电静电释放电路,其特征在于,所述负压静电和所述正压静电的电压等级均为千伏级。
7.一种显示面板,其特征在于,包括如权利要求1~6任一项所述的低漏电静电释放电路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010421538.5A CN111627370A (zh) | 2020-05-18 | 2020-05-18 | 低漏电静电释放电路及显示面板 |
US16/957,786 US11342324B2 (en) | 2020-05-18 | 2020-06-17 | Low-leakage static electricity releasing circuit, display panel and display device |
PCT/CN2020/096582 WO2021232524A1 (zh) | 2020-05-18 | 2020-06-17 | 低漏电静电释放电路、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010421538.5A CN111627370A (zh) | 2020-05-18 | 2020-05-18 | 低漏电静电释放电路及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111627370A true CN111627370A (zh) | 2020-09-04 |
Family
ID=72260676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010421538.5A Pending CN111627370A (zh) | 2020-05-18 | 2020-05-18 | 低漏电静电释放电路及显示面板 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111627370A (zh) |
WO (1) | WO2021232524A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331152A (zh) * | 2020-11-16 | 2021-02-05 | 京东方科技集团股份有限公司 | 防静电单元及其工作方法、像素驱动电路 |
CN112419956A (zh) * | 2020-11-18 | 2021-02-26 | 武汉华星光电半导体显示技术有限公司 | 静电释放电路及显示面板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114609812B (zh) * | 2022-04-11 | 2023-06-27 | 深圳市华星光电半导体显示技术有限公司 | 基板检测方法、基板检测治具 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104280955A (zh) * | 2013-07-01 | 2015-01-14 | 精工爱普生株式会社 | 静电保护电路、光电装置及电子设备 |
US20160123817A1 (en) * | 2014-10-30 | 2016-05-05 | Qualcomm Mems Technologies, Inc. | Temperature sensor using on-glass diodes |
CN106611762A (zh) * | 2017-01-11 | 2017-05-03 | 京东方科技集团股份有限公司 | 静电保护电路、方法和显示装置 |
CN108269801A (zh) * | 2018-01-11 | 2018-07-10 | 武汉华星光电技术有限公司 | 静电保护电路 |
CN110049609A (zh) * | 2019-04-17 | 2019-07-23 | 深圳市华星光电半导体显示技术有限公司 | 静电释放电路和显示面板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7019796B2 (en) * | 2004-06-29 | 2006-03-28 | Wintek Corporation | Thin film transistor electrostatic discharge protective circuit |
CN103944154A (zh) * | 2013-12-11 | 2014-07-23 | 厦门天马微电子有限公司 | 一种静电保护电路及液晶显示器 |
CN104113053B (zh) * | 2014-04-21 | 2017-05-24 | 京东方科技集团股份有限公司 | 静电放电保护电路、显示基板和显示装置 |
-
2020
- 2020-05-18 CN CN202010421538.5A patent/CN111627370A/zh active Pending
- 2020-06-17 WO PCT/CN2020/096582 patent/WO2021232524A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104280955A (zh) * | 2013-07-01 | 2015-01-14 | 精工爱普生株式会社 | 静电保护电路、光电装置及电子设备 |
US20160123817A1 (en) * | 2014-10-30 | 2016-05-05 | Qualcomm Mems Technologies, Inc. | Temperature sensor using on-glass diodes |
CN106611762A (zh) * | 2017-01-11 | 2017-05-03 | 京东方科技集团股份有限公司 | 静电保护电路、方法和显示装置 |
CN108269801A (zh) * | 2018-01-11 | 2018-07-10 | 武汉华星光电技术有限公司 | 静电保护电路 |
CN110049609A (zh) * | 2019-04-17 | 2019-07-23 | 深圳市华星光电半导体显示技术有限公司 | 静电释放电路和显示面板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331152A (zh) * | 2020-11-16 | 2021-02-05 | 京东方科技集团股份有限公司 | 防静电单元及其工作方法、像素驱动电路 |
CN112331152B (zh) * | 2020-11-16 | 2022-05-13 | 京东方科技集团股份有限公司 | 防静电单元及其工作方法、像素驱动电路 |
CN112419956A (zh) * | 2020-11-18 | 2021-02-26 | 武汉华星光电半导体显示技术有限公司 | 静电释放电路及显示面板 |
CN112419956B (zh) * | 2020-11-18 | 2022-07-12 | 武汉华星光电半导体显示技术有限公司 | 静电释放电路及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
WO2021232524A1 (zh) | 2021-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111627370A (zh) | 低漏电静电释放电路及显示面板 | |
US11756492B2 (en) | Display panel, shift register circuit and driving method thereof | |
WO2021249427A1 (zh) | 发光控制信号生成电路、方法和显示装置 | |
CN107731180B (zh) | 栅极驱动电路 | |
CN107301834B (zh) | 一种逻辑单元电路和像素驱动电路 | |
CN106027012B (zh) | 一种下拉电阻开关电路 | |
CN108269801B (zh) | 静电保护电路 | |
CN108735182A (zh) | 一种感光电路及其驱动方法、显示装置 | |
WO2020107771A1 (zh) | 防止esd器件漏电的测试电路及显示面板 | |
US11342324B2 (en) | Low-leakage static electricity releasing circuit, display panel and display device | |
CN110930918B (zh) | Goa电路以及显示面板 | |
CN110570799B (zh) | Goa电路及显示面板 | |
TWI681379B (zh) | 發射控制驅動電路、發射控制驅動器及有機發光顯示裝置 | |
CN103259984A (zh) | Cmos电荷泵电路 | |
CN112735320B (zh) | 一种提高输出波形稳定性的gip电路及驱动方法 | |
CN214226481U (zh) | 一种提高输出波形稳定性的gip电路 | |
CN109743044A (zh) | 用于消除峰值电流的pwm输出驱动io电路 | |
CN108880233A (zh) | 一种电荷泵电路 | |
CN109787607A (zh) | 基于低压器件的高压高速io电路 | |
CN110166035B (zh) | 电流补偿电路及模拟开关电路 | |
CN108492758A (zh) | 一种测试控制电路及控制方法、显示基板、显示装置 | |
CN105280632B (zh) | 一种静电防护电路及显示装置 | |
CN110768655B (zh) | 基于高压输入及esd防护的gpio复用电路 | |
WO2020125432A1 (zh) | 移位暂存器和显示装置 | |
CN111105763A (zh) | Goa电路及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200904 |
|
RJ01 | Rejection of invention patent application after publication |